KR20040022013A - Vertical down scaling apparatus and method in the image processing system - Google Patents

Vertical down scaling apparatus and method in the image processing system Download PDF

Info

Publication number
KR20040022013A
KR20040022013A KR1020020053817A KR20020053817A KR20040022013A KR 20040022013 A KR20040022013 A KR 20040022013A KR 1020020053817 A KR1020020053817 A KR 1020020053817A KR 20020053817 A KR20020053817 A KR 20020053817A KR 20040022013 A KR20040022013 A KR 20040022013A
Authority
KR
South Korea
Prior art keywords
video signal
ratio
scale
integer ratio
adder
Prior art date
Application number
KR1020020053817A
Other languages
Korean (ko)
Other versions
KR100484158B1 (en
Inventor
정병화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0053817A priority Critical patent/KR100484158B1/en
Publication of KR20040022013A publication Critical patent/KR20040022013A/en
Application granted granted Critical
Publication of KR100484158B1 publication Critical patent/KR100484158B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Studio Circuits (AREA)

Abstract

PURPOSE: A vertical down-scaling apparatus and method in a video signal processing system are provided to prevent the picture quality of an output image from being deteriorated due to aliasing. CONSTITUTION: A vertical down-scaling apparatus of a video signal processing system includes a pre-down-scaler(310) and a post-down-scaler(320). The pre-down-scaler down-scales an input video signal at a non-integer rate of a predetermined scale ratio. The post-down-scaler scales the down-scaled video signal at an integer rate of the predetermined scale ratio. The pre-down scaler filters the input video signal through linear interpolation using 2 lines. The pre-down-scaler includes line memories(311,313) for storing the input video signal, the first multiplier(312_1) for multiplying the video signal by the first coefficient, the second multiplier(312_2) for multiplying the video signal by the second coefficient, a coefficient generator for generating the first and second coefficients, an adder(314) for adding up the output signals of the first and second multipliers, an enable signal generator(316) for generating an enable signal, and a buffer(315) for buffering a signal output from the adder and outputting the buffered signal according to the enable signal.

Description

영상신호 처리 시스템에 있어서 수직 다운 스케일링 장치 및 방법{Vertical down scaling apparatus and method in the image processing system}Vertical down scaling apparatus and method in the image processing system

본 발명은 영상신호 처리시스템에 있어서 수직 다운 스케일링 장치 및 방법에 관한 것으로, 특히, PIP(Picture In Picture) 또는 POP(Picture Outside Picture) 기능을 구비한 영상신호 처리시스템에 있어서 입력되는 영상신호를 PIP 또는 POP용으로 처리할 때 이용되는 수직 다운 스케일링 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical down scaling apparatus and method in a video signal processing system. In particular, the present invention relates to a video signal input system in a video signal processing system having a picture in picture (PIP) or picture outside picture (POP) function. Or a vertical downscaling apparatus and method used when processing for POP.

PIP와 POP 기능은 서로 다른 영상신호를 주이미지와 보조이미지로 구분하여출력하는 것이다. 따라서, 입력되는 영상신호중 보조 이미지로 출력되는 영상신호(PIP 또는 POP용 화면)는 다운 스케일링하여야 한다. 다운 스케일링은 수평 다운 스케일링과 수직 다운 스케일링으로 구분할 수 있다.PIP and POP function outputs different video signal by dividing it into main image and sub image. Therefore, the video signal (screen for PIP or POP) output as the auxiliary image among the input video signals should be downscaled. Down scaling can be divided into horizontal down scaling and vertical down scaling.

기존의 영상신호 처리시스템에 사용된 수직 다운 스케일링 장치는 도 1에 도시된 바와 같다. 도 1은 n-1개의 라인 메모리(101_1∼101_n-1)를 이용하여 필터링하는 방식이다. 즉, 입력되는 영상 데이터는 차례로 제 1 내지 제 n-1 라인 메모리(101_1∼101_n)에 저장된다. 이 수직 다운 스케일링 장치는 n개의 라인을 사용하는 경우이므로, 계수 발생기(103)는 n개의 필터 계수(계수 1∼계수 n)를 발생한다. 상기 n개의 필터 계수(계수 1∼계수 n)는 스케일 비(scale ratio)에 의해 사전에 결정된다.The vertical down scaling apparatus used in the existing video signal processing system is shown in FIG. 1 illustrates a filtering method using n-1 line memories 101_1 to 101_n-1. That is, the input image data is sequentially stored in the first to n-th line memories 101_1 to 101_n. Since this vertical down scaling apparatus uses n lines, the coefficient generator 103 generates n filter coefficients (coefficients 1 to n). The n filter coefficients (coefficients 1 to n) are previously determined by a scale ratio.

상기 발생된 n개의 필터 계수는 각각 승산기(102_1∼102_n)로 전송된다. 승산기들(102_1∼102_n)은 현재 입력되는 영상 데이터와 제 1 내지 제 n-1 라인 메모리(101_1∼101_n)에서 출력되는 픽셀단위의 영상데이터에 계수 발생기(103)에서 제공되는 계수를 승산하여 출력한다. 승산기들(102_1∼102_n)로부터 출력된 데이터는 가산기(104)에서 가산되어 버퍼(105)로 전송된다. 가산기(104)로부터 출력되는 데이터는 스케일 비에 따라 필터링 된 데이터이다.The generated n filter coefficients are respectively transmitted to multipliers 102_1 to 102_n. The multipliers 102_1 to 102_n multiply coefficients provided from the coefficient generator 103 by image data inputted from the first to n-th line memories 101_1 to 101_n by the coefficients provided by the coefficient generator 103. do. Data output from the multipliers 102_1 to 102_n is added by the adder 104 and transmitted to the buffer 105. Data output from the adder 104 is data filtered according to the scale ratio.

버퍼(105)는 가산기(104)로부터 전송된 필터링된 데이터를 저장하고, 인에이블 신호 발생부(106)에서 발생되는 인에이블 신호에 의해 저장하고 있는 필터링된 데이터를 메모리(107)로 전송하여 저장시킨다. 인에이블 신호 발생부(106)는 정해진 스케일 비에 따라 필터링 된 데이터가 출력될 타이밍을 계산하여 인에이블 신호를 발생한다.The buffer 105 stores the filtered data transmitted from the adder 104 and transmits and stores the filtered data stored by the enable signal generated by the enable signal generator 106 to the memory 107. Let's do it. The enable signal generator 106 generates an enable signal by calculating a timing at which the filtered data is output according to a predetermined scale ratio.

그러나, 상술한 수직 다운 스케일링 장치는 스케일 비가 1/n보다 크게 설정되는 경우에 출력되는 영상에 겹침 잡음(aliasing)이 발생되어 화질이 저하된다. 이는 1/(n+1)로 다운 스케일링하고자 할 때, n+1개의 라인을 참조하여야 하는데, 참조 라인이 n개이므로 참조 정보가 불충분하여 출력되는 영상에 겹침 잡음이 발생하게 된다. 따라서 최대 설정 가능한 스케일비를 고려하여 라인 메모리를 구비하여야 하므로 많은 하드웨어를 필요로 한다.However, in the above-described vertical down scaling apparatus, when the scale ratio is set to be larger than 1 / n, overlapping noises are generated in the output image and the image quality is deteriorated. When downscaling to 1 / (n + 1), n + 1 lines should be referenced. Since there are n reference lines, the reference information is insufficient, resulting in overlapping noise in the output image. Therefore, since a line memory must be provided in consideration of the maximum settable scale ratio, a lot of hardware is required.

도 2는 기존의 영상신호 처리시스템에 사용된 수직 다운 스케일링 장치의 다른 예이다. 도 2는 1개의 라인 메모리에 입력되는 영상 데이터를 누적시켜 필터링하는 방식이다. 즉, 다운 스케일 비가 1/n이면, 라인 메모리(204)에 n개의 라인을 저장시킨다. 이 때, 라인 메모리(204)에 저장되는 영상 데이터는 계수 발생기(201)에서 순차적으로 발생되는 계수 1∼n을 순차적으로 입력되는 영상 데이터에 승산하고, 가산기(203)에서 이전에 저장된 필터링 데이터와 가산한 결과를 저장한다. 라인 메모리(204)와 계수 발생기(201)의 동작은 제어기(208)에 의해 제어된다. 버퍼(205) 및 인에이블 신호 발생기(206) 및 메모리(207)는 도 1과 같이 운영된다.2 is another example of a vertical down scaling apparatus used in a conventional video signal processing system. 2 is a method of accumulating and filtering image data input to one line memory. That is, when the down scale ratio is 1 / n, the n lines are stored in the line memory 204. At this time, the image data stored in the line memory 204 is multiplied by the coefficients 1 to n sequentially generated by the coefficient generator 201 to the image data sequentially input, and the filtering data previously stored in the adder 203 Store the added result. The operation of the line memory 204 and the coefficient generator 201 is controlled by the controller 208. The buffer 205 and enable signal generator 206 and memory 207 operate as shown in FIG. 1.

그러나, 이러한 다운 스케일링 장치는 스케일 비가 정수배인 경우에만 사용이 가능하다. 만약 스케일 비가 비정수배인 경우에, 상기 겹침 잡음이 없는 영상을 출력하기 위해 제어기(208)에 설정될 알고리즘 구현이 어렵다.However, this downscaling device can be used only when the scale ratio is an integer multiple. If the scale ratio is non-integer, it is difficult to implement an algorithm to be set in the controller 208 to output the image without the overlapping noise.

본 발명은 영상처리 시스템에 있어서 최소한의 라인 메모리를 사용하여 화질저하 없는 PIP(또는 POP)화면을 제공할 수 있는 수직 다운 스케일링 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a vertical down scaling apparatus capable of providing a PIP (or POP) screen without deterioration in image quality using a minimum line memory.

상기 목적을 달성하기 위하여 본 발명에 따른 장치는, 영상신호 처리시스템의 수직 다운 스케일링 장치에 있어서, 입력되는 영상신호를 설정된 스케일비의 비 정수비로 다운 스케일링하는 프리 다운 스케일부; 프리 다운 스케일부에서 다운 스케일된 영상신호를 설정된 스케일비의 정수비로 스케일링하는 포스트 다운 스케일부를 적어도 1개 포함하는 것이 바람직하다.In order to achieve the above object, an apparatus according to the present invention includes: a vertical down scaling apparatus of a video signal processing system, the apparatus comprising: a free down scale unit which down scales an input video signal to a non-integer ratio of a set scale ratio; Preferably, the free-down scaler includes at least one post-down scaler for scaling down the downscaled video signal to an integer ratio of a set scale ratio.

상기 프리 다운 스케일부는 2라인을 이용한 선형 보간(linear interpolation)방식으로 입력되는 영상신호를 필터링하도록 구성되는 것이 바람직하다.Preferably, the pre-down scale unit is configured to filter an image signal input by a linear interpolation method using two lines.

상기 프리 다운 스케일부는, 입력되는 영상신호를 라인 단위로 저장하는 라인 메모리, 비정수비에 따라 결정된 제 1 계수와 입력되는 영상신호를 승산하는 제 1 승산기, 비정수비에 따라 결정된 제 2 계수와 입력되는 영상신호를 승산하는 제 2 승산기, 비정수비에 따라 결정된 제 1 계수와 제 2 계수를 발생하는 계수 발생기, 제 1 승산기와 제 2 승산기에서 각각 출력되는 신호를 가산하는 가산기, 비 정수비에 따라 인에이블 신호를 발생하는 인에이블 신호 발생기, 및 가산기로부터 출력되는 신호를 버퍼링하고, 인에이블 신호 발생기에서 발생되는 인에이블 신호에 따라 출력하는 버퍼를 포함하는 것이 바람직하다.The pre-down scale unit may include a line memory configured to store an input image signal in line units, a first multiplier determined according to a non-integer ratio, a first multiplier that multiplies an input image signal, and a second coefficient determined according to a non-integer ratio. A second multiplier for multiplying an image signal, a coefficient generator for generating a first coefficient and a second coefficient determined according to a non-integer ratio, an adder for adding signals output from the first multiplier and a second multiplier, and a non-integer ratio It is preferable to include an enable signal generator for generating an enable signal, and a buffer for buffering a signal output from the adder and outputting the signal according to the enable signal generated in the enable signal generator.

상기 수직 다운 스케일링 장치는 포스트 다운 스케일부를 복수개 구비되는 경우에 구비되는 개수배만큼 필터 탭수가 증가되는 구성을 갖는 것이 바람직하다.Preferably, the vertical down scaling apparatus has a configuration in which the number of filter taps is increased by the number of times provided when a plurality of post down scale units are provided.

상기 포스트 다운 스케일부는, 정수비에 따라 설정된 계수를 순차적으로 발생하는 계수 발생기, 프리 다운 스케일부로부터 출력되는 데이터에 계수 발생기에서 발생되는 계수를 승산하는 승산기, 승산기로부터 출력되는 데이터와 이전에 필터링된 데이터를 가산하는 가산기, 가산기에서 출력되는 데이터로 저장된 데이터를 업데이트하고, 저장된 데이터를 가산기로 제공하는 라인 메모리, 가산기에서 출력되는 데이터를 버퍼링하는 버퍼, 정수비에 따라 버퍼에 대한 인에이블 신호를 발생하는 인에이블 신호 발생기를 포함하는 것이 바람직하다.The post-down scaler may include a coefficient generator that sequentially generates coefficients set according to an integer ratio, a multiplier that multiplies coefficients generated by the coefficient generator with data output from the free-down scale unit, data output from the multiplier, and previously filtered Adder to add data, update stored data with data output from adder, line memory to provide stored data to adder, buffer to buffer data output from adder, enable signal for buffer according to integer ratio It is preferable to include an enable signal generator.

상기 수직 다운 스케일링 장치는 포스트 다운 스케일부가 복수개 구비되는 경우에, 복수개의 포스트 다운 스케일부에서 출력되는 신호를 선택적으로 전송하는 멀티플렉서를 더 포함하는 것이 바람직하다.The vertical down scaling apparatus may further include a multiplexer for selectively transmitting signals output from the plurality of post down scale units when a plurality of post down scale units are provided.

상기 목적을 달성하기 위하여 본 발명에 따른 방법은, 영상신호 처리시스템의 수직 다운 스케일링 방법에 있어서, 입력되는 영상신호에 대해 설정된 스케일비의 비 정수비로 다운 스케일링하는 단계; 비 정수비로 다운 스케일링된 영상신호를 설정된 스케일비의 정수비로 스케일링하는 단계를 포함하는 것이 바람직하다.According to an aspect of the present invention, there is provided a method of vertical downscaling a video signal processing system, the method comprising: downscaling to a non-integer ratio of a scale ratio set for an input video signal; And scaling the video signal down-scaled to a non-integer ratio to an integer ratio of a set scale ratio.

상기 비 정수비로 스케일링하는 단계는 선형 보간방법으로 다운 스케일링을 하는 것이 바람직하다. 상기 정수비로 스케일링하는 단계는 누적 필터링 방법으로 다운 스케일링하는 것이 바람직하다.In the scaling to the non-integer ratio, it is preferable to scale down by a linear interpolation method. The scaling by the integer ratio is preferably scaled down by a cumulative filtering method.

도 1은 영상신호 처리시스템에서 사용되는 기존의 수직 다운 스케일링 장치의 일 예이다.1 is an example of a conventional vertical down scaling apparatus used in a video signal processing system.

도 2는 영상신호 처리시스템에서 사용되는 기존의 수직 다운 스케일링 장치의 다른 예이다.2 is another example of a conventional vertical down scaling apparatus used in a video signal processing system.

도 3은 본 발명의 바람직한 실시 예에 따른 수직 다운 스케일링 장치의 블록도이다.3 is a block diagram of a vertical down scaling apparatus according to a preferred embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 실시 예에 따른 수직 다운 스케일링 장치의 블록 도이다. 도 3을 참조하면, 수직 다운 스케일링 장치는, 프리 다운(predown) 스케일부(310), 제 1 포스트 다운(postdown) 스케일부(320) 및 제 2 포스트 다운 스케일부(330), 멀티플렉서(340), 및 메모리(350)로 구성된다.3 is a block diagram of a vertical down scaling apparatus according to a preferred embodiment of the present invention. Referring to FIG. 3, the vertical down scaling apparatus includes a predown scale unit 310, a first postdown scale unit 320, a second post down scale unit 330, and a multiplexer 340. , And the memory 350.

프리 다운 스케일부(310)는 원하는 다운 스케일비가 비정수인 경우에, 원하는 다운 스케일비의 비정수비로 입력되는 영상신호를 다운 스케일링한다. 예를 들어, 720라인을 135라인으로 축소하고자 할 경우에 원하는 다운 스케일비는 '1/5.3'이다. 따라서 프리 다운 스케일부(310)는 '1/0.3'비로 입력되는 영상신호를 다운 스케일링하므로 720라인의 영상신호는 675라인으로 축소된다.When the desired down scale ratio is non-integer, the free down scale unit 310 down scales the video signal input at the non-integer ratio of the desired down scale ratio. For example, if you want to reduce 720 lines to 135 lines, the desired down scale ratio is '1 / 5.3'. Therefore, since the pre-down scale unit 310 down-scales the video signal input at the '1 / 0.3' ratio, the video signal of 720 lines is reduced to 675 lines.

상기 비정수비는 미 도시된 제어부로부터 제공된다. 미 도시된 제어부는 사용자가 요구한 스케일비를 분석하여 정수비와 비정수비를 분리하고, 비정수비는 프리 다운 스케일부(310)로 제공하고, 정수비는 제 1 포스트 다운 스케일부(320) 및 제 2 포스트 다운 스케일부(330)로 제공한다.The non-integer ratio is provided from a controller not shown. The control unit (not shown) separates the integer ratio and the non-integer ratio by analyzing the scale ratio requested by the user, and provides the non-integer ratio to the free down scale unit 310, and the integer ratio is the first post down scale unit 320 and The second post down scale unit 330 is provided.

프리 다운 스케일부(310)는 도 3에 도시된 바와 같이 2라인을 이용한 선형 보간(linear interpolation)방식으로 입력되는 영상신호를 필터링하도록 구성된다. 즉, 도 3을 참조하면, 프리다운 스케일부(310)는 제 1 라인 메모리(311), 복수의 승산기(312_1, 312_2), 제 1 계수 발생기(313), 가산기(314), 제 1 버퍼(315), 제 1 인에이블 신호 발생기(316)로 구성된다.As illustrated in FIG. 3, the pre-down scale unit 310 is configured to filter an image signal input by a linear interpolation method using two lines. That is, referring to FIG. 3, the free-down scale unit 310 may include a first line memory 311, a plurality of multipliers 312_1 and 312_2, a first coefficient generator 313, an adder 314, and a first buffer ( 315, a first enable signal generator 316.

제 1 라인 메모리(311)는 입력되는 영상신호를 라인단위로 저장한다. 승산기(312_1)는 입력되는 영상신호에 계수 1을 승산하여 출력한다. 승산기(312_2)는 제 1 라인 메모리(311)로부터 출력되는 영상신호에 계수 2를 승산하여 출력한다. 제 1 계수 발생기(313)는 인가되는 비정수비에 따라 결정된 계수 1 및 계수 2를 승산기(312_1, 312_2)로 각각 제공한다. 상기 제 1 계수 발생기(313)에서 인가되는 비정수비에 따라 계수 1 및 계수 2를 결정하는 방법은 기존의 수직 다운 스케일링장치에서 사용되는 계수 발생기의 운영 알고리즘들중 하나를 사용하도록 구현할 수 있다.The first line memory 311 stores an input video signal in line units. The multiplier 312_1 multiplies the coefficient 1 by the input video signal and outputs it. The multiplier 312_2 multiplies the coefficient 2 by the video signal output from the first line memory 311 and outputs the result. The first coefficient generator 313 provides coefficients 1 and 2 determined by the non-integer ratios applied to the multipliers 312_1 and 312_2, respectively. The method of determining the coefficients 1 and 2 according to the non-integer ratio applied by the first coefficient generator 313 may be implemented to use one of operating algorithms of the coefficient generator used in the existing vertical down scaling apparatus.

승산기들(312_1, 312_2)로부터 출력되는 신호는 가산기(314)에서 가산된다. 가산기(314)에서 가산된 신호는 2라인 선형 보간방식으로 필터링된 신호이다. 가산기(314)에서 출력되는 신호는 제 1 버퍼(315)로 전송된다. 제 1 버퍼(315)는 제 1 인에이블 신호 발생기(316)에서 발생되는 인에이블 신호에 의해 버퍼링하고 있던 신호를 출력한다. 제 1 인에이블 신호 발생기(316)는 인가되는 비정수비에 따라 제 1 버퍼(315)에서 데이터가 출력될 타이밍을 계산하고, 계산된 결과를 토대로 인에이블 신호를 발생한다. 상기 비정수비에 따라 타이밍을 계산하는 방식은 기존의 방식들중 하나를 사용할 수 있다.The signal output from the multipliers 312_1 and 312_2 is added at the adder 314. The signal added by the adder 314 is a signal filtered by two-line linear interpolation. The signal output from the adder 314 is transmitted to the first buffer 315. The first buffer 315 outputs a signal buffered by the enable signal generated by the first enable signal generator 316. The first enable signal generator 316 calculates a timing at which data is output from the first buffer 315 according to an applied non-integer ratio, and generates an enable signal based on the calculated result. The method of calculating timing according to the non-integer ratio may use one of the existing methods.

제 1 포스트 다운 스케일부(320)는 인가되는 정수비에 따라 입력되는 영상신호를 다운 스케일링한다. 예를 들어, 720라인의 영상신호를 135라인으로 축소시키기를 원할 경우에, 원하는 스케일비가 '1/5.33'이므로, 프리 다운 스케일부(310)가 상술한 바와 같이 720라인을 675라인으로 다운 스케일링한 영상신호를 제공하면, 제 1 포스트 다운 스케일부(320)는 675라인을 1/5로 다운 스케링하여 135라인을 갖는 영상신호를 출력한다. (도 3은 제 1 및 제 2 포스트 다운 스케일부(320, 330)가연결되어 동작되는 경우입니다. 따라서 이용되는 계수도 1∼2n개입니다. 상술한 예에 적용할 경우에 계수 발생기에서 발생되는 계수는 1∼10가 되지 않나요?)The first post down scale unit 320 down scales the input image signal according to the applied integer ratio. For example, in the case where it is desired to reduce an image signal of 720 lines to 135 lines, since the desired scale ratio is '1 / 5.33', the free down scale unit 310 downscales 720 lines to 675 lines as described above. When one image signal is provided, the first post down scale unit 320 downscales 675 lines to 1/5 to output an image signal having 135 lines. (Fig. 3 shows the case where the first and second post-down scale units 320 and 330 are connected and operated. Therefore, the coefficients used are also 1 to 2n. Isn't the coefficient 1-10?)

이를 위하여 제 1 포스트 다운 스케일부(320)는 도 3에 도시된 바와 같이 제 2 계수 발생기(321), 승산기(322), 가산기(323), 제 2 라인 메모리(324), 제 2 버퍼(325), 제 2 인에이블 신호 발생기(326)로 구성된다.To this end, the first post down scale unit 320 may include a second coefficient generator 321, a multiplier 322, an adder 323, a second line memory 324, and a second buffer 325 as shown in FIG. 3. ), And a second enable signal generator 326.

제 2 계수 발생기(321)는 인가된 정수비에 따라 결정된 계수 1∼2n을 순차적으로 발생한다. 상기 정수비에 따라 계수 1∼2n을 결정하는 방식은 기존에 알려진 방식들중 하나를 사용한다. 만약 정수비가 5인 경우에 제 2 계수 발생기(321)에서 발생되는 계수는 1∼10이다. 발생된 계수 1∼2n은 승산기(322)로 전송된다.The second coefficient generator 321 sequentially generates coefficients 1 to 2n determined according to the applied integer ratio. The method of determining the coefficients 1 to 2n according to the integer ratio uses one of the known methods. If the integer ratio is 5, the coefficients generated by the second coefficient generator 321 are 1-10. The generated coefficients 1 to 2n are transmitted to the multiplier 322.

승산기(322)는 프리 다운 스케일부(310)로부터 전송되는 영상 신호에 제 2 계수 발생기(321)로부터 발생되는 계수를 승산하여 출력한다. 출력된 승산 결과는 가산기(323)로 전송된다. 가산기(323)는 승산기(322)로부터 전송되는 신호와 제 2 라인 메모리(324)로부터 출력되는 이전에 가산된 신호를 가산한다. 가산된 결과는 제 2 라인 메모리(324)와 제 2 버퍼(325)로 각각 전송된다. 이에 따라 프리 다운 스케일부(310)로부터 전송되는 영상신호는 누적 필터링된다. 만약 발생된 계수가 1∼10인 경우에 가산기(323)와 제 2 라인 메모리(324)를 이용하여 10라인의 데이터가 누적 필터링된다.The multiplier 322 multiplies the image generated from the second coefficient generator 321 by the video signal transmitted from the pre-down scale unit 310 to output the multiplied coefficient. The output multiplication result is transmitted to the adder 323. Adder 323 adds the signal sent from multiplier 322 and the previously added signal output from second line memory 324. The added result is transmitted to the second line memory 324 and the second buffer 325, respectively. Accordingly, the video signal transmitted from the free down scale unit 310 is cumulatively filtered. If the generated coefficients are 1 to 10, 10 lines of data are cumulatively filtered using the adder 323 and the second line memory 324.

제 2 버퍼(325)는 가산기(323)로부터 전송된 신호를 버퍼링하고, 제 2 인에이블 신호 발생기(326)로부터 발생되는 인에이블 신호에 의해 버퍼링 된 신호를 출력한다. 제 2 인에이블 신호 발생기(326)는 인가되는 정수비에 따라 상술한 제 1인에이블 신호 발생기(316)와 같이 데이터가 출력될 타이밍을 계산하고, 계산된 결과에 따라 인에이블 신호를 발생한다. 제 2 버퍼(325)에서 출력된 신호를 멀티플렉서(MUX)(340)로 전송된다.The second buffer 325 buffers the signal transmitted from the adder 323 and outputs a signal buffered by the enable signal generated from the second enable signal generator 326. The second enable signal generator 326 calculates a timing at which data is output, as in the above-described first enable signal generator 316 according to the applied integer ratio, and generates an enable signal according to the calculated result. The signal output from the second buffer 325 is transmitted to the multiplexer (MUX) 340.

한편, 제 2 포스트 다운 스케링부(330)는 도 3에 도시된 바와 같이 제 3 계수 발생기(331), 승산기(332), 가산기(333), 제 3 라인 메모리(334), 제 3 버퍼(335), 및 제 3 인에이블 신호 발생기(336)로 구성되어 상술한 제 1 포스트 다운 스케일부(320)와 동일하게 동작한다. 제 2 포스트 다운 스케일부(330)로부터 출력되는 누적 필터링된 데이터는 멀티플렉서(340)의 다른 입력단으로 전송된다.Meanwhile, as illustrated in FIG. 3, the second post-down scaling unit 330 includes a third coefficient generator 331, a multiplier 332, an adder 333, a third line memory 334, and a third buffer 335. ) And a third enable signal generator 336 to operate in the same manner as the first post down scale unit 320 described above. The cumulative filtered data output from the second post down scaler 330 is transmitted to another input terminal of the multiplexer 340.

멀티플렉서(340)는 미 도시된 제어부로부터 전송되는 제어신호에 의해 제 1 포스트 다운 스케일부(320)와 제 2 포스트 다운 스케일부(330)로부터 전송되는 스케일 다운된 영상신호를 선택적으로 전송한다. 상기 제어부로부터 전송되는 제어신호는 원하는 스케일비에 토대로 생성된다.The multiplexer 340 selectively transmits the scaled down image signal transmitted from the first post down scale unit 320 and the second post down scale unit 330 by a control signal transmitted from a controller (not shown). The control signal transmitted from the controller is generated based on the desired scale ratio.

멀티플렉서(340)로부터 출력된 다운 스케일된 영상신호를 메모리(350)에 저장된다. 메모리(350)는 SDRAM으로 구성할 수 있다.The downscaled image signal output from the multiplexer 340 is stored in the memory 350. The memory 350 may be configured as an SDRAM.

상술한 도 3의 경우에는 포스트 다운 스케일부를 2개 사용한 경우이다. 그러나, 포스트 다운 스케일부를 하나만 사용되거나 3개 이상 사용되도록 구현할 수도 있다. 만약 포스트 다운 스케일부가 하나만 사용되는 경우에 포스트 다운 스케일부에 포함되는 계수 발생기에서 발생되는 계수는 계수 1∼n개이다. 반면에 포스트 다운 스케일부가 3개 사용되는 경우에 포스트 다운 스케일부에 포함되는 계수 발생기에서 발생되는 계수는 계수 1∼3n개이다. 이와 같이 복수개의 포스트 다운 스케일부를 사용하도록 구현한 경우에, 원하는 스케일비에 비해 배수의 필터길이를 제공할 수 있으므로 출력되는 영상이 겹침 잡음으로 인하여 저하되는 것을 방지할 수 있다.In the case of FIG. 3 described above, two post-down scale units are used. However, only one post-down scale unit may be used or three or more may be implemented. If only one post-down scale unit is used, the coefficients generated by the coefficient generator included in the post-down scale unit are 1 to n coefficients. On the other hand, when three post down scale units are used, the coefficients generated by the coefficient generator included in the post down scale unit are 1 to 3 n coefficients. When the plurality of post-down scale units are implemented as described above, multiple filter lengths may be provided compared to a desired scale ratio, thereby preventing the output image from being degraded due to overlapping noise.

본 발명에 따른 수직 다운 스케일링 방법은 도 3에 도시된 장치의 블록도를 토대로 한 과정으로 구현할 수 있다. 즉, 영상신호가 입력되면, 설정된 스케일비의 비 정수비로 다운 스케일링하는 단계 및 비 정수비로 다운 스케일링된 영상신호를 설정된 스케일비의 정수비로 스케일링하는 단계를 포함하는 과정으로 구현할 수 있다. 상기 비 정수비로 스케일링하는 단계는 도 3에서 설명한 프리 다운 스케일부(310)와 같이 2라인 선형 보간방법으로 다운 스케일링하도록 구현될 수 있다. 사익 정수비로 스케일하는 단계는 도 3의 포스트 다운 스케일부(320)와 같이 누적 필터링하는 방법으로 다운 스케일링하도록 구현할 수 있다.The vertical down scaling method according to the present invention can be implemented by a process based on the block diagram of the apparatus shown in FIG. That is, when the video signal is input, the process may include downscaling to a non-integer ratio of the set scale ratio and scaling a video signal downscaled to a non-integer ratio to an integer ratio of the set scale ratio. The scaling by the non-integer ratio may be implemented to scale down by a two-line linear interpolation method as in the pre-down scale unit 310 described with reference to FIG. 3. The scaling by the sound integer ratio may be implemented by downscaling by a cumulative filtering method such as the post-down scaler 320 of FIG. 3.

상술한 본 발명에 의하면, 입력되는 영상신호를 원하는 수직 다운 스케일비로 스케일링할 때, 비정수비와 정수비를 나누어 다운 스케일함으로써, 기존의 수직 다운 스케일링 장치에 비해 작은 수의 라인 메모리를 이용하여 하드웨어를 제한하는 시스템에 적용하는데 있어서 유리하다. 또한, 복수개의 포스트다운 스케일부를 구비함으로써, 원하는 다운 스케일비보다 필터 길이를 확대시킬 수 있어 출력되는 영상이 겹침 잡음(aliasing)으로 인하여 화질이 저하되는 것을 방지할 수 있다.According to the present invention described above, when scaling an input video signal to a desired vertical down scale ratio, by dividing down the non-integer ratio and the integer ratio, the hardware is reduced by using a smaller number of line memories than the conventional vertical down scaling apparatus. It is advantageous in application to limiting systems. In addition, by providing a plurality of post-down scale parts, it is possible to extend the filter length to a desired down scale ratio, thereby preventing the output image from being degraded due to the overlapping noise (aliasing).

본 발명은 상술한 실시 예에 한정되지 않으며, 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다. 따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술하는 청구범위로 정해질 것이다.The present invention is not limited to the above-described embodiments, and variations of the present invention can be made by those skilled in the art within the spirit of the present invention. Therefore, the scope of claims in the present invention will not be defined within the scope of the detailed description will be defined by the claims below.

Claims (9)

영상신호 처리시스템의 수직 다운 스케일링 장치에 있어서,In the vertical down scaling apparatus of a video signal processing system, 입력되는 영상신호를 설정된 스케일비의 비 정수비로 다운 스케일링하는 프리 다운 스케일부;A pre-down scaler for down-scaling the input video signal to a non-integer ratio of a set scale ratio; 상기 프리 다운 스케일부에서 다운 스케일된 영상신호를 상기 설정된 스케일비의 정수비로 스케일링하는 포스트 다운 스케일부를 적어도 1개 포함하는 수직 다운 스케일링 장치.And at least one post-down scaler configured to scale the video signal down-scaled by the free-down scaler to an integer ratio of the set scale ratio. 제 1 항에 있어서, 상기 프리 다운 스케일부는 2라인을 이용한 선형 보간(linear interpolation)방식으로 상기 입력되는 영상신호를 필터링하도록 구성되는 것을 특징으로 하는 수직 다운 스케일링 장치.The vertical down scaling apparatus of claim 1, wherein the pre-down scale unit is configured to filter the input image signal by a linear interpolation method using two lines. 제 1 항에 있어서, 상기 프리 다운 스케일부는,The method of claim 1, wherein the free down scale unit, 상기 입력되는 영상신호를 라인 단위로 저장하는 라인 메모리,A line memory for storing the input video signal in line units; 상기 비정수비에 따라 결정된 제 1 계수와 상기 입력되는 영상신호를 승산하는 제 1 승산기,A first multiplier for multiplying the first coefficient determined according to the non-integer ratio and the input video signal; 상기 비정수비에 따라 결정된 제 2 계수와 상기 입력되는 영상신호를 승산하는 제 2 승산기,A second multiplier that multiplies the second coefficient determined according to the non-integer ratio and the input video signal; 상기 비정수비에 따라 결정된 상기 제 1 계수와 제 2 계수를 발생하는 계수 발생기,A coefficient generator for generating the first coefficient and the second coefficient determined according to the non-integer ratio, 상기 제 1 승산기와 상기 제 2 승산기에서 각각 출력되는 신호를 가산하는 가산기,An adder for adding signals output from the first multiplier and the second multiplier, respectively; 상기 비 정수비에 따라 인에이블 신호를 발생하는 인에이블 신호 발생기, 및An enable signal generator for generating an enable signal in accordance with said non-integer ratio, and 상기 가산기로부터 출력되는 신호를 버퍼링하고, 상기 인에이블 신호 발생기에서 발생되는 인에이블 신호에 따라 출력하는 버퍼를 포함하는 수직 다운 스케일링 장치.And a buffer for buffering the signal output from the adder and outputting the signal according to the enable signal generated by the enable signal generator. 제 1 항에 있어서, 상기 수직 다운 스케일링 장치는 상기 포스트 다운 스케일부를 복수개 구비되는 경우에 구비되는 개수배만큼 필터 탭수가 증가되는 구성을 갖는 것을 특징으로 하는 수직 다운 스케일링 장치.The vertical down scaling apparatus of claim 1, wherein the vertical down scaling apparatus has a configuration in which the number of filter taps is increased by a number of times provided when a plurality of post down scale units are provided. 제 1 항에 있어서, 상기 포스트 다운 스케일부는,The method of claim 1, wherein the post down scale unit, 상기 정수비에 따라 설정된 계수를 순차적으로 발생하는 계수 발생기,A coefficient generator for sequentially generating coefficients set according to the integer ratio, 상기 프리 다운 스케일부로부터 출력되는 데이터에 상기 계수 발생기에서 발생되는 계수를 승산하는 승산기,A multiplier for multiplying coefficients generated by the coefficient generator with data output from the pre-down scale unit; 상기 승산기로부터 출력되는 데이터와 이전에 필터링된 데이터를 가산하는 가산기,An adder for adding data output from the multiplier and previously filtered data, 상기 가산기에서 출력되는 데이터로 저장된 데이터를 업데이트하고, 저장된 데이터를 상기 가산기로 제공하는 라인 메모리,A line memory for updating stored data with data output from the adder and providing the stored data to the adder; 상기 가산기에서 출력되는 데이터를 버퍼링하는 버퍼,A buffer for buffering data output from the adder, 상기 정수비에 따라 상기 버퍼에 대한 인에이블 신호를 발생하는 인에이블 신호 발생기를 포함하는 수직 다운 스케일링 장치.And an enable signal generator for generating an enable signal for the buffer in accordance with the integer ratio. 제 1 항에 있어서, 상기 수직 다운 스케일링 장치는 상기 포스트 다운 스케일부가 복수개 구비되는 경우에, 상기 복수개의 포스트 다운 스케일부에서 출력되는 신호를 선택적으로 전송하는 멀티플렉서를 더 포함하는 수직 다운 스케일링 장치.The vertical down scaling apparatus of claim 1, wherein the vertical down scaling apparatus further comprises a multiplexer for selectively transmitting signals output from the plurality of post down scale units when the plurality of post down scale units are provided. 영상신호 처리시스템의 수직 다운 스케일링 방법에 있어서,In the vertical down scaling method of a video signal processing system, 입력되는 영상신호에 대해 설정된 스케일비의 비 정수비로 다운 스케일링하는 단계;Downscaling to a non-integer ratio of a scale ratio set for the input video signal; 상기 비 정수비로 다운 스케일링된 영상신호를 상기 설정된 스케일비의 정수비로 스케일링하는 단계를 포함하는 수직 다운 스케일링 방법.And scaling the video signal down-scaled by the non-integer ratio by an integer ratio of the set scale ratio. 제 7 항에 있어서, 상기 비 정수비로 스케일링하는 단계는 선형 보간방법으로 다운 스케일링을 하는 것을 특징으로 하는 수직 다운 스케일링 방법.8. The method of claim 7, wherein said scaling to non-integer ratios comprises downscaling by linear interpolation. 제 7 항에 있어서, 상기 정수비로 스케일링하는 단계는 누적 필터링 방법으로 다운 스케일링하는 것을 특징으로 하는 수직 다운 스케일링 방법.8. The method of claim 7, wherein said scaling to an integer ratio comprises downscaling with a cumulative filtering method.
KR10-2002-0053817A 2002-09-06 2002-09-06 Vertical down scaling apparatus and method in the image processing system KR100484158B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0053817A KR100484158B1 (en) 2002-09-06 2002-09-06 Vertical down scaling apparatus and method in the image processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0053817A KR100484158B1 (en) 2002-09-06 2002-09-06 Vertical down scaling apparatus and method in the image processing system

Publications (2)

Publication Number Publication Date
KR20040022013A true KR20040022013A (en) 2004-03-11
KR100484158B1 KR100484158B1 (en) 2005-04-19

Family

ID=37325965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0053817A KR100484158B1 (en) 2002-09-06 2002-09-06 Vertical down scaling apparatus and method in the image processing system

Country Status (1)

Country Link
KR (1) KR100484158B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753664B1 (en) * 2005-09-30 2007-08-31 삼성전기주식회사 System and method of resolution conversion

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656515A (en) * 1985-03-25 1987-04-07 Rca Corporation Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates
EP0480910A3 (en) * 1989-10-05 1992-11-25 Pioneer Electronic Corporation Image displaying system
KR0176914B1 (en) * 1996-05-09 1999-05-01 구자홍 Screen aspects transformation apparatus with double screen display operation
US6377713B1 (en) * 1999-01-27 2002-04-23 General Instrument Corporation Synchronous DRAM bandwidth optimization for display downsizing of an MPEG-2 image
KR100313901B1 (en) * 1999-02-08 2001-11-17 구자홍 Apparatus for sub-picture processing in television receiver
KR100677200B1 (en) * 2000-03-04 2007-02-05 엘지전자 주식회사 Apparatus for generating memory address in digital television

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753664B1 (en) * 2005-09-30 2007-08-31 삼성전기주식회사 System and method of resolution conversion

Also Published As

Publication number Publication date
KR100484158B1 (en) 2005-04-19

Similar Documents

Publication Publication Date Title
TWI331732B (en)
KR20010102553A (en) Image interpolation and decimation using a continuously variable delay filter and combined with a polyphase filter
JP4037841B2 (en) Image interpolation apparatus and image interpolation method
DK0632914T3 (en) Method and apparatus for adaptive interpolation of a digital image
KR100416370B1 (en) Method and apparatus for deinterlacing video fields into sequential scan video frames
KR100956020B1 (en) Polyphase filter combining vertical peaking and scaling in pixel-processing arrangement
JPH0612487A (en) Sample rate converter for picture data
JP2007096431A (en) Digital video format down-conversion apparatus and method with optional conversion ratio
KR100484158B1 (en) Vertical down scaling apparatus and method in the image processing system
US6915319B1 (en) Method and apparatus for interpolating digital signal
US7609326B2 (en) Image scaler and method of the same
KR100294676B1 (en) Apparatus for universal image format converting
US7525557B2 (en) Moving image composition device, moving image composition method, and information terminal with moving image composition function
US7084889B2 (en) Digital picture scaling
KR101000036B1 (en) sub-sampling system for real-time image processing
KR100248266B1 (en) Tap coefficient renewal apparatus of fir adaptive digital filter
JP2005151134A (en) Apparatus and method of determining movement/still, and apparatus and method of processing image signal
JP3237556B2 (en) Video processing device
KR970006631B1 (en) Subband filtering for audio encoding / decoding
KR100683383B1 (en) A video display processor in digital broadcasting receiver system with reduced internal memory
JP2001160140A5 (en)
JP2005277523A (en) Scanning line converter
KR100208389B1 (en) Method and apparatus for uniformly scaling adigital image
GB2304014A (en) Method and apparatus for uniformly scaling a digital image
JPH1028239A (en) Image reduction circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130328

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee