KR20040021757A

KR20040021757A - Electrical load

Info

Publication number: KR20040021757A
Application number: KR1020020053084A
Authority: KR
Inventors: 박명희
Original assignee: 중앙전자정밀기기주식회사
Priority date: 2002-09-04
Filing date: 2002-09-04
Publication date: 2004-03-11

Abstract

PURPOSE: An electronic load is provided to minimize the damage of a contact point by preventing arc generation due to the inrush current at the contact point of a test target in a switching process of a turn-on state to a turn-off state. CONSTITUTION: An electronic load includes a comparator(A2), a switching unit, and a control block. The comparator(A2) is used for comparing a reference voltage to a feedback voltage and obtaining a difference therebetween. The switching unit is connected to a power supply through a test target. The switching unit is controlled by an output of the comparator(A2). The switching unit receives the current to generate the feedback voltage while the switching unit is turned on by the output of the comparator(A2). The control block is used for outputting a control voltage to turn off the switching unit.

Description

Electronic load {ELECTRICAL LOAD}

본 발명은, 저항, 코일, 커패시터 등과 같은 실부하의 기능을 트랜지스터와 같은 반도체 소자를 사용하여 구현한 전자부하에 관한 것이다.The present invention relates to an electronic load in which a function of a real load such as a resistor, a coil, a capacitor, or the like is implemented using a semiconductor device such as a transistor.

도 1은 종래의 전자부하의 일 예를 도시한 회로도이다. 종래의 전자부하는, 비교기(A1), 제1트랜지스터(TR1), 제2트랜지스터(TR2) 및 제어블록(K)을 구비하고있다.1 is a circuit diagram illustrating an example of a conventional electronic load. The conventional electronic load includes a comparator A1, a first transistor TR1, a second transistor TR2, and a control block K.

비교기(A1)에는 기준전압(Vr) 및 제2트랜지스터(TR2) 측으로부터의 피드백 전압(Vf)이 입력된다. 제1트랜지스터(TR1)는 비교기(A1)에 의해 스위칭 제어되고, 제2트랜지스터(TR2)는 제1트랜지스터(TR1)에 의해 스위칭 제어된다. 제2트랜지스터(TR2)는 피시험물(S1)을 통해 전원(BT2)과 연결되어 있다. 비교기(A1)의 출력단과 제1트랜지스터(TR1)의 입력단 사이에는 다이오드(D1)가 연결되어 있다.The comparator A1 receives the reference voltage Vr and the feedback voltage Vf from the second transistor TR2 side. The first transistor TR1 is switched controlled by the comparator A1, and the second transistor TR2 is switched controlled by the first transistor TR1. The second transistor TR2 is connected to the power source BT2 through the test object S1. The diode D1 is connected between the output terminal of the comparator A1 and the input terminal of the first transistor TR1.

종래의 전자부하로 접점을 시험하고자 할 경우, 피시험물(S1)의 접점이 차단되는 순간 기준전압(Vr)은 설정 전압을 유지하고 있고 저항(Rs) 양단의 전압은 전류가 줄어들어 전압이 줄어든다. 따라서, 전압(Vf)은 낮아지고 전압(Vr)과 전압(Vf)의 전위차가 생겨 이들의 차이값은 +전위로 상승되고 다이오드(D1)는 오프가 되어 트랜지스터(TR1)가 도통된다. 트랜지스터(TR1)가 도통되면 트랜지스터(TR2)가 전류가 증가되는 방향으로 동작한다. 그러나, 피시험물(S1)의 접점이 차단되는 순간은 전류가 감소되는 방향으로 작동하므로 저항(Rs) 양단의 전압은 감소하고 전압(Vf)은 더 낮아진다. 이에 따라 트랜지스터(TR2)가 완전히 도통되는 상태로 되고, 따라서, 부하가 흘릴 수 있는 최대 전류가 흘러 접점이 떨어지는 순간 아크가 발생해서 피시험물(S1)의 접점이 소손된다.When the contact is to be tested by the conventional electronic load, the reference voltage Vr maintains the set voltage at the moment when the contact of the test object S1 is cut off, and the voltage across the resistor Rs decreases as the current decreases. . Accordingly, the voltage Vf is lowered, the potential difference between the voltage Vr and the voltage Vf is generated, the difference value thereof is increased to the + potential, and the diode D1 is turned off to conduct the transistor TR1. When transistor TR1 conducts, transistor TR2 operates in a direction in which current increases. However, at the moment when the contact point of the test object S1 is cut off, since the current operates in the direction of decreasing current, the voltage across the resistor Rs decreases and the voltage Vf becomes lower. As a result, the transistor TR2 is brought into a completely conducting state. Therefore, an arc is generated at the moment when the contact falls due to the flow of the maximum current through which the load can flow, and the contact of the object under test S1 is burned out.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은, 피시험물의 접점이 차단되어 전압이 떨어지는 순간을 검지해서 아크가 발생하기 전에 피시험물과 연결된 트랜지스터를 차단함으로써, 피시험물 접점 차단시에 아크가 발생하지 않도록 한 전자부하를 제공하는 것이다.The present invention has been made to solve the above problems, an object of the present invention, by detecting the moment when the contact of the test object is cut off the voltage to cut off the transistor connected to the test object before the arc occurs, To provide an electronic load that prevents arcing when the contact of specimen under test is interrupted.

도 1은 종래의 전자부하의 일 예를 도시한 회로도,1 is a circuit diagram showing an example of a conventional electronic load,

도 2는 본 발명에 따른 전자부하의 회로도, 그리고2 is a circuit diagram of an electronic load according to the present invention, and

도 3은 도 2의 제어블록의 상세 블록도이다.3 is a detailed block diagram of the control block of FIG. 2.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

Vr : 기준전압Vf : 피드백 전압Vr: reference voltage Vf: feedback voltage

D1 ~ D4 : 다이오드A1, A2 : 비교기D1 ~ D4: Diode A1, A2: Comparator

K : 제어블록TR1, TR2 : 트랜지스터K: control block TR1, TR2: transistor

S1 : 피시험물C1 : 커패시터S1: Test object C1: Capacitor

R1 ~ R10 : 저항BT1, BT2 : 전원R1 ~ R10: Resistance BT1, BT2: Power

상기 목적을 달성하기 위한 본 발명에 따른 전자부하는, 기준전압과 피드백 전압의 차를 비교하는 비교기; 피시험물을 통해 전원과 연결되고, 상기 비교기의 출력에 의해 온/오프 제어되며, 온 상태에서 상기 전원으로부터 공급되는 전압으로부터 상기 피드백 전압을 생성하는 전류가 흐르는 스위칭수단; 상기 피시험물과 상기 스위칭수단의 연결 차단시 상기 스위칭수단을 오프 상태로 전환시키는 제어전압을 출력하는 제어블록;을 포함하는 것을 특징으로 한다.The electronic load according to the present invention for achieving the above object, a comparator for comparing the difference between the reference voltage and the feedback voltage; Switching means connected to a power supply through an object under test, controlled on / off by an output of the comparator, and in which an electric current flows to generate the feedback voltage from a voltage supplied from the power supply; And a control block outputting a control voltage for switching the switching means to the off state when the connection between the test object and the switching means is disconnected.

여기서, 상기 스위칭수단은, 상기 비교기의 출력이 입력되는 제1트랜지스터; 및 상기 피시험물을 통해 상기 전원과 연결되고, 상기 제1트랜지스터의 출력에 의해 온/오프 제어되는 제2트랜지스터;를 포함하여 구성된다. 이때, 상기 제어블록으로부터 출력되는 상기 제어전압은 상기 제1트랜지스터에 입력된다.Here, the switching means, the first transistor to which the output of the comparator is input; And a second transistor connected to the power source through the test object and controlled on / off by an output of the first transistor. In this case, the control voltage output from the control block is input to the first transistor.

바람직하게는, 본 발명에 따른 전자부하는, 상기 제1트랜지스터의 입력단과 상기 비교기의 출력단 사이에 배치되어 있는 제1다이오드; 및 상기 제1트랜지스터의 입력단과 상기 제어블록의 출력단 사이에 배치되어 있는 제2다이오드;를 포함한다.Preferably, the electronic load according to the present invention comprises: a first diode disposed between the input terminal of the first transistor and the output terminal of the comparator; And a second diode disposed between an input terminal of the first transistor and an output terminal of the control block.

상기 제어블록은, 상기 전원으로부터의 전압을 분배하여 각각 상이한 한 쌍의 분배전압을 출력하는 한 쌍의 전압분배회로; 상기 한 쌍의 분배전압의 차를 비교하는 제2비교기; 및 상기 한 쌍의 전압분배회로 중 어느 하나에 병렬 연결되어 있는 커패시터;를 포함하여 구성될 수 있다. 상기 커패시터와 연결된 상기 전압분배회로와 상기 전원에 연결되는 입력단자 사이에는 다이오드가 배치되어 있는 것이 바람직하다.The control block includes: a pair of voltage distribution circuits for dividing a voltage from the power supply and outputting a pair of different distribution voltages, respectively; A second comparator for comparing the difference between the pair of distribution voltages; And a capacitor connected in parallel to any one of the pair of voltage distribution circuits. Preferably, a diode is disposed between the voltage distribution circuit connected to the capacitor and the input terminal connected to the power supply.

본 발명에 따르면, 전자부하의 피시험물이 온 상태에서 오프 상태로 전환될 때 피시험물의 접점에서의 돌입전류에 의한 아크 발생이 방지되고, 이에 따라 접점의 소손이 방지된다.According to the present invention, arc generation by the inrush current at the contact point of the test object is prevented when the test object of the electronic load is switched from the on state to the off state, thereby preventing the burnout of the contact point.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다. 본 발명에 대한 설명에서, 도 1에 도시된 종래의 전자부하와 동일한 부분에 대해서는 동일한 참조부호를 부여하여 인용한다.Hereinafter, with reference to the drawings will be described the present invention in more detail. In the description of the present invention, the same reference numerals are given to the same parts as the conventional electronic load shown in FIG.

도 2는 본 발명에 따른 전자부하의 회로도이다.2 is a circuit diagram of an electronic load according to the present invention.

본 발명에 따른 전자부하는, 제1비교기(A1), 제1트랜지스터(TR1), 제2트랜지스터(TR2) 및 제어블록(K)을 구비하고 있다.The electronic load according to the present invention includes a first comparator A1, a first transistor TR1, a second transistor TR2, and a control block K.

제1비교기(A1)는 연산증폭기를 이용하여 구현되며, 제1비교기(A1)의 비반전단자와 반전단자에는 각각 기준전압(Vr)과 피드백 전압(Vf)이 입력된다. 또한, 제1비교기(A1)의 출력은 저항(R1)을 통해 반전단자에 피드백 된다. 제1비교기(A1)는 입력되는 두 전압(Vr, Vf)의 차를 증폭하여 출력한다.The first comparator A1 is implemented using an operational amplifier, and the reference voltage Vr and the feedback voltage Vf are input to the non-inverting terminal and the inverting terminal of the first comparator A1, respectively. In addition, the output of the first comparator A1 is fed back to the inverting terminal through the resistor R1. The first comparator A1 amplifies and outputs a difference between two input voltages Vr and Vf.

기준전압(Vr)은 전원(BT1)의 전압을 가변저항(VR1)을 이용하여 분압함으로써 얻어진다. 가변전압(Vf)은 후술되는 저항(Rs)의 전압이다.The reference voltage Vr is obtained by dividing the voltage of the power source BT1 by using the variable resistor VR1. The variable voltage Vf is the voltage of the resistor Rs described later.

제1트랜지스터(TR1)는 BJT형 트랜지스터로서, 이미터에는 저항(R4)과 저항(R5)이 병렬로 연결되어 있고, 베이스에는 저항(R2), 제1다이오드(D1) 및 제2다이오드(D2)가 연결되어 있으며, 콜렉터에는 저항(R3)이 연결되어 있다. 베이스와 콜렉터에는 소정의 구동전압(V+)이 걸려있다. 제1다이오드(D1)와 제2다이오드(D2)의 애노우드는 제1트랜지스터(TR1)의 이미터에 연결되어 있다. 또한, 제1다이오드(D1)의 캐소우드는 제1비교기(A1)의 출력단에, 그리고 제2다이오드(D2)의 캐소우드는 제어블록(K)의 출력단자(h)에 연결되어 있다.The first transistor TR1 is a BJT transistor, and a resistor R4 and a resistor R5 are connected in parallel to the emitter, and a resistor R2, a first diode D1, and a second diode D2 are connected to the base. ) Is connected and a resistor (R3) is connected to the collector. A predetermined driving voltage V + is applied to the base and the collector. The anodes of the first diode D1 and the second diode D2 are connected to the emitter of the first transistor TR1. In addition, the cathode of the first diode D1 is connected to the output terminal of the first comparator A1, and the cathode of the second diode D2 is connected to the output terminal h of the control block K.

제2트랜지스터(TR2)는 FET형 트랜지스터로서, 게이트에는 저항(R5)이 연결되어 있고, 드레인에는 피시험물(S1)의 접점이 연결되어 있으며, 소스에는 저항(R6)와 저항(Rs)이 직렬로 연결되어 있다. 저항(R6)과 저항(Rs) 사이의 노드와 게이트 사이에는 제3다이오드(D3)가 연결되어 있다.The second transistor TR2 is a FET-type transistor. The resistor R5 is connected to the gate, the contact of the object S1 is connected to the drain, and the resistor R6 and the resistor Rs are connected to the source. It is connected in series. The third diode D3 is connected between the node and the gate between the resistor R6 and the resistor Rs.

제어블록(K)은, 직렬로 연결된 제2트랜지스터(TR2)와 저항(R6) 및 저항(Rs)에 대해 병렬로 연결되어 있다. 따라서, 제어블록(K)의 제1입력단자(f)는 제2트랜지스터(TR2)의 드레인과 함께 피시험물(S1)의 일 접점에 연결되어 있고, 제어블록(K)의 제2입력단자(g)는 저항(Rs)과 함께 그라운드(G)에 연결되어 있다. 제2전원(BT1)의 양단은 각각 피시험물(S1)의 타 접점, 및 제어블록(K)의 제2입력단자(g)와 저항(Rs)의 공통접점인 그라운드(G)에 연결되어 있다. 제어블록(K)은 후술되는 바와 같이 피시험물(S1)과 제2트랜지스터(TR2)의 연결 차단시 제2트랜지스터(TR2)를 오프 상태로 전환시키는 제어전압을 출력한다.The control block K is connected in parallel to the second transistor TR2, which is connected in series, to the resistor R6 and the resistor Rs. Therefore, the first input terminal f of the control block K is connected to one contact point of the test object S1 together with the drain of the second transistor TR2, and the second input terminal of the control block K is connected. (g) is connected to ground (G) together with the resistor (Rs). Both ends of the second power source BT1 are connected to the other contact point of the test object S1 and the ground G which is a common contact point between the second input terminal g of the control block K and the resistor Rs, respectively. have. As described later, the control block K outputs a control voltage for turning off the second transistor TR2 when the connection between the test object S1 and the second transistor TR2 is disconnected.

도 3은 제어블록(K)의 상세 회로도이다.3 is a detailed circuit diagram of the control block K. FIG.

제어블록(K)은 제2비교기(A2), 제4다이오드(D4), 커패시터(C1) 및 복수의 저항(R8, R9, R10, R11)으로 구성되어 있다.The control block K is composed of a second comparator A2, a fourth diode D4, a capacitor C1, and a plurality of resistors R8, R9, R10, and R11.

저항(R8)과 저항(R9)은 제어블록(K)의 제1입력단자(f)와 제2입력단자(g) 사이에는 직렬로 연결되어 있다. 저항(R8)과 저항(R9)은 제1입력단자(f)와 제2입력단자(g) 사이의 전압을 그 저항값의 비에 따라 분배하는 기능을 한다. 저항(R8)과 저항(R9) 사이의 노드(A)는 제2비교기(A2)의 비반전단자에 입력된다.The resistor R8 and the resistor R9 are connected in series between the first input terminal f and the second input terminal g of the control block K. The resistor R8 and the resistor R9 serve to distribute the voltage between the first input terminal f and the second input terminal g in accordance with the ratio of the resistance values. The node A between the resistor R8 and the resistor R9 is input to the non-inverting terminal of the second comparator A2.

또한, 저항(R10)과 저항(R11)은 제어블록(K)의 제1입력단자(f)와 제2입력단자(g) 사이에 직렬로 연결되어 있다. 이 저항들(R10, R11)은 저항들(R8, R9)에 대해 병렬로 연결되어 있으며, 제1입력단자(f)와 제2입력단자(g) 사이의 전압을 그 저항값의 비에 따라 분배하는 기능을 한다. 저항(R10)과 저항(R11) 사이의 노드(B)는 제2비교기(A2)의 반전단자에 입력된다.In addition, the resistor R10 and the resistor R11 are connected in series between the first input terminal f and the second input terminal g of the control block K. The resistors R10 and R11 are connected in parallel with the resistors R8 and R9, and the voltage between the first input terminal f and the second input terminal g is changed according to the ratio of the resistance values. Function to distribute The node B between the resistor R10 and the resistor R11 is input to the inverting terminal of the second comparator A2.

제4다이오드(D4)는 제어블록(K)의 제1입력단자(f)와 저항(R10) 사이에 배치된다. 이때, 제4다이오드(D4)의 애노우드는 제1입력단자(f)측에, 그리고 캐소우드는 저항(R10)에 연결된다.The fourth diode D4 is disposed between the first input terminal f of the control block K and the resistor R10. At this time, the anode of the fourth diode D4 is connected to the first input terminal f side, and the cathode is connected to the resistor R10.

또한, 커패시터(C1)는 제4다이오드(D4)의 캐소우드와 제2입력단자(g) 사이에 설치되어 있다. 제2비교기(A2)는 연산증폭기 등을 이용한 차동증폭회로로 구성되며, 노드(A)와 노드(B)의 전압의 차를 증폭하여 출력단자(h)로 출력한다. 제2비교기(A2)의 출력은 제어블록(K)의 출력이 된다.In addition, the capacitor C1 is provided between the cathode of the fourth diode D4 and the second input terminal g. The second comparator A2 is composed of a differential amplifier circuit using an operational amplifier or the like. The second comparator A2 amplifies the difference between the voltages of the nodes A and B and outputs them to the output terminal h. The output of the second comparator A2 becomes the output of the control block K.

이하에서는, 상기와 같은 회로 구성을 갖는 본 발명에 따른 전자부하의 동작을 피시험물(S1)이 오프(OFF) 상태인 경우, 피시험물(S1)이 온(ON) 상태인 경우, 및 피시험물(S1)이 온(ON) 상태에서 오프(OFF) 상태로 전환되는 경우로 나누어서 설명한다.Hereinafter, the operation of the electronic load according to the present invention having the circuit configuration as described above when the test object S1 is in the OFF state, the test object S1 is in the ON state, and It will be described separately by dividing the test object S1 from the ON state to the OFF state.

(1) 피시험물(S1)이 오프 상태에 있는 경우(1) The test object S1 is in the off state

피시험물(S1)이 오프 상태에 있는 경우에는 전자부하는 동작하지 않으며, 전류가 전혀 흐르지 않는다.When the object under test S1 is in the off state, the electronic load does not operate and no current flows.

(2) 피시험물(S1)이 온 상태에 있는 경우(2) When the test object (S1) is in the on state

먼저, 제어블록(K)의 동작에 대해 설명한다.First, the operation of the control block K will be described.

제어블록(K)의 제1입력단자(f)에는 피시험물(S1)을 통해 제2전원(BT2)의 (+)전압이 인가되고 제2입력단자(g)에는 제2전원(BT2)의 (-)전압이 인가되며, 이에 따라, 제어블록(K) 내의 노드(A)와 노드(B)에는 소정의 전압이 걸리게 된다. 이때, 노드(A)에 걸리는 전압은 저항(R8)과 저항(R9)에 의해 분압된 전압이고, 노드(B)에 걸리는 전압은 제4다이오드(D4)를 통해서 커패시터(C1)에 충전된 전압이 저항(R10)과 저항(R11)에 의해 분압된 전압이다.The positive voltage of the second power source BT2 is applied to the first input terminal f of the control block K through the test object S1, and the second power source BT2 is applied to the second input terminal g. A negative voltage of is applied, and accordingly, a predetermined voltage is applied to the nodes A and B in the control block K. At this time, the voltage applied to the node A is the voltage divided by the resistor R8 and the resistor R9, and the voltage applied to the node B is the voltage charged to the capacitor C1 through the fourth diode D4. The voltage divided by the resistor R10 and resistor R11 is obtained.

제2비교기(A2)의 출력단자(h)에서는 노드(A)와 노드(B)의 전압의 차를 증폭한 전압이 출력된다. 이때, 노드(A)의 전압이 노드(B)의 전압보다 높게 되도록 설정하면 제2비교기(A2)는 정바이어스되어 제2비교기(A2)가 출력하는 제어전압은 플러스(+)가 된다. 따라서, 제2다이오드(D2)의 캐소드에는 +전압이 인가되므로 제2다이오드(D2)는 오프된다. 이에 따라, 제1트랜지스터(TR1)는 제2다이오드(D2)와는 연결되지 않은 것과 같은 상태로 되고, 제1트랜지스터(TR1)는 제1다이오드(D1)의 상태에 의해서만 작동하게 된다.In the output terminal h of the second comparator A2, a voltage obtained by amplifying the difference between the voltages of the nodes A and B is output. At this time, when the voltage of the node A is set to be higher than the voltage of the node B, the second comparator A2 is positively biased so that the control voltage output from the second comparator A2 becomes positive (+). Therefore, since the positive voltage is applied to the cathode of the second diode D2, the second diode D2 is turned off. Accordingly, the first transistor TR1 is not connected to the second diode D2, and the first transistor TR1 is operated only by the state of the first diode D1.

다음으로, 제어블록(K) 외의 다른 부분에 대해 설명한다.Next, parts other than the control block K will be described.

제2트랜지스터(TR2)의 양단에도 피시험물(S1)을 통해 제2전원(BT2)의 전압이 인가된다. 제1비교기(A1)에는 일정한 기준전압(Vr)이 인가되어 있으므로, 피드백전압(Vf)이 없는 상태 또는 피드백 전압(Vf)이 기준전압(Vr)보다 작은 상태라고 가정하면, 비교기(A1)는 순바이어스되어 비교기(A1)는 플러스(+)의 전압을 출력한다.The voltage of the second power source BT2 is applied to both ends of the second transistor TR2 through the test object S1. Since a constant reference voltage Vr is applied to the first comparator A1, assuming that there is no feedback voltage Vf or that the feedback voltage Vf is smaller than the reference voltage Vr, the comparator A1 is configured to have a reference voltage Vr. Forward biased, comparator A1 outputs a positive voltage.

이에 따라, 제1다이오드(D1)의 캐소우드에는 +전압이 인가되어 제1다이오드(D1)는 역방향으로 바이어스되므로, 제1다이오드(D1)는 오프 상태가 된다. 제1다이오드(D1)가 오프 상태가 되면 저항(R2)을 통해 +전압이 제1트랜지스터(TR1)의 베이스에 인가되어 제1트랜지스터(TR1)가 도통된다. 따라서, 제1트랜지스터(TR1)에 전류가 흐르게 되어 저항(R4)에 전압이 발생되고, 저항(R4)의 전압은 저항(R5)을 통해 제2트랜지스터(TR2)의 게이트에 인가된다. 이에 따라 제2트랜지스터(TR2)는 도통되어 저항(R5)과 저항(Rs)에는 각각 일정한 전압이 걸리게 되고, 저항(Rs)의 전압(Vf)이 제1비교기(A1)의 반전단자에 피드백 된다. 이러한 과정이 반복됨에 따라 제1비교기(A1)에 입력되는 기준전압(Vr)과 피이드백 전압(Vf)이 같아지면 제1비교기(A1)는 증폭을 멈춘다.As a result, a positive voltage is applied to the cathode of the first diode D1, and the first diode D1 is biased in the reverse direction, so that the first diode D1 is turned off. When the first diode D1 is turned off, a positive voltage is applied to the base of the first transistor TR1 through the resistor R2 to conduct the first transistor TR1. Accordingly, current flows in the first transistor TR1 to generate a voltage in the resistor R4, and the voltage of the resistor R4 is applied to the gate of the second transistor TR2 through the resistor R5. Accordingly, the second transistor TR2 is turned on so that a constant voltage is applied to the resistor R5 and the resistor Rs, and the voltage Vf of the resistor Rs is fed back to the inverting terminal of the first comparator A1. . As this process is repeated, when the reference voltage Vr and the feedback voltage Vf input to the first comparator A1 are the same, the first comparator A1 stops amplifying.

한편, 저항(Rs)으로부터 피이드백되는 전압(Vf)이 기준전압(Vr)보다 크다고 가정하면, 제1비교기(A1)는 역바이어스되어 출력은 마이너스(-)가 된다. 이에 따라 제1다이오드(D1)가 도통되어 저항(R2)을 통해 비교기(A1)측으로 전류가 흐른다. 따라서, 제1트랜지스터(TR1)는 오프가 된다. 저항(R4)은 마이너스 전압(V-)측으로 연결되어 있으므로 마이너스 전압이 저항(R4)과 저항(R5)을 통해 제2트랜지스터(TR2)의 게이트에 인가된다. 따라서, 제2트랜지스터(TR2)가 오프되어 제2트랜지스터(TR2)를 통해 전류가 흐르지 않게 된다. 이에 따라, 저항(Rs)의 양단에는 전류가 흐르지 않으므로 전압이 발생하지 않고, 따라서, 제1비교기(A1)측으로 피드백되는 전압(Vf)이 감소하므로 제1비교기(A1)의 입력에 차가 생긴다. 따라서, 제1비교기(A1)는 (+)전압을 출력하여 제1다이오드(D1)를 오프시키게 된다. 이에 따라, 전술한 바와 같은 동작이 다시 수행된다.On the other hand, assuming that the voltage Vf fed back from the resistor Rs is greater than the reference voltage Vr, the first comparator A1 is reverse biased and the output becomes negative (-). As a result, the first diode D1 is turned on so that a current flows through the resistor R2 toward the comparator A1. Therefore, the first transistor TR1 is turned off. Since the resistor R4 is connected to the negative voltage V− side, the negative voltage is applied to the gate of the second transistor TR2 through the resistor R4 and the resistor R5. Therefore, the second transistor TR2 is turned off so that no current flows through the second transistor TR2. Accordingly, since no current flows across the resistor Rs, no voltage is generated. Accordingly, the voltage Vf fed back to the first comparator A1 decreases, thereby causing a difference in the input of the first comparator A1. Accordingly, the first comparator A1 turns off the first diode D1 by outputting a positive voltage. Accordingly, the above operation is performed again.

이와 같은 동작을 반복함으로써 기준전압(Vr)과 피이드백 전압(Vf)이 같게 유지함으로써 제2트랜지스터(TR2)에 흐르는 전류가 일정하게 되도록 제어하게 된다.By repeating the above operation, the reference voltage Vr and the feedback voltage Vf are kept the same so that the current flowing in the second transistor TR2 is controlled to be constant.

여기서, 저항(R3)은 제1트랜지스터(TR1) 동작시의 부하저항이다. 제3다이오드(D3)는 입력보호 다이오드로서 저항(R5)과 함께 입력을 보호하는 기능을 한다. 저항(R6)도 전류를 제한하는 저항으로 제2트랜지스터(TR2)의 안정을 유지시키기 위한 저항이다.Here, the resistor R3 is a load resistor during the operation of the first transistor TR1. The third diode D3 is an input protection diode and functions to protect the input together with the resistor R5. The resistor R6 is also a resistor for limiting the current and is a resistor for maintaining the stability of the second transistor TR2.

(3) 피시험물(S1)이 온 상태에서 오프 상태로 전환되는 경우(3) When the test object S1 is switched from the on state to the off state

피시험물(S1)의 연결이 차단되는 순간, 일반 저항 등을 이용한 부하에서는 단순하게 전류가 흐르고 있다가 흐르지 않는 상태로 변환된다. 그러나, 전자부하에서는 제1비교기(A1)의 기준전압(Vr)과 피이드백 전압(Vf)의 차에 따라 제어가 된다. 즉, 피시험물(S1)이 차단되면 제1비교기(A1)는 기준전압(Vr)과 차단 순간의 피드백 전압(Vf)의 차를 증폭해서 전술한 바와 같은 동작 원리에 따라 제2트랜지스터(TR2)에 전류가 흐르게 되도록 동작을 하려고 한다.At the moment when the connection of the specimen under test S1 is interrupted, the current simply flows in the load using a general resistance or the like, and the state is not changed. However, at the electronic load, control is performed according to the difference between the reference voltage Vr and the feedback voltage Vf of the first comparator A1. That is, when the test object S1 is blocked, the first comparator A1 amplifies the difference between the reference voltage Vr and the feedback voltage Vf at the moment of interruption, and according to the above-described operating principle, the second transistor TR2. We are going to operate so that current flows through).

그런데, 피시험물(S1)이 차단되어 제어블록(K)의 제1입력단자(f)와 제2입력단자(g) 양단의 전압이 떨어지면 저항(R8)과 저항(R9)으로 분압된 노드(A)의 전압은 즉시 떨어지나 저항(R10)과 저항(R11)으로 분압된 노드(B)의 전압은 바로 떨어지지 않고 커패시터(C1)에 충전되어 있는 전압이 커패시터(C1)와 저항들(R8, R9)에 의한 시정수값의 시간으로 서서히 떨어진다. 따라서, 제1비교기(A2)는 바로 역바이어스가 되어 제2비교기(A2)의 출력단자(h)에서는 마이너스(-)의 제어전압이 출력된다. 이에 따라 제2다이오드(D2)는 순바이어스가 되어 전류가 흐르고 도통된다.However, when the test object S1 is cut off and the voltage between the first input terminal f and the second input terminal g of the control block K drops, the node divided by the resistor R8 and the resistor R9 is divided. The voltage of (A) immediately drops, but the voltage of node B divided by resistor R10 and resistor R11 does not drop immediately, but the voltage charged in capacitor C1 is equal to capacitor C1 and resistors R8, It gradually falls to the time constant time value according to R9). Accordingly, the first comparator A2 is directly reverse biased, and a negative control voltage is output from the output terminal h of the second comparator A2. As a result, the second diode D2 becomes a forward bias, and current flows and is conducted.

제2다이오드(D2)가 도통되면, 저항(R2)을 통해서 제1트랜지스터(TR1)의 베이스에 입력되던 전류는 제2다이오드(D2)를 통해 흐르게 되고, 이에 따라 제1트랜지스터(TR1)의 베이스는 전위가 낮아져 제1트랜지스터(TR1)는 오프 상태로 전환된다. 이에 따라 제2트랜지스터(TR2)도 오프 상태로 전환된다. 즉, 피시험물(S1)이 차단되는 순간에는 제1트랜지스터(TR1)와 제2트랜지스터(TR2)가 모두 오프 상태로 되고 이들을 통해 전류를 흐르지 않게 된다. 또한, 제2다이오드(D2)가 온 되어 있는 상태에서는 제1다이오드(D1)를 통해 제어되던 제1비교기(A1)의 동작도 아무런 영향을 주지 않게 된다. 따라서, 종래기술에서의 문제점, 즉, 제어블록(K)이 존재하지 않음에 따라 피시험물(S1) 차단시에 순간적으로 전류가 급격히 흐르는 동작을 하지 않게 되므로, 접점의 아크 발생이 방지되고 접점의 소손이 발생하지 않게 된다.When the second diode D2 is turned on, a current input to the base of the first transistor TR1 through the resistor R2 flows through the second diode D2, and thus the base of the first transistor TR1. Since the potential becomes low, the first transistor TR1 is turned off. Accordingly, the second transistor TR2 is also turned off. That is, at the moment when the test object S1 is blocked, both the first transistor TR1 and the second transistor TR2 are turned off and no current flows through them. In addition, in the state where the second diode D2 is turned on, the operation of the first comparator A1 controlled through the first diode D1 has no effect. Therefore, the problem in the prior art, that is, since the control block (K) does not exist, since the current flows momentarily rapidly when the test object (S1) is blocked, the arc generation of the contact is prevented and the contact Will not cause burnout.

한편, 제어블록(K)의 입력단자들(f, g)에 전압 인가시 제4다이오드(D4)는 커패시터(C1)에 전압을 공급하는 역할을 하고, 입력단자들(f, g)의 전압 소멸시에는 제4다이오드(D4)는 역바이어스되어 차단되므로 저항들(R8, R9)로 전압이 인가되지 않게 하는 역할을 한다.On the other hand, when voltage is applied to the input terminals f and g of the control block K, the fourth diode D4 serves to supply a voltage to the capacitor C1, and the voltage of the input terminals f and g. At the time of extinction, since the fourth diode D4 is reverse biased and shut off, the fourth diode D4 serves to prevent voltage from being applied to the resistors R8 and R9.

본 발명에서는 비교기(A1, A2)가 연산증폭기에 의해 구현된 예를 설명하였으나, 연산증폭기 외에도 두 입력의 차를 출력할 수 있는 다양한 형태의 비교회로가채용될 수도 있을 것이다.In the present invention, an example in which the comparators A1 and A2 are implemented by the operational amplifier has been described. In addition to the operational amplifier, various types of comparison circuits capable of outputting a difference between two inputs may be employed.

또한, 본 발명에서는, 제1 및 제2트랜지스터(TR1, TR2)를 채용하여 전자부하를 구현하였으나, 각 트랜지스터의 종류는 상기와 같은 BJT 혹은 FET 에 한정되지 않으며, 또한, 단순한 트랜지스터를 이용한 스위칭 회로 외에도 제어전압에 의해 스위칭 동작을 행하는 다양한 형태의 스위칭 회로가 사용될 수도 있을 것이다.Further, in the present invention, the first and second transistors TR1 and TR2 are used to implement the electronic load, but the type of each transistor is not limited to the BJT or FET as described above, and a switching circuit using a simple transistor. In addition, various types of switching circuits for performing a switching operation by a control voltage may be used.

이상 설명한 바와 같이, 본 발명에 따르면, 전자부하의 피시험물(S1)이 온 상태에서 오프 상태로 전환될 때 피시험물(S1)의 접점에서의 돌입전류에 의한 아크 발생이 방지되고, 이에 따라 접점의 소손이 방지된다.As described above, according to the present invention, arc generation due to the inrush current at the contact point of the test object S1 when the test object S1 of the electronic load is switched from the on state to the off state is prevented, Therefore, the burnout of the contact is prevented.

이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 당해 기술분야에서 통상의 지식을 가진 자라면 본원발명의 요지를 벗어나지 않는 범위 내에서 다양한 변형실시가 가능할 것이며 그러한 변형은 본원발명의 특허청구범위에 속할 것이다.Although the above has been illustrated and described with respect to preferred embodiments of the present invention, the present invention is not limited to the specific embodiments described above, and those skilled in the art within the scope not departing from the gist of the present invention. Various modifications may be made and such modifications will fall within the claims of the present invention.

Claims

A comparator for comparing the difference between the reference voltage and the feedback voltage;

Switching means connected to a power supply through an object under test, controlled on / off by an output of the comparator, and in which an electric current flows to generate the feedback voltage from a voltage supplied from the power supply;

And a control block for outputting a control voltage for switching the switching means to an off state when the connection between the test object and the switching means is disconnected.

The method of claim 1,

The switching means,

A first transistor to which an output of the comparator is input; And

And a second transistor connected to the power supply through the test object and controlled on / off by an output of the first transistor.

And the control voltage output from the control block is input to the first transistor.

The method of claim 2,

A first diode disposed between an input terminal of the first transistor and an output terminal of the comparator; And

And a second diode disposed between the input terminal of the first transistor and the output terminal of the control block.

The method of claim 3, wherein

The control block,

A pair of voltage distribution circuits for dividing a voltage from the power supply and outputting a pair of divided voltages respectively;

A second comparator for comparing the difference between the pair of distribution voltages; And

And a capacitor connected in parallel to any one of the pair of voltage distribution circuits.

The method of claim 4, wherein

And a diode disposed between the voltage distribution circuit connected to the capacitor and the input terminal connected to the power supply.