KR20040017314A

KR20040017314A - 지상 수신기용 디지털 복조기

Info

Publication number: KR20040017314A
Application number: KR10-2004-7000738A
Authority: KR
Inventors: 게이-벨릴레올리비어; 마샬사비어
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2001-07-17
Filing date: 2002-07-05
Publication date: 2004-02-26
Also published as: ATE490499T1; CN1531690A; WO2003009081A3; JP2004536511A; US7145965B2; CN1262951C; EP1430375A2; WO2003009081A2; DE60238495D1; US20030021361A1; JP4232870B2; EP1430375B1

Abstract

본 발명은 데이터 블록들을 사용한 패스트 퓨리에 변환 처리용 방법 및 복조기에 관련된 것이다. 본 발명은 패스트 퓨리에 변환 코프로세서(FFTP) 및 디지털 신호 프로세서(DSP)를 포함하는 것을 특징으로 한다. 상기 코프로세서(FFTP)는 시작 기능(F STRT) 및 계산 기능(F FFT)을 포함한다. 상기 시작 기능(F STRT)은, 새로운 블록의 제 1 데이터(D)가 수신될 때마다, 상기 계산 기능(F FFT)에 시작 신호(S STRT)를 전달하기에 적합하다. 상기 디지털 신호 프로세서(DSP)는 타임 에러 기능(F TMERR)을 포함하는데, 이는 새로운 시작 신호(S STRT)가 전달되기 전에 얼마나 많은 데이터가 대기하는 가를 나타낸다.

사용 : 지상 수신기에 탑재된 복조기

Description

지상 수신기용 디지털 복조기{Digital demodulator for terrestrial receiver}

패스트 퓨리에 변환 계산은, 계산 전력 및 메모리 액세스 필요성의 측면에서의 복잡성으로 인해, 디지털 신호 처리 분야에서 널리 알려진 문제점이다. 통상적으로 FFT 프로세서라 불리우는 패스트 퓨리에 변환 계산에 많은 프로세서들이 전용으로 사용된다. 그러한 계산을 위해, 상기 프로세서들은 데이터 블록들을 작업하고, 상기 데이터는 심벌들이라고도 불리운다. 따라서, ACTS(Advanced Communication Techonlogies & Services)에 의한 "First Receiver Architecture Ics specfication"이란 제목의 프로젝트 DVbird WP1-D01(1996년 5월)에 기술된 바와 같이, 종종 새로운 블록의 제 1 데이터(D)를 지시하기 위해 시작 신호(start signal)가 발생된다. 상기 시작 신호는 상기 FFT 프로세서에 전달된다. 도 1에 도시된 바와 같이, 상기 신호 발생은,

- 새로운 패스트 퓨리에 변환 계산을 언제 시작할 것인가를 알기 위해, 최종 시작 신호(S_STRT)로부터 TFT 프로세서(TFT-P)에 입력되는 데이터의 수를 카운트하기 위한 카운터(CPT) 및

- 시작 신호 S_STRT를 발생하는 일부 피드백 정보(S_ERR)를 필요로 한다.

상기와 같은 카운터 CPT는 시작 발생기 전용 모듈(M-STRT)에 포함되고, 상기 피드백 정보 S_ERR는 시간 에러 전용 모듈(M-TMERR)에 의해 출력된다. 만약 입력 데이터의 수가 블록의 데이터 수(통상적으로, 2 킬로 옥텟(kilo-octets) 또는 8 킬로 옥텟)에 이르면, 시작 신호 S_STRT는 상기 FFT 프로세서 FFT_P에 전달될 수 있다. 상기 시작 신호는 새로운 블록의 제 1 데이터 D와 동기되어야 한다. 상기 동기화는 제 1 데이터가 수신되자마자, 상기 FFT 프로세서 FFT_P가 상기 데이터 블록의 데이터를 저장하기 위해 필요하다. 만약 동기화에 에러가 발생하면, 상기 피드백 정보 S_ERR는 새로운 시작 신호가 전달되기 전에 상기 시작 발생기 M-STRT가 얼마나 많은 부가적인 데이터 D가 카운트되는지를 말해준다.

상기 해법의 한 문제점은, 상기 FFT 프로세서가 범용 디지털 신호 프로세서(DSP)에 대한 코프로세서로 사용될 경우, 한편으로는, 상기 FFT 코프로세서가 FFT 계산을 행하기 위해 입력되는 데이터 D의 수를 계산하고, 다른 한편으로는, 상기 디지털 신호 프로세서 DSP가 또한 시작 신호 S_STRT의 전달을 인에이블하기 전에 상기 패스트 퓨리에 변환 코프로세서에 입력될 다수의 데이터 D를 카운트한다. 그러면, 상기 디지털 신호 프로세서는 상기 시작 발생기 M_STRT가 시작 신호 S_STRT의 방출을 데이터 블록의 제 1 데이터 D에 동기시키도록 할 수 있다. 따라서, 상기 디지털 신호 프로세서(DSP)로부터의 대량의 소비 전력은 패스트 퓨리에 변환 계산을 관리하고 상기 동기화를 위해 필요하게 된다. 상기 데이터들이 상기 디지털 신호 프로세서로부터 비롯되지 않을 때, 더욱 문제가 된다.

본 발명은 데이터 블록들을 사용한 패스트 퓨리에 변환(Fast Fourier Transform)을 계산하기에 적합한 디지털 복조기에 관한 것이다. 또한, 본 발명은 관련 패스트 퓨리에 변환 처리 방법에 관한 것이다.

상기 복조기는, 예를 들어, 지상 수신기(terrestrial receiver)에 사용될 수 있다.

도 1은 종래 기술에 따른 디지털 복조기의 일부 구성을 도시한 도면.

도 2는 본 발명에 따른 디지털 복조기에서 사용되는 패스트 퓨리에 변환 알고리즘 그래프.

도 3은 본 발명에 따른 디지털 복조기의 일부 구성 요소를 도시한 도면.

도 4는 도 3의 디지털 복조기에서 실행되는 패스트 퓨리에 변환 방법을 도시한 도면.

따라서, 본 발명의 목적은, 데이터 블록을 사용하여 패스트 퓨리에 변환을 계산하기에 적합한 디지털 복조기를 제공하는 것으로서, 이는 디지털 신호 프로세서와 같이 불필요하게 자원(resources)을 독점(monopolizing)하는 것을 피한다.

이를 위해, 디지털 복조기로서,

- 시작 신호를 패스트 퓨리에 변환 계산 기능에 전달하기에 적합한 시작 발생기 기능을 포함하는 패스트 퓨리에 변환 코프로세서로서, 상기 시작 신호는 새로운 데이터 블록의 제 1 데이터를 나타내는, 상기 패스트 퓨리에 변환 코프로세서와,

- 피드백 정보를 상기 패스트 퓨리에 변환 코프로세서에 전달하기에 적합한 시간 에러 기능을 포함하는 디지털 신호 프로세서로서, 상기 피드백 정보는 새로운 시작 신호가 전달되기 전에 상기 시작 발생기 기능이 얼마나 많은 데이터를 기다려야 하는지를 나타내는, 상기 디지털 신호 프로세서를 포함하는, 디지털 복조기가제공된다.

또한, 시작 신호를, 패스트 퓨리에 변환 코프로세서를 통해, 패스트 퓨리에 변환 계산 기능에 전달하는 단계로서, 상기 시작 신호는 새로운 데이터 블록의 제 1 데이터를 지시하는, 상기 시작 신호 전달 단계와,

피드백 정보를, 디지털 신호 프로세서를 통해, 상기 패스트 퓨리에 변환 코프로세서에 전달하는 단계로서, 상기 피드백 정보는 새로운 시작 신호가 전달되기 전에 얼마나 많은 데이터를 기다려야 하는지를 나타내는, 상기 피드백 정보 전달 단계를 포함하는, 방법이 제공된다.

보다 상세히 살펴보면, 에러가 검출되지 않는다면, 상기와 같은 디지털 복조기는 상기 패스트 퓨리에 변환 코프로세서로 하여금 상기 디지털 신호 프로세서와 상호 작용 없이 홀로 작동할 수 있도록 한다. 따라서, 상기 디지털 신호 프로세서는 다른 코프로세서들과 작동하기에 시간적 여유를 갖게 된다.

본 발명의 부가적인 목적, 특징 및 이점 등은 첨부된 도면을 참고로 이하의 상세한 설명으로부터 명백해질 것이다.

이하의 설명에서, 본 발명을 불필요하게 자세히 기술할 필요는 없으므로, 당업자에게 공지된 기능들 또는 구성들은 자세히 기술하지 않는다.

본 발명은 데이터 블록들을 사용한 패스트 퓨리에 변환을 계산하기에 적합한 디지털 복조기 DEM와 관련된 것이다. 상기 디지털 복조기 DEM는 디지털 텔레비전 시스템의 복조기용으로 사용되고, 특히 지상 수신기에서 복조용으로 사용된다. 상기 수신기가 신호를 수신할 때, 심벌 패킷이라고도 불리우는, 데이터 블록들의 형태로 수신된다. 상기 패킷들은 고정된 길이를 갖는다. ETSI(European Telecommunications Standard Institute)에 의한 DVB-T(Digital Video Broadcasting Terrestrial)로 불리는 표준으로, 상기 패킷의 길이는 2킬로 옥텟 또는 8킬로 옥텟이다. 상기 복조의 1단계는 패킷의 데이터 D를 패스트 퓨리에 변환 계산하는 것이다. 상기 패스트 퓨리에 변환 계산은 도 2에 도시된 그래프를 갖는 기수(radix) 2의 소위 Cooley-Tukey 알고리즘을 통해 이루어진다. 상기 그래프는 계수 W를 포함한다. 최종 결과 R(주파수 데이터)은 입력 데이터 D와 상기 계수 W로 계산한다. 상기 계수 W는 공지되어 있고, 통상적으로 메모리 MEM의 표에 저장되어 있다. 상기 계산은 당업자라면 잘 알고 있을 것이므로, 더 이상 설명하지 않는다.

도 3에 도시된 바와 같이, 패스트 퓨리에 변환 FFT를 계산하기 위해, 상기 디지털 복조기 DEM는,

- 시작 신호 S_STRT를 패스트 퓨리에 변환 계산 기능 F_FFT에 전달하기에 적합한 시작 발생기 기능 F_STRT을 포함하는 패스트 퓨리에 변환 코프로세서 FFT_P로서, 상기 시작 신호는 새로운 데이터 블록의 제 1 데이터 D를 나타내는, 상기 패스트 퓨리에 변환 코프로세서와,

- 피드백 정보 DIST를 상기 패스트 퓨리에 변환 코프로세서 FFT_P에 전달하기에 적합한 시간 에러 기능 F_TMERR을 포함하는 디지털 신호 프로세서 DSP로서, 상기 피드백 정보 DIST는 새로운 시작 신호 S_STRT를 전달하기까지 상기 시작 발생기 기능 F_STRT가 얼마나 많은 데이터 D를 기다려야 하는지를 나타낸다.

상기 패스트 퓨리에 변환 계산 기능 F_FFT은 데이터 블록의 데이터 D를 패스트 퓨리에 변환 계산하는데 적합하다. 상기 패스트 퓨리에 변환 코프로세서 FFT_P는 또한, 상기 패스트 퓨리에 변환 코프로세서 FFT_P의 메모리 MEM의 특정 어드레스들의 데이터 D를 저장하기에 적합한 어드레스 발생 기능 F_ADDR 및 상기 카운터 CPT로 상기 입력 및 저장된 데이터 D를 카운트하기에 적합한 어드레스 발생 기능 F_ADDR을 포함한다.

도 4에 도시된 바와 같이, 초기화 단계 0에서, 디지털 신호 프로세서 DSP는 상기 패스트 퓨리에 변화 코프로세서 FFT_P에 패스트 퓨리에 변환 계산에 요구되는 패러미터들을 다운로드한다. 상기 패러미터들은 특히,

- 2킬로 옥텟 또는 8킬로 옥텟의, 데이터 블록 크기 SZ,

- 두 패스트 퓨리에 변환 FFT의 계산간의 가드 인터발(guard interval) GRD 등이다.

상기 가드 인터발 GRD는, 특히, 심벌간 간섭 ISI 현상이라 불리는 널리 알려진 현상을 피하기 위해 사용된다.

상기 초기화 단계는 수신기의 환경과 관련하여 매번 많은 변화가 있게된다. 예를 들어, 수신기 주변에 너무 많은 잡음이 있게 되면, 데이터 블록의 크기를 8킬로 옥텟으로 하는 것이 양호하다.

수신기가 데이터 블록의 일부 데이터 D를 수신하면, 디지털 복조기는 상기 데이터의 패스트 퓨리에 변환을 다음과 같이 계산한다.

단계 1에서, 상기 시작 발생기 기능 F_STRT은 새로운 데이터 블록의 제 1 데이터 D를 검출하고, 시작 신호 S_STRT를 패스트 퓨리에 변환 계산 기능 F_FFT에 전달한다.

단계 2에서, 어드레스 발생 기능 F_ADDR은 그 카운터 CPT로 입력 데이터 D의 수를 계산하고, 메로리 MEM의 어드레스에 저장시킨다.

단계 3에서, 계산 기능 F_FFT은 입력할 블록의 모든 데이터 D를 기다린다. 그 후, Cooley-Tukey 알고리즘을 사용하여, 상기 어드레스 발생 기능 F_ADDR의 카운터 CPT의 도움을 받아, 디지털 신호 프로세서 DSP에 의해 제공되는 정보로 상기 데이터 D에 패스트 퓨리에 변환을 계산한다.

단계 4에서, 최종 결과 R에 에러 S_ERR가 있다면, 상기 에러 S_ERR는 상기 디지털 신호 프로세서 DSP의 시간 에러 기능 F_TMERR에 의해 검출될 것이다. 예를들어, 패스트 퓨리에 변환 계산이, 한 데이터 D 너무 빨리 또는 한 데이터 D 너무 늦게 시작한다면, 상기 에러가 검출된다. 상기 검출은 당업자들에게는 공지된 것들이다. 상기 에러 S_ERR가 나머지 패스트 퓨리에 변환 계산들에 전파(propagation)되지 않도록 하여야 한다. 그러므로, 상기 시간 에러 기능 F_TMERR은 피드백 정보, 예를 들어, 데이터 D의 수 N에서 평가되는 상관 거리 DIST를 결정한다. 예를 들어, 패스트 퓨리에 변환이 한 데이터 너무 늦게 시작할 경우, N은 1이다. 상기 상과 거리 DIST는 이어서 패스트 퓨리에 변환 코프로세서 FFT_P에 전달된다. 상관 거리 DIST는 새로운 데이터 블록의 제 1 데이터 D를 찾기 전에 우리가 얼마나 많은 부가적인 데이터 D를 기다려야 하는가를 알게 해준다. 다시 말해, 상기 상관 거리 DIST는, 새로운 시작 신호 S_STRT를 다시 전달하기 전에, 상기 패스트 퓨리에 변환 코프로세서 FFT_P, 좀더 자세히 말해, 상기 신호 발생기 기능 F_STRT이, 얼마나 많은 데이터 D를 기다려야 하는 가를 알게 해준다.

다시 단계 1로 돌아가서, 시작 발생기 기능 F_STRT은 카운터 CPT의 도움을 받아 새로운 데이터 블록의 제 1 데이터 D를 검출한다. 카운터 CPT가, 데이터 블록 길이와 가드 인터발 GRD의 합, 및 데이터 블록 길이와 상관 거리 DIST의 합(상기 패스트 퓨리에 변환 계산이 몇몇 데이터 너무 늦게 시작한 때), 또는 데이터 블록 길이와 상관 거리 DIST의 차(상기 패스트 퓨리에 변환 계산이 몇몇 데이터 너무 빨리 시작한 때)의 값에 도달하면, 새로운 제 1 데이터가 수신된다. 상기 시작 발생기 F_STRT는, 더 이상의 데이터 D가 수신되지 않을 때까지, 시작 신호 S_STRT를 상기 패스트 퓨리에 변환 계산 기능 F_FFT 등에 전달한다.

따라서, 우리가 알 수 있듯이, 본 발명의 이점은, 아무런 에러 S_ERR도 검출되지 않을 때, 상기 패스트 퓨리에 변환 코프로세서 FFT_P가 상기 디지털 프로세서 DSP와 아무런 상호 작용없이 홀로 작동할 수 있다는 것이다. 또한, 본 발명에 따른 방법에서, 상기 코프로세서 FFT_P는 상기 디지털 신호 프로세서로부터 시작 신호가 전달되기를 기다리지 않는다. 그러므로, 상기 코프로세서 FFT_P는 상기 디지털 프로세서 DSP와 독립적이다. 따라서, 그 사이, 상기 디지털 신호 프로세서 DSP는 나머지 코프로세서들에 의해 어드레스될 수 있다.

선행 모드(상기 패스트 퓨리에 변환 코프로세서 FFT_P가 상기 디지털 신호 프로세서로부터의 시작 신호를 수신할 때)를 유지하기 위해, 필요하다면, 제 1 의 비한정적 실시예에서, 상기 디지털 신호 프로세서 DSP는 상기 패스트 퓨리에 변환 코프로세서 FFT_P에서 시작 발생기 기능 F_STRT를 비활성화하기에 적합한 비활성화 수단 M_DES을 포함함에 주의해야 한다. 상기 비활성화는 상기 초기 단계 0동안 행해진다. 상기 비활성화 수단은 상기 디지털 신호 프로세서에서 실행되는 프로그램일 수 있다. 그러므로, 상기 시작 발생기 기능 F_STRT이 디스에이블될 때 상기 선행 모드가 유지되거나, 상기 시작 발생기 기능 F_STRT이 인에이블될 때 본 발명에 따른 새로운 모드가 유지된다.

또한, 상기 패스트 퓨리에 변환 코프로세서 FFT_P를 사용하여, 적절한 동기화를 행하는 경우나, 흔하지 않지만, 다이렉트 메모리 액세스를 위해 에러 정정이 요구되지 않는 경우도 주의해야 한다. 디지털 신호 프로세서 DSP는 상기 패스트 퓨리에 변환 코프로세서의 메모리 액세스를 더 이상 관리하지 않는다. 따라서, 상기 디지털 신호 프로세서 DSP는 기타 일들을 관리하는 것으로부터 자유로워진다.

본 발명은 상기 설명한 실시예에 한정되지 않으며, 첨부된 청구범위에 정의된 본 발명의 정신 및 관점을 벗어나지 않는 변경 및 수정이 가능하다.

하드웨어나 소프트웨어의 단일 아이템이 여러 기능들을 실행할 수 있도록된, 하드웨어나 소프트웨어, 또는 모두의 아이템들을 통해 본 발명에 따른 방법의 기능을 실행하는 다양한 방법이 존재한다. 하드웨어나 소프트웨어 또는 모두의 아이템들의 집합체가 기능을 실행하는 것을 배제하지 않는다. 예를 들어, 시작 발생기 기능 F_STRT은 어드레스 발생 기능 F_ADDR과 조합될 수 있고, 따라서 본 발명에 따른 패스트 퓨리에 변환 처리 방법을 수정함이 없이 단일 기능을 형성한다.

상기 하드웨어나 소프트웨어 아이템들은, 유선 전자 회로를 이용하거나, 적절히 프로그래밍된 집적 회로를 이용하는 등의, 여러 방법으로 실행될 있다. 상기 집적 회로는 컴퓨터나 복조기에 포함될 수 있다. 두 번째 경우로, 본 발명에 따른 복조기와는 상이한 수단이 상기 기술한 하드웨어나 소프트웨어 아이템들일 수 있다.

상기 집적 회로는 명령들의 셋을 포함한다. 따라서, 예를 들어, 컴퓨터 프로그래밍 메모리나 복조기 메모리에 포함된 상기 명령들의 셋은, 상기 컴퓨터나 복조기로 하여금 상기 패스트 퓨리에 변환 처리 방법의 다양한 단계들을 실행하도록 한다.

상기 명령들의 셋은, 데이터 매체(예를 들어, 디스크)를 판독하여 프로그래밍 메모리로 로딩될 수 있다. 서비스 제공자는, 통신 네트워크(예를 들어, 인터넷)를 통해, 이용가능한 명령들의 셋을 만들 수 있다.

이하의 청구범위에서 모든 참조 부호들은 청구범위를 제한하기 위한 것이 아니다. 또한, 동사 "포함한다" 및 그 활용형들이 모든 청구항에서 정의된 단계들이나 수단들 외의 존재를 배재하지 않음은 명백하다.

Claims

데이터 블록들을 사용하여 패스트 퓨리에 변환(Fast Fourier Transform)을 계산하는 디지털 복조기에 있어서,

- 시작 신호(S_STRT)를 패스트 퓨리에 변환 계산 기능(F_FFT)에 전달하는 시작 발생기 기능(F_STRT)을 포함하는 패스트 퓨리에 변환 코프로세서(FFT_P)로서, 상기 시작 신호는 새로운 데이터 블록의 제 1 데이터(D)를 나타내는, 상기 패스트 퓨리에 변환 코프로세서(FFT_P)와,

- 피드백 정보(DIST)를 상기 패스트 퓨리에 변환 코프로세서(FFT_P)에 전달하는 시간 에러 기능(F_TMERR)을 포함하는 디지털 신호 프로세서(DSP)로서, 상기 피드백 정보(DIST)는 새로운 시작 신호(S_STRT)가 전달되기 전에 상기 시작 발생기 기능(F_STRT)이 얼마나 많은 데이터(D)를 기다려야 하는지를 나타내는, 상기 디지털 신호 프로세서(DSP)를 포함하는 것을 특징으로 하는, 디지털 복조기.
데이터 블록들을 사용하는 패스트 퓨리에 변환 처리 방법에 있어서,

시작 신호(S_STRT)를, 패스트 퓨리에 변환 코프로세서(FFT_P)를 통해, 패스트 퓨리에 변환 계산 기능(F_FFT)에 전달하는 단계로서, 상기 시작 신호는 새로운 데이터 블록의 제 1 데이터(D)를 나타내는, 상기 시작 신호(S_STRT) 전달 단계와,

피드백 정보(DIST)를, 디지털 신호 프로세서(DSP)를 통해, 상기 패스트 퓨리에 변환 코프로세서(FFT_P)에 전달하는 단계로서, 상기 피드백 정보(DIST)는 새로운 시작 신호(S_STRT)가 전달되기 전에 얼마나 많은 데이터(D)를 기다려야 하는지를 나타내는, 상기 피드백 정보(DIST) 전달 단계를 포함하는 것을 특징으로 하는, 방법.
명령들의 셋을 포함하는 복조기의 컴퓨터 프로그램 제품(computer program product)으로서, 상기 복조기에 로딩될 때, 상기 복조기로 하여금 청구항 2에 청구된 방법을 실행하도록 하는, 컴퓨터 프로그램 제품.
명령들의 셋을 포함하는 컴퓨터의 컴퓨터 프로그램 제품으로서, 상기 컴퓨터에 로딩될 때, 상기 컴퓨터로 하여금 청구항 2에 청구된 방법을 실행하도록 하는, 컴퓨터 프로그램 제품.