상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 구동방법은 소스 데이터를 입력받는 단계와; 소스 데이터의 비트수를 줄이는 단계와; 비트수가 줄어든 소스 데이터를 이전 프레임과 현재 프레임 사이에 비교하고 그 비교결과에따라 미리 설정된 변조 데이터를 선택하는 단계와; 선택된 변조 데이터를 이용하여 소스 데이터를 변조하는 단계를 포함한다.
본 발명에 따른 액정표시장치의 구동방법에 있어서, 상기 변조 데이터는 이전 프레임보다 현재 프레임에서 데이터 값이 증가하는 경우 현재 프레임의 데이터 값보다 더 크게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최소값으로 설정된다.
본 발명에 따른 액정표시장치의 구동방법에 있어서, 상기 변조 데이터는 이전 프레임보다 현재 프레임에서 데이터 값이 감소하는 경우 현재 프레임의 데이터 값보다 더 작게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최대값으로 설정된다.
본 발명에 따른 액정표시장치의 구동방법에 있어서, 상기 소스 데이터를 변조하는 단계는 이전 프레임과 현재 프레임 사이에 데이터값이 동일하면 현재 프레임의 데이터로써 소스 데이터를 변조한다.
본 발명에 따른 액정표시장치의 구동방법은 비트수가 줄어든 소스 데이터를 한 프레임기간 동안 지연시키는 단계를 더 포함한다.
본 발명에 따른 액정표시장치의 구동장치는 소스 데이터를 입력받는 입력라인과; 소스 데이터의 비트수를 줄이는 비트변환기와; 비트수가 줄어든 소스 데이터를 이전 프레임과 현재 프레임 사이에 비교하고 그 비교결과에 따라 미리 설정된 변조 데이터를 이용하여 소스 데이터를 변조하는 변조기를 구비한다.
본 발명에 따른 액정표시장치의 구동장치에 있어서, 상기 변조 데이터는 이전 프레임보다 현재 프레임에서 데이터 값이 증가하는 경우 현재 프레임의 데이터 값보다 더 크게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최소값으로 설정된다.
본 발명에 따른 액정표시장치의 구동장치에 있어서, 상기 변조 데이터는 이전 프레임보다 현재 프레임에서 데이터 값이 감소하는 경우 현재 프레임의 데이터 값보다 더 작게 설정된 다수의 변조 데이터를 포함하는 데이터 밴드 내에서 최대값으로 설정된다.
본 발명에 따른 액정표시장치의 구동장치의 변조기는 이전 프레임과 현재 프레임 사이에 데이터값이 동일하면 현재 프레임의 데이터로써 소스 데이터를 변조한다.
본 발명에 따른 액정표시장치의 구동장치의 변조기는 비트수가 줄어든 소스 데이터를 한 프레임기간 동안 지연시키는 프레임 메모리와; 비트수가 줄어든 소스 데이터를 이전 프레임과 현재 프레임 사이에 비교하고 그 비교결과에 따라 미리 설정된 변조 데이터를 선택하는 룩업테이블을 구비한다.
본 발명에 따른 액정표시장치의 구동장치의 비트변환기는 프레임 메모리와 룩업테이블의 입력단에 접속되는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 구동방법 및 장치에 있어서, 상기 소스 데이터는 8 비트 데이터이며; 상기 비트수가 줄어든 소스 데이터는 7 비트 데이터인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한실시예의 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 14를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(53)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(54)와, 입력라인(60)에 접속된 프레임 메모리(58)와, 데이터를 변조하기 위한 룩업테이블(52)과, 입력라인(60)과 룩업테이블(52) 사이에 설치된 제1 비트변환기(59A)와, 프레임 메모리(58)와 룩업테이블(52) 사이에 설치된 제2 비트변환기(59B)와, 룩업 테이블(52)과 데이터 구동부(53) 사이에 접속된 타이밍 콘트롤러(51)를 구비한다.
액정패널(57)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터라인들(55)과 게이트라인들(56)이 상호 직교되도록 형성된다. 데이터라인들(55)과 게이트라인들(56)의 교차부에 형성된 TFT는 게이트라인(56)으로부터의 스캔펄스에 응답하여 데이터라인들(55) 상의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(56)에 접속되며, 소스전극은 데이터라인(55)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다.
데이터 구동부(53)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(53)는 룩업테이블(52)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(51)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다.
게이트 구동부(54)는 타이밍 콘트롤러(51)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다.
룩업테이블(52)은 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 7 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 룩업테이블(52)에 대한 상세한 설명은 후술하기로 한다.
타이밍 콘트롤러(51)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(54)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(53)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(51)는 룩업테이블(52)에 의해 선택된 변조 데이터(Mdata)를 입력받고, 그 변조 데이터를(Mdata)를 데이터 구동부(53)에 공급하게 된다.
프레임 메모리(58)는 입력라인(60)으로부터의 데이터를 1 프레임 기간 동안 저장하고 저장된 데이터(RGB)를 제2 비트변환기(59B)에 공급한다.
한편, 입력라인(60)과 프레임 메모리(58) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS(Low Voltage Differential Signaling) 방식, TMDS(Transition Minimized Differential Signaling) 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다.
제1 비트변환기(59A)는 입력라인(60)으로부터 공급되는 8 비트단위의 현재 프레임 데이터를 7 비트 데이터로 변환하여 룩업테이블(52)에 공급하는 역할을 하게 된다. 제2 비트변환기(59B)는 프레임 메모리(58)로부터 공급되는 8 비트단위의 이전 프레임 데이터를 7 비트 데이터로 변환하여 룩업테이블(52)에 공급하는 역할을 하게 된다. 이러한 비트변환기들(59A,59B)에 대한 상세한 설명은 후술하기로 한다.
룩업 테이블(52)에 등재된 변조 데이터(Mdata)는 아래의 관계식 ① 내지 ③과 같은 고속 구동 조건을 만족하게 된다.
VDn < VDn-1 ---> MVDn < VDn -------- ①
VDn = VDn-1 ---> MVDn = VDn, -------- ②
VDn > VDn-1 ---> MVDn > VDn. -------- ③
관계식 ① 내지 ③에 있어서, VDn-1은 이전 프레임의 데이터전압, VDn은 현재 프레임의 데이터전압, 그리고 MVDn은 변조 데이터 전압을 각각 나타낸다.
표 4 및 표 5는 룩업 테이블(52)의 일례를 나타낸다. 표 4는 표 3의 룩업 테이블에서 소스 데이터를 7 비트 데이터로 변환하고 관계식 ①을 만족하는 소정의 변조 데이터 밴드 중에서 최소값을 선택하고 관계식 ③을 만족하는 소정의 변조 데이터 밴드에서 최대값으로 그 변조 데이터 밴드의 변조 데이터값들을 치환한 것이다. 즉, 표 2에서 소스 데이터가 7 비트로 변하는 것에 대응하여 관계식 ①과 관계식 ③을 만족하는 변조 데이터들은 상/하/좌/우 네 개의 변조 데이터들 중에서 언더슈트에 해당하는 변조 데이터로써 나머지 세 개의 변조 데이터값들이 치환된다. 실험적으로 밝혀진 바에 의하면, 고속구동시 미리 설정된 최적의 변조 데이터보다 다소 낮은 값으로써 소스 데이터를 변조하는 경우에 관찰자가 느끼는 주관적인 화질에 거의 영향이 없지만 최적의 변조 데이터보다 높은 값으로써 소스 데이터를 변조하면 관찰자가 느끼는 화상의 휘도가 급변하게 된다. 따라서, 소스 데이터의 비트수가 줄어드는 것에 대응하여 고속구동효과를 유지하면서 소정의 변조 데이터에서 언더슈트에 해당하는 값으로써 변조 데이터를 치환함으로써 변조 데이터의 수를 1/4로 줄이게된다. 표 5는 표 4에서 소스 데이터가 2 개씩 동일한 경우에 하나를 취하여 표 3의 룩업 테이블을 재구성한 것이다.
표 3 및 표 4를 비교하면, 룩업 테이블(52)에 있어서 관계식 ①을 만족하는 종래의 소밴드 '106,108,106,107'은 도 6과 같이 언더슈트값 즉, 최대값 (108,108,108,108)로 변환된다. 또한, 룩업 테이블(52)에 있어서 관계식 ③을 만족하는 종래의 소밴드 '144,145,144,145'는 도 6과 같이 언더슈트값 즉, 최소값 (144,144,144,144)로 변환된다.
제1 및 제2 비트변환기들(59A,59B) 각각은 도 7과 같은 제어수순에 따라 비트수를 변환하게 된다.
도 7을 참조하면, 제1 및 제2 비트변환기들(59A,59B) 각각은 먼저, 입력라인(60)이나 프레임 메모리(58)로부터 입력되는 8 비트의 소스 데이터를 읽게 된다.(S1 단계) 8 비트의 소스 데이터값이 짝수이면, 제1 및 제2 비트변환기들(59A,59B) 각각은 그 짝수 데이터를 '2'로 나누어 7 비트로 변환한 다음(S2 및 S4 단계), 7 비트 소스 데이터를 '2'로 나뉘어진 데이터를 룩업테이블(52)에 공급하게 된다.
S1 단계에서 8 비트의 소스 데이터값이 홀수이면, 제1 및 제2 비트 변환기들(59A,59B) 각각은 그 홀수 데이터에서 '1'을 감하여 짝수 데이터로 변환한다.(S2 및 S3 단계) 이어서, 제1 및 제2 비트 변환기들(59A,59B) 각각은 변환된 8 비트 짝수 데이터를 '2'로 나누어 7 비트 데이터로 변환하고, 변환된 7 비트 데이터를 룩업테이블(52)에 공급하게 된다.
예컨데, 8 비트의 소스 데이터값이 '128'이면, 제1 및 제2 비트변환기(59A,59B)에 의해 그 값은 '64'로 변환되고 8 비트의 소스 데이터값이 '129'이면 제1 및 제2 비트변환기(59A,59B)에 의해 그 값은 '64'로 변환된다. 따라서, 8 비트의 소스 데이터를 7 비트의 소스 데이터로 변환하는 경우에 제1 및 제2 비트변환기(59A,59B)는 인접한 짝수 소스 데이터와 홀수 소스 데이터를 7 비트로 표현 가능한 값의 범위 내에서 동일한 값으로 변환하게 된다.
도 8은 본 발명의 제2 실시예에 따른 액정표시장치의 구동장치를 나타낸다.
도 8을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(83)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(84)와, 데이터(RGB)와 동기신호(H/V) 및 메인클럭신호(MCLK)가 입력되는 타이밍 콘트롤러(81)와, 타이밍 콘트롤러(81)와 데이터 구동부(83) 사이에 접속된 프레임 메모리(88), 비트 변환기들(89A,89B) 및 룩업테이블(82)을 구비한다.
액정패널(57)에 대하여는 도 5에 도시된 그 것과 실질적으로 동일하므로 동일한 번호를 붙이고 상세한 설명을 생략하기로 한다.
데이터 구동부(83)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(83)는 룩업테이블(82)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(81)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다.
게이트 구동부(84)는 타이밍 콘트롤러(81)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다.
타이밍 콘트롤러(81)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(84)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(83)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(81)는 입력라인으로부터의 데이터(RGB)를 1채널 또는 2채널 방식으로 재정렬하여 프레임 메모리(88)와 제1 비트변환기(89A)에 공급한다. 타이밍 콘트롤러(81)가 기수 RGB 데이터와 우수 RGB 데이터를 동시에 출력하는 2채널 방식을 채널할 경우에 하나의 RGB 데이터를 출력하는 1 채널 방식에 비하여 구동 주파수를 낮출 수 있다.
프레임 메모리(88)는 타이밍 콘트롤러(81)로부터의 데이터를 1 프레임 기간동안 저장하고 저장된 데이터(RGB)를 제2 비트변환기(89B)에 공급한다.
제1 비트변환기(89A)는 타이밍 콘트롤러(81)로부터 공급되는 8 비트 단위의 현재 프레임 데이터를 도 7과 같은 알고리즘을 이용하여 7 비트의 소스 데이터로 변환하고 변환된 7 비트의 소스 데이터를 룩업테이블(82)에 공급하는 역할을 하게 된다. 제2 비트변환기(89B)는 프레임 메모리(88)로부터 공급되는 8 비트 단위의 이전 프레임 데이터를 7 비트의 소스 데이터로 변환하고 변환된 7 비트의 소스 데이터를 룩업테이블(82)에 공급하는 역할을 하게 된다.
룩업테이블(82)은 비트변환기들(89A,89B)과 데이터 구동부(83) 사이에 접속되어 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 7 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 이 룩업테이블(82)은 표 2, 표 3 및 도 6과 같이 소스 데이터의 비트수가 줄어드는 것에 대응하여 변조 데이터의 수를 줄일 때, 관계식 ① 및 ③의 경우에 소정의 데이터 밴드에서 언더슈트값으로 다른 값들을 치환하게 된다.
입력라인(90)과 타이밍 콘트롤러(81) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS 방식, TMDS 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다.
본 발명의 제1 및 제2 실시예에 따른 액정표시장치의 구동장치에 있어서 액정표시장치의 해상도가 1024×768이라 할 때, 입력라인을 통해 입력되는 입력 데이터의 데이터폭, 룩업테이블(52,82)로부터 출력되는 출력 데이터의 데이터폭, 룩업테이블(52,82)의 메모리용량, 프레임 메모리(58,88)의 메모리용량을 종래의 8 비트고속구동방식과 비교하면 아래의 표 6과 같다.
구분 |
입력 데이터의 데이터폭 |
룩업 테이블의 메모리 용량 |
프레임 메모리의 메모리 용량 |
출력 데이터의 데이터폭 |
종래의 8 비트 고속 구동방식 |
8[bit] |
소스데이터의 어드레스수 : 28×28=216변조 데의터의 데이터폭 : 8→216×8=0.52[Mbit] |
화소수 : 1024×768×3(RGB)데이터폭 : 8→18.87[Mbit] |
8[bit] |
본 발명의 제1 및 제2 실시예 |
8[bit] |
소스데이터의 어드레스수 : 27×27=214변조 데의터의 데이터폭 : 8→214×8=0.13[Mbit] |
화소수 : 1024×768×3(RGB)데이터폭 : 8→18.87[Mbit] |
8[bit] |
표 6에서 알 수 있는 바, 본 발명의 제1 및 제2 실시예에 따른 액정표시장치의 구동장치는 룩업 테이블(52,82)의 메모리 용량이 0.13[Mbit]로 줄어들게 되며, 적, 녹 및 청색(RGB)을 고려한다 하더라도 룩업 테이블의 메모리용량이 0.39[Mbit]에 불과하다.
도 9는 본 발명의 제3 실시예에 따른 액정표시장치의 구동장치를 나타낸다.
도 9를 참조하면, 본 발명의 제3 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(93)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(94)와, 데이터 구동부(93) 및 게이트 구동부(94)를 제어하기 위한 타이밍 콘트롤러(91)와, 입력라인(100)과 타이밍 콘트롤러(91) 사이에 접속된 비트변환기(99), 프레임 메모리(98) 및 룩업테이블(92)을 구비한다.
데이터 구동부(93)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(93)는 룩업테이블(92)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(91)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다.
게이트 구동부(94)는 타이밍 콘트롤러(91)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다.
룩업테이블(92)은 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 7 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 이 룩업테이블(92)은 표 2, 표 3 및 도 6과 같이 소스 데이터의 비트수가 줄어드는 것에 대응하여 변조 데이터의 수를 줄일 때, 관계식 ① 및 ③의 경우에 소정의 데이터 밴드에서 언더슈트값으로 다른 값들을 치환하게 된다.
타이밍 콘트롤러(91)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(94)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(93)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(91)는 룩업테이블(92)에 의해 선택된 변조 데이터(Mdata)를 입력받고, 그 변조 데이터를(Mdata)를 데이터 구동부(93)에 공급하게 된다.
비트변환기(99)는 입력라인(100)으로부터 입력되는 8 비트 데이터를 도 7과 같은 알고리즘을 이용하여 7 비트 데이터로 변환하고 변환된 7 비트 데이터를 현재 프레임 데이터로써 룩업테이블(92)과 프레임 메모리(98)에 공급하는 역할을 하게 된다.
프레임 메모리(98)는 비트변환기(99)로부터의 7 비트 데이터를 1 프레임 기간 동안 저장하고 저장된 데이터(RGB)를 이전 프레임 데이터로써 룩업테이블(92)에 공급한다.
입력라인(100)과 비트변환기(99) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS 방식, TMDS 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다.
도 10은 본 발명의 제4 실시예에 따른 액정표시장치의 구동장치를 나타낸다.
도 10을 참조하면, 본 발명의 제4 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(103)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를공급하기 위한 게이트 구동부(104)와, 데이터(RGB)와 동기신호(H/V) 및 메인클럭신호(MCLK)가 입력되는 타이밍 콘트롤러(101)와, 타이밍 콘트롤러(101)와 데이터 구동부(103) 사이에 접속된 비트변환기(109), 프레임 메모리(108) 및 룩업테이블(102)을 구비한다.
데이터 구동부(103)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(103)는 룩업테이블(102)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(101)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다.
게이트 구동부(104)는 타이밍 콘트롤러(101)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다.
타이밍 콘트롤러(101)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(104)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(103)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(101)는 입력라인(110)으로부터의 데이터(RGB)를 1채널 또는 2채널 방식으로 재정렬하여 비트변환기(109)에 공급한다.
비트변환기(109)는 타이밍 콘트롤러(101)로부터 공급되는 8 비트 데이터를 도 7과 같은 알고리즘을 이용하여 7 비트의 소스 데이터로 변환하고 변환된 7 비트 데이터를 프레임 메모리(108) 및 룩업테이블(102)에 공급하게 된다.
프레임 메모리(108)는 비트 변환기(109)로부터의 7 비트 데이터를 1 프레임 기간 동안 저장하고 저장된 7 비트 데이터를 이전 프레임 데이터로써 룩업테이블(102)에 공급한다.
룩업테이블(102)은 비트변환기(109)와 프레임 메모리(108) 및 데이터 구동부(103) 사이에 접속되어 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 7 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 이 룩업테이블(102)은 표 2, 표 3 및 도 6과 같이 소스 데이터의 비트수가 줄어드는 것에 대응하여 변조 데이터의 수를 줄일 때, 관계식 ① 및 ③의 경우에 소정의 데이터 밴드에서 언더슈트값으로 다른 값들을 치환하게 된다.
입력라인(110)과 타이밍 콘트롤러(101) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS 방식, TMDS 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다.
본 발명의 제3 및 제4 실시예에 따른 액정표시장치의 구동장치에 있어서 액정표시장치의 해상도가 1024×768이라 할 때, 입력라인을 통해 입력되는 입력 데이터의 데이터폭, 룩업테이블(92,102)로부터 출력되는 출력 데이터의 데이터폭, 룩업테이블(92,102)의 메모리용량, 프레임 메모리(98,108)의 메모리용량을 종래의 8 비트 고속구동방식과 비교하면 아래의 표 7과 같다.
구분 |
입력 데이터의 데이터폭 |
룩업 테이블의 메모리 용량 |
프레임 메모리의 메모리 용량 |
출력 데이터의 데이터폭 |
종래의 8 비트 고속 구동방식 |
8[bit] |
소스데이터의 어드레스수 : 28×28=216변조 데의터의 데이터폭 : 8→216×8=0.52[Mbit] |
화소수 : 1024×768×3(RGB)데이터폭 : 8→18.87[Mbit] |
8[bit] |
본 발명의 제3 및 제4 실시예 |
8[bit] |
소스데이터의 어드레스수 : 27×27=214변조 데의터의 데이터폭 : 8→214×8=0.13[Mbit] |
화소수 : 1024×768×3(RGB)데이터폭 : 7→16.52[Mbit] |
8[bit] |
표 7에서 알 수 있는 바, 본 발명의 제3 및 제4 실시예에 따른 액정표시장치의 구동장치는 룩업 테이블(92,102)의 메모리 용량이 0.13[Mbit]로 줄어들뿐 아니라, 프레임 메모리(98,108)에 입력되는 데이터의 비트수가 7비트로 줄어들게 되므로 프레임 메모리(98,108)의 메모리 용량이 16.52[Mbit]로 줄어들게 된다.
본 발명의 제3 및 제4 실시예에서 프레임 메모리의 메모리 용량을 줄이기 위하여 프레임 메모리의 전단에 비트변환기를 설치하는 방안은 본 발명의 제1 및 제2 실시예에도 적용될 수 있음은 물론이다.
도 11은 본 발명의 제5 실시예에 따른 액정표시장치의 구동장치를 나타낸다.
도 11을 참조하면, 본 발명의 제5 실시예에 따른 액정표시장치의 구동장치는데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(113)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(114)와, 데이터 구동부(113) 및 게이트 구동부(114)를 제어하기 위한 타이밍 콘트롤러(111)와, 입력라인(120)으로부터의 n 비트 데이터를 n-m 비트 데이터로 변환하기 위한 비트변환기(119)와, 비트변환기(119)와 타이밍 콘트롤러(111) 사이에 접속된 프레임 메모리(118) 및 룩업테이블(112)을 구비한다.
데이터 구동부(113)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(113)는 룩업테이블(112)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(111)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다.
게이트 구동부(114)는 타이밍 콘트롤러(111)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다.
룩업테이블(112)은 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 n-m(단, m은 n 보다 작은 양의 정수) 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 이 룩업테이블(112)에 저장된 변조 데이터들은 관계식 ① 내지 ③을 만족하는 값으로써 실험적으로 결정된다.
타이밍 콘트롤러(111)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(114)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(113)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(111)는 룩업테이블(112)에 의해 선택된 변조 데이터(Mdata)를 입력받고, 그 변조 데이터를(Mdata)를 데이터 구동부(113)에 공급하게 된다.
비트변환기(119)는 입력라인(120)으로부터 입력되는 n 비트 데이터를 n-m 비트 데이터로 변환하고 변환된 n-m 비트 데이터를 현재 프레임 데이터로써 룩업테이블(112)과 프레임 메모리(118)에 공급하는 역할을 하게 된다. n은 0보다 크고 m 보다 큰 양의 정수로써 예컨데, 현재 액정표시장치의 입력 데이터 비트로써 상용되고 있는 '6' 또는 '8'이 될 수 있다. 이 비트변환기(119)에 대한 상세한 설명은 도 13을 결부하여 후술하기로 한다.
프레임 메모리(118)는 비트변환기(119)로부터의 n-m 비트 데이터를 1 프레임 기간 동안 저장하고 저장된 데이터를 이전 프레임 데이터로써 룩업테이블(112)에공급한다.
입력라인(120)과 비트변환기(119) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS 방식, TMDS 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다.
도 12는 본 발명의 제6 실시예에 따른 액정표시장치의 구동장치를 나타낸다.
도 12를 참조하면, 본 발명의 제6 실시예에 따른 액정표시장치의 구동장치는 데이터라인(55)과 게이트라인(56)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(57)과, 액정패널(57)의 데이터라인(55)에 데이터를 공급하기 위한 데이터 구동부(123)와, 액정패널(57)의 게이트라인(56)에 스캔펄스를 공급하기 위한 게이트 구동부(124)와, 데이터(RGB)와 동기신호(H/V) 및 메인클럭신호(MCLK)가 입력되는 타이밍 콘트롤러(121)와, 타이밍 콘트롤러(121)로부터의 n 비트 데이터를 n-m 비트 데이터로 변환하기 위한 비트변환기(129)와, 비트변환기(129)와 데이터 구동부(123) 사이에 접속된 프레임 메모리(128) 및 룩업테이블(122)을 구비한다.
데이터 구동부(123)는 데이터 제어신호(DDC)의 도트클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(55)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(123)는 룩업테이블(122)에 의해 변조된 적(R), 녹(G) 및 청(B) 색의 변조된 데이터(Mdata)를 입력 받고 그 데이터(Mdata)를 타이밍 콘트롤러(121)로부터의 데이터 제어신호(DDC)에 응답하여 액정패널(57)의 데이터라인들(55)에 공급하게 된다.
게이트 구동부(124)는 타이밍 콘트롤러(121)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다.
타이밍 콘트롤러(121)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동부(124)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(123)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 그리고 타이밍 콘트롤러(121)는 입력라인(130)으로부터의 데이터(RGB)를 1채널 또는 2채널 방식으로 재정렬하여 비트변환기(129)에 공급한다.
비트변환기(129)는 타이밍 콘트롤러(121)로부터 공급되는 n 비트 데이터를 n-m 비트 데이터로 변환하고 변환된 n-m 비트 데이터를 프레임 메모리(128)와 룩업테이블(122)에 공급하게 된다. n은 0보다 크고 n 보다 큰 양의 정수로써 예컨데, 현재 액정표시장치의 입력 데이터 비트로써 상용되고 있는 '6' 또는 '8'이 될 수 있다. 이 비트변환기(129)에 대한 상세한 설명은 도 13을 결부하여 후술하기로 한다.
프레임 메모리(128)는 비트 변환기(129)로부터의 n-m 비트 데이터를 1 프레임 기간 동안 저장하고 저장된 n-m 비트 데이터를 이전 프레임 데이터로써 룩업테이블(122)에 공급한다.
룩업테이블(122)은 비트변환기(129)와 프레임 메모리(128) 및 데이터 구동부(123) 사이에 접속되어 현재 프레임(Fn)과 이전 프레임(Fn-1) 사이에 n-m 비트 단위로 데이터를 비교하고 그 비교 결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 이 룩업테이블(122)에 저장된 변조 데이터들은 관계식 ① 내지 ③을 만족하는 값으로써 실험적으로 결정된다.
입력라인(130)과 타이밍 콘트롤러(121) 사이에는 데이터 버스라인을 줄이기 위하여 LVDS 방식, TMDS 방식, RSDS 방식 등의 인터페이스방식을 채택한 인터페이스회로가 설치될 수 있다.
도 13은 본 발명의 제5 및 제6 실시예에 있어서 n 비트에서 m 비트를 줄이기 위한 비트변환기(119,129)의 제어수순을 단계적으로 나타낸다.
도 13을 참조하면, 비트변환기(119,129)는 n 비트 데이터를 입력받아 그 데이터를 2m으로 나누게 된다.(S132 및 S132 단계) 이어서, 비트변환기(119,129)는 나뉘어진 값에서 소수부를 반올림 처리하여 정수화한다.(S133 단계) 그리고 비트변환기(119,129)는 정수화된 데이터를 프레임 메모리(118,128)와 룩업테이블(112,122)에 공급한다.
입력 데이터의 비트수 'n'이 '8'이고 줄이고자하는 비트수 'm'이 '2'라 할때, 도 14와 같이 비트변환기(119,129)는 8 비트 데이터를 22=4로 나누고 그 결과값을 정수화한 다음, 정수화된 데이터를 출력한다.(S141 내지 S144 단계) 예컨데, 8 비트의 소스 데이터값이 '129'이면, 비트변환기(118,128)는 그 데이터 값을 '4'로 나누고, 그 결과값 '32.25'를 정수화하고 6 비트 데이터 '32'를 출력하게 된다.(S144 단계)
8 비트 데이터를 6 비트 데이터로 변환하여 프레임 메모리(118,128)와 룩업테이블(112,122)에 입력하는 경우의 룩업테이블(112,122)과 프레임 메모리(118,128)의 메모리 용량은 아래의 표 8과 같이 각각 0.032 Mbit와 14.16 Mbit로 줄어들게 된다.
구분 |
입력 데이터의 데이터폭 |
룩업 테이블의 메모리 용량 |
프레임 메모리의 메모리 용량 |
출력 데이터의 데이터폭 |
종래의 8 비트 고속 구동방식 |
8[bit] |
소스데이터의 어드레스수 : 28×28=216변조 데의터의 데이터폭 : 8→216×8=0.52[Mbit] |
화소수 : 1024×768×3(RGB)데이터폭 : 8→18.87[Mbit] |
8[bit] |
8 비트 데이터를 6 비트 데이터로 변환하여 프레임 메모리와 룩업 테이블에 입력하는 경우 |
8[bit] |
소스데이터의 어드레스수 : 26×26=212변조 데의터의 데이터폭 : 8→212×8=0.032[Mbit] |
화소수 : 1024×768×3(RGB)데이터폭 : 6→14.16[Mbit] |
8[bit] |
전술한 실시예들에 있어서, 타이밍 콘트롤러(51,81,91,101,111,121), 비트변환기(59A,59B,89A,89B,99,109,119,129) 및 룩업테이블(52,82,92,102,112,122)는 단일 패키지로 집적화되어 원칩화될 수 있다. 또한, 타이밍 콘트롤러(51,81,91,101,111,121), 비트변환기(59A,59B,89A,89B,99,109,119,129) 및룩업테이블(52,82,92,102,112,122)에 더하여 프레임 메모리(58,88,98,108,118,128)는 단일 패키지로 집적화되어 원칩화될 수 있다.