KR20040006383A

KR20040006383A - 반도체 소자의 전자 이동 수명 테스트 패턴

Info

Publication number: KR20040006383A
Application number: KR1020020040654A
Authority: KR
Inventors: 조원철
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-07-12
Filing date: 2002-07-12
Publication date: 2004-01-24

Abstract

본 발명에 따른 반도체 소자의 전자 이동 수명(Electro Migration; 이하 EM이라 한다) 테스트 패턴은, EM을 측정하기 위해 일정 전압을 인가하는 전류 포싱 패드; 상기 전류 포싱 패드를 통해 인가된 전류에 의해 DUT의 저항 값을 산정하기 위해 상기 전류 포싱 패드가 연결된 노드에서의 전압을 측정하는 전압 측정 패드를 포함하는 반도체 소자의 EM 테스트 패턴에 있어서, 상기 두 개의 전류 포싱 패드 사이에 복수개의 DUT이 직렬 연결되고, 각 DUT에 병렬로 복수개의 접합 다이오드가 각각 연결되어, 한 개의 패드 셀 내에 많은 테스트 패턴을 그릴 수 있기 때문에, 테스트 시간을 줄일 수 있는 효과가 있다.

Description

반도체 소자의 전자 이동 수명 테스트 패턴{Electro migration test pattern of semiconductor device}

본 발명은 반도체 소자의 전자 이동 수명(Electro Migration; EM) 테스트 패턴(test pattern)에 관한 것으로, 보다 상세하게는 접합 다이오드(junction diode)를 이용하여 한번에 동일한 패드 셋(pad set) 내의 모든 DUT(Device Under Test)를 테스트 할 수 있는 반도체 소자의 EM 테스트 패턴에 관한 것이다.

일반적으로 EM 테스트 패턴을 사용하여 테스트하는 경우, 패키지 레벨(package level) 및 웨이퍼 레벨(wafer level)에서 측정하는 두 가지 방법이 있다. 웨이퍼 레벨에서 측정하는 경우 테스트 비용이 적기 때문에 주로 이용된다.

도 1은 종래 기술에 따른 반도체 소자의 EM 테스트 패턴을 나타낸 레이아웃도이다. 여기서는, Lloyd 테스트 패턴을 예를 들어 설명한다.

Lloyd 테스트 패턴을 사용하기 위해서는 라인 길이를 나누기 위한 짧은 길이(short), 중간 길이(medium), 긴 길이(long) 중 두 개를 제거하면, 사용하는 패드의 수는 전류 포싱 패드 두 개, 전압 측정 패드 두 개 등 최소 4개의 패드를 사용한다.

도 2는 종래 기술에 따른 반도체 소자의 EM 테스트 패턴에서 단위 DUT를 테스트하는 회로도를 나타낸 개념도이다.

메탈 라인 저항 RM 양단에 두 개의 전류 포스 패드(11, 12)가 각각 형성되고, 동일한 노드에 두 개의 전압 측정 패드(13, 14)가 각각 형성된다.

따라서, 두 개의 전류 포스 패드(11, 12)에 스트레스를 인가하고, 두 개의 전압 측정 패드(13, 14)를 통해 전압을 측정하여 저항 값을 산정한다.

도 3은 도 2에 도시된 회로도에서 테스트 시간에 따른 저항 값을 변화를 나타낸 그래프이다.

초기 저항 값 R₀에 비해 일정 저항 값 ΔR만큼 변화가 생기는 저항 값 R에서의 시점이 테스트를 하는 DUT가 패일 되는 시점을 나타낸다.

웨이퍼 레벨에서 측정하는 방법은, 매뉴얼 밴치 프로브 스테이션(Manual bench probe station)을 이용하여 각 패턴을 측정하는데, 프로브 스테이션(probe station)의 경우 한번에 하나의 DUT에만 스트레스(stress)를 인가할 수 있기 때문에, DUT가 패일(fail)되는 경우까지 기다리고, 다음 DUT에 스트레스를 인가해야하는 어려움이 있다.

또한, 메탈 라인(metal line)에 실제 동작 조건(real operation condition)보다 높은(hard) 조건의 전류 포싱(current forcing)한 후, 패일 판정 기준이 일반적으로는 초기 저항에 30% 정도의 저항 증가가 발생하면, 패일 범주(failure criteria)로 분류한다.

이러한 각 DUT의 패일 시간을 기준으로 DUT 50%의 패일 시간을 적출하고, 이를 기초로 [수학식 1]을 이용하여 수명 시간(life time)을 산출한다.

[수학식 1]

1 개의 DUT가 테스트되는 시간은 인가되는 전류와 온도에 의해 좌우되지만, 1 개의 DUT가 테스트되는 시간을 1 시간으로 가정할 때, 통계처리를 위한 20개 이상의 DUT가 테스트되기 위해서는 최소 20시간이상의 시간이 필요하다.

이러한 경우, 테스트를 수행하는 운용자가 계속적으로 모니터링하며 1개의 DUT에 대한 테스트가 완료될 때까지 기다려야 하는 단점이 있으며, 또한 언제 패일될지도 모르기 때문에 전체적인 시간 손실이 크게 된다.

게다가 테스트 패턴을 한 개의 패드 셋 내에 구성할 경우 4개의 브로브 패드가 사용되기 때문에 20개의 패드를 갖는 1개의 패드 셋 내에 구성할 수 있는 테스트 패턴의 수는 5개로 제한되는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명의 목적은, 메탈 라인 DUT들을 패드 셋에서 허용하는 면적만큼 충분히 활용하여 종속으로 연결하여 각 DUT에 접합 다이오드(junction diode)를 연결하여, 포싱/센싱(forcing/sensing) 패드 4개만 가지고 패드 셋 내의 허용되는 만큼의 DUT를 한꺼번에 테스트하는 것이다.

도 1은 종래 기술에 따른 EM 테스트 패턴을 나타낸 레이아웃도.

도 2는 종래 기술에 따른 EM 테스트 패턴에서 단위 DUT(Device Under Test)를 테스트하는 회로도를 나타낸 개념도.

도 3은 도 2에 도시된 회로도에서 테스트 시간에 따른 저항 값을 변화를 나타낸 그래프

도 4는 본 발명에 따른 EM 테스트 패턴을 간략하게 나타낸 회로도.

도 5는 도 4에 도시된 EM 테스트 패턴에서 하나의 DUT에 흐르는 전류를 표현한 개념도.

도 6은 도 4에 도시된 본 발명에 따른 EM 테스트 패턴의 테스트 결과를 나타낸 시간에 대한 저항 값을 나타낸 그래프.

< 도면의 주요부분에 대한 부호의 설명 >

21, 22 : 전류 포싱 패드(current force pad)

23, 24 : 전압 측정 패드(voltage measure pad)

RM1, RM2∼RMn : 메탈 라인 저항(metal line resistance)

JD1, JD2∼JDn : 접합 다이오드(junction diode)

상기 목적을 달성하기 위한 본 발명의 반도체 소자의 EM 테스트 패턴은,

EM을 측정하기 위해 일정 전압을 인가하는 전류 포싱 패드;

상기 전류 포싱 패드를 통해 인가된 전류에 의해 DUT의 저항 값을 산정하기 위해 상기 전류 포싱 패드가 연결된 노드에서의 전압을 측정하는 전압 측정 패드를포함하는 반도체 소자의 EM 테스트 패턴에 있어서,

상기 두 개의 전류 포싱 패드 사이에 복수개의 DUT이 직렬 연결되고,

각 DUT에 병렬로 복수개의 접합 다이오드가 각각 연결된 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 4는 본 발명에 따른 반도체 소자의 EM 테스트 패턴을 간략하게 나타낸 회로도이다.

두 개의 전류 포싱 패드(21, 22) 사이에 복수개의 메탈 라인 저항 RM1, RM2, ..., RMn이 직렬 연결되고, 각 메탈 라인 저항 RM1, RM2, ..., RMn에 병렬로 접합 다이오드 JD1, JD2, ..., JDn가 연결되고, 두 개의 전류 포싱 패드(21, 22)와 동일 노드에 두 개의 전압 측정 패드(23, 24)가 형성된다.

도 5는 도 4에 도시된 반도체 소자의 EM 테스트 패턴에서 하나의 DUT에 흐르는 전류를 표현한 개념도이다.

초기 전류 I_T가 DUT(RM)와 다이오드 JD 병렬 연결에 인가되면, 초기 전류는 모두 DUT(RM)로 흐르게 된다. 즉, 초기 전류 I_T는 메탈 라인 저항 RM에 흐르는 전류 I_RM와 동일하다.

이때, 일반적으로 EM 테스트 패턴에 사용되는 저항은 300∼600오옴(Ω)정도이기 때문에, 실제 DUT에 인가하는 전류는 dir 1mA 정도, 약 0.3∼0.6V 정도의 전압을 DUT에 인가하게 된다, 여기서, 접합 다이오드 JD는 턴 오프 상태이므로, 무한 저항이 되고, 모든 전류는 DUT를 통해 흐르지만, DUT의 저항이 증가하여 0.7V 이상의 전위차가 발생하면, 모든 전류는 접합 다이오드 JD가 턴 온 되어 형성된 경로를 통해 흐르게 된다. 이때 외부에서 모니터링이 되는 저항 값을 초기에 검출된 저항 값보다 작은 값을 갖는다.

따라서, 접합 다이오드 JD가 턴 온 되는 시점이 패일 범주(failure criteria)를 설정하는 시점이 된다.

도 6은 도 4에 도시된 본 발명에 따른 반도체 소자의 EM 테스트 패턴의 테스트 결과를 나타낸 시간에 대한 저항 값을 나타낸 그래프이다.

도시된 바와 같이, 각 DUT는 어느 DUT가 패일이 먼저 발생하더라도 복수개의 DUT의 패일 시점을 한꺼번에 테스트하고, 결과를 얻을 수 있다. 즉, 복수개의 DUT가 패일이 발생하는 시점 T1, ..., Tn-1, Tn을 나타낸다.

예를 들어, 16개의 DUT를 동시에 테스트하는 경우, 테스트 시간을 1/16로 줄일 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 EM 테스트 패턴은 접합 다이오드를 이용하여 한 개의 패드 셀 내에 많은 테스트 패턴을 그릴 수 있기 때문에, 테스트 시간을 줄일 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims

EM을 측정하기 위해 일정 전압을 인가하는 전류 포싱 패드;

상기 전류 포싱 패드를 통해 인가된 전류에 의해 DUT의 저항 값을 산정하기 위해 상기 전류 포싱 패드가 연결된 노드에서의 전압을 측정하는 전압 측정 패드를 포함하는 반도체 소자의 EM 테스트 패턴에 있어서,

상기 두 개의 전류 포싱 패드 사이에 복수개의 DUT이 직렬 연결되고,

각 DUT에 병렬로 복수개의 접합 다이오드가 각각 연결된 것을 특징으로 하는 반도체 소자의 EM 테스트 패턴.
제 1 항에 있어서,

상기 DUT의 길이를 초기 저항이 300∼600오옴이 되도록 조절하는 것을 특징으로 하는 반도체 소자의 EM 테스트 패턴.
제 1 항에 있어서,

상기 접합 다이오드는 문턱전압이 0.7V인 것을 특징으로 하는 반도체 소자의 EM 테스트 패턴.