KR20040001867A - Method for fabricating sem1conductor device with improved protection of attack by plasma - Google Patents

Method for fabricating sem1conductor device with improved protection of attack by plasma Download PDF

Info

Publication number
KR20040001867A
KR20040001867A KR1020020037201A KR20020037201A KR20040001867A KR 20040001867 A KR20040001867 A KR 20040001867A KR 1020020037201 A KR1020020037201 A KR 1020020037201A KR 20020037201 A KR20020037201 A KR 20020037201A KR 20040001867 A KR20040001867 A KR 20040001867A
Authority
KR
South Korea
Prior art keywords
plasma
semiconductor device
etching
attack
conductive film
Prior art date
Application number
KR1020020037201A
Other languages
Korean (ko)
Inventor
이경원
조성윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037201A priority Critical patent/KR20040001867A/en
Publication of KR20040001867A publication Critical patent/KR20040001867A/en

Links

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16KVALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K21/00Fluid-delivery valves, e.g. self-closing valves
    • F16K21/04Self-closing valves, i.e. closing automatically after operation
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16KVALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00Actuating devices; Operating means; Releasing devices
    • F16K31/44Mechanical actuating means
    • F16K31/60Handles

Abstract

PURPOSE: A method for manufacturing a semiconductor device is provided to be capable of minimizing attacks of a conductive pattern in metal contact etching. CONSTITUTION: A conductive pattern(22) for forming a metal contact is selectively etched to form an opening part(25) by using plasma pulse. At this time, the plasma pulse has a desired duty rate for generating anion in order to neutralize attacks of cation. Preferably, a plate electrode of a capacitor is used as the conductive pattern(22). The duty rate is 60-70 percents. Also, the plasma etching gas contains CF4 and Ar.

Description

플라즈마 어택을 방지할 수 있는 반도체소자 제조방법{METHOD FOR FABRICATING SEM1CONDUCTOR DEVICE WITH IMPROVED PROTECTION OF ATTACK BY PLASMA}Method for manufacturing semiconductor device that can prevent plasma attack {METHOD FOR FABRICATING SEM1CONDUCTOR DEVICE WITH IMPROVED PROTECTION OF ATTACK BY PLASMA}

본 발명은 반도체소자 제조 방법에 관한 것으로, 특히 메탈-1 콘택(Metal-1 Contact; 이하 M1C라 함)시 발생하는 플레이트전극의 횡방향으로의 어택(Lateral attack)을 방지하기에 적합한 반도체소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to manufacturing a semiconductor device suitable for preventing a lateral attack of a plate electrode occurring in a metal-1 contact (hereinafter referred to as M1C). It is about a method.

M1C 식각시 플레이트(Plate) 전극의 메탈 콘택을 위해 비트라인 또는 기판 등과의 동시 식각시 플레이트는 그 식각되는 상부의 산화막 두께가 보통 비트라인이나 기판 상부에 비해 5배이상 얇아 플레이트 전극 자체를 관통하여 식각한 후 관통된 사이에 메탈을 채워 메탈 콘택을 실시한다.When M1C is etched at the same time with the bit line or the substrate for the metal contact of the plate electrode, the plate has a thickness of more than five times thinner than that of the bit line or the substrate. After etching, the metal contact is performed by filling the metal between the holes.

도 1은 종래기술에 따른 메탈 콘택 식각 공정 및 세정 직후의 개략적인 공정 단면도를 도시한다.1 shows a schematic cross-sectional view of a metal contact etching process and a cleaning process immediately following the prior art.

도 1을 참조하면, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(10) 상에 제1절연막(11)이 형성되어 있고, 그 상부에 폴리실리콘 등으로 이루어진 플레이트 전극(12)이 형성되어 있으며, 플레이트 전극(12) 상부에는 제2절연막(13)과 포토레지스트 패턴(14)이 형성되어 있다.Referring to FIG. 1, a first insulating layer 11 is formed on a substrate 10 having various elements for forming a semiconductor device, and a plate electrode 12 made of polysilicon or the like is formed thereon. The second insulating layer 13 and the photoresist pattern 14 are formed on the plate electrode 12.

M1C 식각에 의해 포토레지스트 패턴(14)을 식각마스크로 제2절연막(13)과 플레이트전극(12)을 관통하여 제1절연막(11)에서 식각이 멈추어짐에 따라 형성된 오픈부(15)가 형성되어 있다.The open portion 15 formed as the etch stops in the first insulating layer 11 is formed by penetrating the second insulating layer 13 and the plate electrode 12 using the photoresist pattern 14 as an etching mask by M1C etching. It is.

전술한 종래의 M1C 식각 공정은 MERIE(Magnetically Enhancement Reactive Ion Etching) 방식의 식각 장치를 이용하여 C4F8/CO/Ar/O2의 혼합가스를 주식각가스로 하여 실시한 것을 그 일예로 하였다.In the conventional M1C etching process, the mixed gas of C 4 F 8 / CO / Ar / O 2 is used as the stock angle gas by using an MERIE (Magnetically Enhancement Reactive Ion Etching) etching apparatus.

한편, 여기서는 장비 자체의 식각 특성상 양이온에 플레이트 전극(12) 측벽에서의 횡방향 어택을 유발하는 바, 이는 주로 세정 후에 나타나면 도면부호 '16'과 같은 플레이트 전극(12)의 어택을 도시한다. 따라서, 실제 공정 적용에서 전술한 바와 같은 많은 양이온에 의한 플레이트 전극(12)의 어택을 감소시키고자 공정 레시피(Recipe)를 여러 형태로 바꾸었지만, 현재 기술 단계에서의 선택비 등의 한계에 부딪혀 전술한 문제점을 해결하지 못하는 상황이다.On the other hand, here, due to the etching characteristics of the equipment itself, the cation causes a lateral attack on the side wall of the plate electrode 12, which shows the attack of the plate electrode 12, such as '16', which appears mainly after cleaning. Therefore, in order to reduce the attack of the plate electrode 12 by a large number of cations as described above in actual process applications, the process recipe (Recipe) has been modified in various forms, but in the current technical stage, such as the ratio of selectivity, the tactical One problem cannot be solved.

또한, 소자의 집적도가 향상될 수로 패턴의 크기와 두께가 감소하므로 연속적인 웨이브를 이용하는 경우 이온 충돌(Ion bombardment)에 의한 물리적, 전기적 손상에 의해 소자의 성능과 신뢰성을 저하시킬 수 있다. 특히, FeRAM 소자의 캐패시터는 작은 손상에 의해서도 쉽게 유전 특성의 열화가 발생한다. 통상적으로 사용되는 연속적인 웨이브(Continuous wave)는 양이온이 거의 대부분을 차지하고 있고, 플라즈마내에서 음이온의 분포가 미소하기 때문에 양이온과 음이온의 적절한 분포의 플라즈마로 측벽의 어택을 방지할 수 있는 기술이 필요한 실정이다.In addition, since the size and thickness of the pattern may be reduced as the degree of integration of the device may be improved, performance and reliability of the device may be degraded by physical and electrical damage due to ion bombardment when using continuous waves. In particular, the capacitor of the FeRAM device is easily deteriorated in dielectric properties even by small damage. Continuous wave, which is commonly used, has almost all cations, and the distribution of negative ions in the plasma is very small. Therefore, it is necessary to use a technique to prevent sidewall attack by the proper distribution of positive and negative ions. It is true.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 메탈 콘택 식각시 플레이트 전극 등의 전도막패턴의 어택을 최소화하기에 적합한 반도체소자 제조방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a method of manufacturing a semiconductor device suitable for minimizing the attack of the conductive film pattern, such as plate electrodes during metal contact etching.

도 1은 종래기술에 따른 메탈 콘택 식각 공정 및 세정 직후의 개략적인 공정 단면도.1 is a schematic process cross-sectional view immediately after the metal contact etching process and cleaning according to the prior art.

도 2는 본 발명에 따른 메탈 콘택 식각 공정 및 세정 직후의 개략적인 공정 단면도.Figure 2 is a schematic process cross-sectional view immediately after the metal contact etching process and cleaning in accordance with the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20 : 기판21 : 제1절연막20 substrate 21 first insulating film

22 : 플레이트 전극23 : 제2절연막22 plate electrode 23 second insulating film

24 : 포토레지스트 패턴25 : 오픈부24 photoresist pattern 25 open part

상기의 목적을 달성하기 위해 본 발명은, 전도막패턴을 관통하는 메탈 콘택형성을 위한 식각 공정에서, 플라즈마 발생에 의해 식각되는 상기 전도막패턴 표면에서의 축적된 양이온에 의한 어택을 중화시키는 음이온을 발생시키기 위한 듀티비를 갖도록 플라즈마 펄스를 이용하여 식각하는 것을 특징으로 하는 반도체소자 제조방법을 제공한다.In order to achieve the above object, the present invention, in the etching process for forming a metal contact penetrating through the conductive film pattern, anion for neutralizing the attack by the accumulated cations on the surface of the conductive film pattern etched by plasma generation A semiconductor device manufacturing method is characterized by etching using a plasma pulse to have a duty ratio for generating.

본 발명은 메탈콘택을 위한 식각시 플라즈마 펄스를 이용하여 전체 플라즈마 발생 시간에 대한 펄스가 인가되는 시간 즉, 듀티비(Duty rate)의 조절을 통해 플라즈마 내의 음이온 분포를 높여 플레이트 전극 등의 횡방향 어택 등의 플라즈마 데미지를 방지하고자 한다.The present invention increases the anion distribution in the plasma by controlling the duty ratio, that is, the time for which the pulse is applied to the entire plasma generation time using the plasma pulse during etching for the metal contact, thereby increasing the lateral attack of the plate electrode or the like. To prevent plasma damage.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도 2를 참조하여 설명한다Hereinafter, the present invention will be described in detail with reference to FIG. 2 attached to the most preferred embodiment of the present invention in order that the present invention may be easily implemented by those skilled in the art.

본 발명은 플라즈마 펄스 매칭 네트워크(Pulsed plasma matching network)를 구성하기 위해 메탈 콘택을 위한 식각 공정시 ICP(Inductive Coupled Plasma), ECR(Electron Cyclotron Resonance) 또는 TCP(Transformer Coupled Plasma) 등의 식각장비의 소스 전력 공급기에 10㎑의 펄스 제어기를 부착하여 플라즈마 펄스를 이용한 식각을 실시한다. 또한, 소스,바이어스 주파수는 13.56㎒를 사용한다.The present invention is a source of etching equipment such as inductive coupled plasma (ICP), electrified cyclotron resonance (ECR), or transformer coupled plasma (TCP) during an etching process for a metal contact to construct a pulsed plasma matching network. A pulse controller of 10 Hz is attached to the power supply to perform etching using plasma pulses. In addition, the source and bias frequencies use 13.56 MHz.

도 2는 본 발명에 따른 메탈 콘택 식각 공정 및 세정 직후의 개략적인 공정 단면도를 도시한다.Figure 2 shows a schematic cross-sectional view of the metal contact etching process and immediately after cleaning in accordance with the present invention.

도 2를 참조하면, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(20) 상에 제1절연막(21)이 형성되어 있고, 그 상부에 폴리실리콘 등으로 이루어진 플레이트 전극(22)이 형성되어 있으며, 플레이트 전극(22) 상부에는 제2절연막(23)과 포토레지스트 패턴(24)이 형성되어 있다.Referring to FIG. 2, a first insulating film 21 is formed on a substrate 20 on which various elements for forming a semiconductor device are formed, and a plate electrode 22 made of polysilicon or the like is formed thereon. The second insulating layer 23 and the photoresist pattern 24 are formed on the plate electrode 22.

M1C 식각에 의해 포토레지스트 패턴(24)을 식각마스크로 제2절연막(23)과 플레이트전극(22)을 관통하여 제1절연막(21)에서 식각이 멈추어짐에 따라 형성된 오픈부(25)가 형성되어 있다.The open portion 25 formed as the etch stops in the first insulating layer 21 through the second insulating layer 23 and the plate electrode 22 through the photoresist pattern 24 as an etching mask by M1C etching is formed. It is.

도시된 본 발명의 M1C 식각 공정은 ICP 방식의 식각 장치를 이용하여 CF4/Ar의 혼합가스를 주식각가스로 하여 실시한 것을 그 일예로 하였다.In the illustrated M1C etching process of the present invention, the mixture gas of CF 4 / Ar was used as the stock corner gas by using an ICP etching apparatus.

본 발명에서는 플라즈마 발생에 의해 식각되는 플레이트 전극(22) 등의 전도막패턴 표면 즉, 플라즈마에 노출되는 면에서의 축적된 양이온에 의한 어택을 중화시키는 음이온을 발생시키기 위한 듀티비를 갖도록 하였다.In the present invention, it has a duty ratio for generating anion that neutralizes the attack by the accumulated cations on the surface of the conductive film pattern, such as the plate electrode 22 etched by the plasma generation, that is, the surface exposed to the plasma.

여기서, 듀티비는 전체 플라즈마 발생시간에 대한 펄스가 인가되는 시간으로 70% 정도가 바람직하며, 60% ∼ 70% 정도의 범위로 유지하는 바, 일반적인 플라즈마에 의한 식각은 그 듀티비를 50%내외로 한다.In this case, the duty ratio is preferably about 70% as the pulse is applied to the entire plasma generation time, and is maintained in the range of about 60% to 70%, and the etching by the plasma is about 50% of the duty ratio. Shall be.

이는 음이온 발생을 향상시키기 위한 것으로 이하 구체적으로 설명한다.This is to improve anion generation and will be described in detail below.

펄스를 사용하지 않는 일반적인 플라즈마는 연속적인 웨이브 모드(Contonuous wave mode)라 하며, 이런 플라즈마에서는 보통 전자의 활동이 대단히 활발하여 중성원자의 부착효과가 적어 실제 음이온 형성이 제대로 이루어지지 않는다. 이는 포토레지스트와 산화막 계열의 절연막 측벽에 양전하를 축적시키기되며, 이렇듯 축적된 전하는 플레이트 전극 등의 전도막 패턴에 어택을 초래하게 된다.In general, a plasma that does not use pulses is called a continuous wave mode, and in these plasmas, electrons are generally very active and have a small adhesion effect of neutral atoms, so that anion formation is not properly performed. This causes positive charges to accumulate on the sidewalls of the photoresist and the oxide film-based insulating film, and thus the accumulated charge causes an attack on the conductive film pattern of the plate electrode or the like.

이러한 문제를 해결하기 위해 예를들어 ICP 방식의 식각장비에 듀티비 70%로 플라즈마 펄스 10㎑를 CF4/Ar의 혼합가스에 적용하면, F-, CF3- 등의 음이온이 최대 107arb.units 까지 즉, 105arb.units ∼ 107arb.units 만큼 발생하여 상기한 바와 같이 측벽에 축적된 양이온을 중화시켜(Neutralize) 플레이트 전극의 어택을 방지할 수 있게 된다.To solve this problem, for example, when plasma pulse 10㎑ is applied to CF 4 / Ar mixed gas with 70% duty ratio in ICP type etching equipment, anions such as F-, CF 3 -and up to 10 7 arb It is possible to prevent the attack of the plate electrode by neutralizing the cations accumulated on the sidewalls as described above up to .units, that is, from 10 5 arb.units to 10 7 arb.units.

여기서, 음이온의 밀도가 증가하게 되고 상대적으로 양이온이 감소하는 이유는 수㎛ ∼ 수십㎛의 주기를 갖는 플라즈마 펄스 형성시 후방전(Afterglow) 시간 동안은 고에너지의 전자가 냉각되면서 F나 CF3기에 흡착반응(Attachment reaction)이 발생하게 되어 음이온이 형성되고 밀도가 가장 높게 측정되는 듀티비가 70% 정도의 조건이기 때문이다.Here, the density of negative ions increases and the decrease of positive ions is relatively high in the F or CF 3 group as the high-energy electrons are cooled during the afterglow time during the plasma pulse formation having a cycle of several micrometers to several tens of micrometers. This is because an attachment reaction occurs and an anion is formed and the duty ratio of the highest density is about 70%.

여기서, 소스 전력과 바이어스 전력은 그 식각되는 물질의 특성과 두께에 따라 달라지게 되므로 여기서는 그 기술을 한정하여 설명하지 않으며, 전술한 본 발명의 일실시예에서 제시한 플레지트 전극 이외에 관통하여 콘택되는 전도막패텬의 식각 등에 다양하게 적용이 가능하다.Here, the source power and the bias power will vary depending on the characteristics and thickness of the material to be etched, and thus, the description of the source power and the bias power are not limited thereto. Various applications are possible for etching conductive film pads.

전술한 본 발명은, 플레이트 전극을 관통하는 식각 공정에서 플라즈마 펄스를 이용하며 이 때의 듀티비를 70% 정도로 유지하여 음이온 발생 밀도를 최대로 함으로써 식각되는 측벽에서의 축적된 양이온을 중화시켜 플레이트 전극의 횡방향 어택을 최소화할 수 있음을 실시예를 통해 알아 보았다.In the present invention described above, the plasma electrode is used in the etching process penetrating the plate electrode, and the duty ratio is maintained at about 70% to maximize the anion generation density, thereby neutralizing the accumulated cations on the sidewall to be etched. It was found through the examples that the lateral attack of the can be minimized.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같은 본 발명은, 플라즈마 식각에 따른 전도막패턴의 양이온에 의한 어택을 최소화하여, 궁극적으로, 반도체소자의 특성 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.According to the present invention as described above, by minimizing the attack by the cation of the conductive film pattern according to the plasma etching, it can be expected that the excellent effect that can ultimately improve the characteristic yield of the semiconductor device.

Claims (9)

전도막패턴을 관통하는 메탈 콘택 형성을 위한 식각 공정에서,In the etching process for forming a metal contact penetrating the conductive film pattern, 플라즈마 발생에 의해 식각되는 상기 전도막패턴 표면에서의 축적된 양이온에 의한 어택을 중화시키는 음이온을 발생시키기 위한 듀티비를 갖도록 플라즈마 펄스를 이용하여 식각하는 것을 특징으로 하는 반도체소자 제조방법.And etching by using a plasma pulse to have a duty ratio for generating anions that neutralize the attack by the accumulated cations on the surface of the conductive film pattern etched by plasma generation. 제 1 항에 있어서,The method of claim 1, 상기 전도막패턴은 폴리실리콘으로 이루어진 것임을 특징으로 하는 반도체소자 제조방법.The conductive film pattern is a semiconductor device manufacturing method, characterized in that consisting of polysilicon. 제 2 항에 있어서,The method of claim 2, 상기 전도막패턴은 캐패시터의 플레이트 전극임을 특징으로 하는 반도체소자 제조방법.The conductive film pattern is a semiconductor device manufacturing method, characterized in that the plate electrode of the capacitor. 제 1 항에 있어서,The method of claim 1, 상기 듀티비가 60% 내지 70%가 되도록 하는 것을 특징으로 하는 반도체소자제조방법.And the duty ratio is 60% to 70%. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 식각시의 가스는 CF4/Ar를 포함하는 것을 특징으로 하는 반도체소자 제조방법.The gas at the time of plasma etching, the manufacturing method of a semiconductor device comprising CF 4 / Ar. 제 5 항에 있어서,The method of claim 5, 상기 음이온은 F- 또는 CF3- 임을 특징으로 하는 반도체소자 제조방법.The anion is a semiconductor device manufacturing method characterized in that F- or CF 3- . 제 6 항에 있어서,The method of claim 6, 상기 음이온의 밀도가 105arb 내지 107arb가 되도록 하는 것을 특징으로 하는 반도체소자 제조방법.The method of manufacturing a semiconductor device, characterized in that the density of the anion is 10 5 arb to 10 7 arb. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 펄스는 10㎑이며, 사용되는 주파수는 13.56㎒임을 특징으로하는 반도체소자 제조방법.Wherein the plasma pulse is 10 kHz and the frequency is 13.56 MHz. 제 1 항에 있어서,The method of claim 1, 상기 식각 공정시 ICP(Inductive Coupled Plasma), ECR(Electron Cyclotron Resonance) 또는 TCP(Transformer Coupled Plasma) 식각장비를 이용하는 것을 특징으로 하는 반도체소자 제조방법.A method of fabricating a semiconductor device comprising using an inductive coupled plasma (ICP), an electro cyclotron resonance (ECR), or a transformer coupled plasma (TCP) etching equipment during the etching process.
KR1020020037201A 2002-06-29 2002-06-29 Method for fabricating sem1conductor device with improved protection of attack by plasma KR20040001867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037201A KR20040001867A (en) 2002-06-29 2002-06-29 Method for fabricating sem1conductor device with improved protection of attack by plasma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037201A KR20040001867A (en) 2002-06-29 2002-06-29 Method for fabricating sem1conductor device with improved protection of attack by plasma

Publications (1)

Publication Number Publication Date
KR20040001867A true KR20040001867A (en) 2004-01-07

Family

ID=37313599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037201A KR20040001867A (en) 2002-06-29 2002-06-29 Method for fabricating sem1conductor device with improved protection of attack by plasma

Country Status (1)

Country Link
KR (1) KR20040001867A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001315A (en) * 1992-06-12 1994-01-11 김주용 Semiconductor Etching Method Using Anion Plasma
KR970052974A (en) * 1995-12-16 1997-07-29
JPH10284297A (en) * 1998-04-01 1998-10-23 Nec Corp Plasma processing method and device
JPH1116892A (en) * 1997-06-24 1999-01-22 Nec Corp Plasma treatment method
KR20000046078A (en) * 1998-12-31 2000-07-25 김영환 Method for forming contact hole of semiconductor device
KR20020021689A (en) * 2000-09-16 2002-03-22 박종섭 Method for forming metal line

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001315A (en) * 1992-06-12 1994-01-11 김주용 Semiconductor Etching Method Using Anion Plasma
KR970052974A (en) * 1995-12-16 1997-07-29
JPH1116892A (en) * 1997-06-24 1999-01-22 Nec Corp Plasma treatment method
JPH10284297A (en) * 1998-04-01 1998-10-23 Nec Corp Plasma processing method and device
KR20000046078A (en) * 1998-12-31 2000-07-25 김영환 Method for forming contact hole of semiconductor device
KR20020021689A (en) * 2000-09-16 2002-03-22 박종섭 Method for forming metal line

Similar Documents

Publication Publication Date Title
KR100394484B1 (en) Piasma processing method and apparatus
US5662819A (en) Plasma processing method with controlled ion/radical ratio
KR101248709B1 (en) Plasma processing device
US20070221331A1 (en) Hybrid plasma reactor
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
KR20000062605A (en) Plasma processing method and apparatus
EP0954877B1 (en) Method for reducing plasma-induced charging damage
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
JP4351806B2 (en) Improved technique for etching using a photoresist mask.
US6080681A (en) Method of forming wiring pattern
WO2000031787A1 (en) Dry etching device and dry etching method
US6008132A (en) Dry etching suppressing formation of notch
KR100570408B1 (en) Etching method
KR20040001867A (en) Method for fabricating sem1conductor device with improved protection of attack by plasma
JPH0774147A (en) Method and apparatus for dry etching
JP2601573B2 (en) Damage reduction method in plasma processing
KR20160011163A (en) Method for increasing oxide etch selectivity
JP3357737B2 (en) Discharge plasma processing equipment
KR20000044561A (en) Pulse type plasma etching method with improved etching speed
US11658040B2 (en) Plasma processing method
KR100422353B1 (en) A method for fabricating semiconductor device
KR100321689B1 (en) Method for forming metal wire of FeRAM by using plasma pulse
KR102660694B1 (en) Plasma processing method
US20230170188A1 (en) Method of Plasma Etching
KR20050011480A (en) Method for forming gate spacer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application