KR200386172Y1 - Bevel Mount Structure for Analyzing Semiconductor chip - Google Patents
Bevel Mount Structure for Analyzing Semiconductor chip Download PDFInfo
- Publication number
- KR200386172Y1 KR200386172Y1 KR20-2005-0007903U KR20050007903U KR200386172Y1 KR 200386172 Y1 KR200386172 Y1 KR 200386172Y1 KR 20050007903 U KR20050007903 U KR 20050007903U KR 200386172 Y1 KR200386172 Y1 KR 200386172Y1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- jig
- present
- slope
- attached
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
Abstract
본 고안은 반도체 소자의 제작 공정에서 불순물의 수직 및 수평 농도 분포를 정확하게 측정하기 위해 사용되는 반도체 칩 분석용 치구(bevel mount)의 양 가장자리를 연마함으로써 치구의 3차원 측정 각도의 정확도를 향상시킬 수 있는 반도체 칩 분석용 치구 구조에 관한 것으로, 본 고안에 따른 반도체 칩 분석용 치구 구조는, 반도체 칩이 부착되며 두 개의 탐침으로 상기 반도체 칩의 분포 저항을 깊이 방향으로 측정하도록 중앙에서 양측 가장자리로 갈수록 하방으로 경사진 평탄한 사면(斜面)을 갖는 반도체 칩 분석용 치구 구조에 있어서, 상기 사면의 양측 가장자리에는 식각면이 형성되는 것을 특징으로 한다.The present invention can improve the accuracy of the three-dimensional measurement angle of the jig by polishing both edges of the bevel mount for semiconductor chip analysis used to accurately measure the vertical and horizontal concentration distribution of impurities in the fabrication process of the semiconductor device. The jig structure for analyzing a semiconductor chip is provided. The jig structure for analyzing a semiconductor chip according to the present invention includes a semiconductor chip attached to each other, and two probes are attached to each edge from the center to measure the distribution resistance of the semiconductor chip in a depth direction. In the jig structure for semiconductor chip analysis having a flat slope inclined downward, an etching surface is formed at both edges of the slope.
Description
본 고안은 반도체 칩 분석용 치구 구조에 관한 것으로, 더욱 상세하게는, 반도체 소자의 제작 공정에서 불순물의 농도 분포와 분포 저항을 정확하게 측정하기 위해 사용되는 반도체 칩 분석용 치구(bevel mount)의 양 가장자리를 연마함으로써 치구의 3차원 측정 각도의 정확도를 향상시키고 이에 따라, 반도체 칩의 분포 저항 및 불순물 농도 측정을 보다 정밀하게 수행할 수 있는 반도체 칩 분석용 치구 구조에 관한 것이다.The present invention relates to a jig structure for semiconductor chip analysis. More specifically, both edges of a bevel mount for semiconductor chip analysis used to accurately measure concentration distribution and distribution resistance of impurities in a semiconductor device fabrication process. The present invention relates to a jig structure for semiconductor chip analysis, which improves the accuracy of the three-dimensional measurement angle of the jig and thereby more precisely measures the distribution resistance and the impurity concentration of the jig.
통상, 반도체 소자의 제작 검증에 이용하기 위하여 입자를 충돌시켜 나타나는 여러 가지의 반응들을 이용한 물리적인 방법과 전기적인 용량을 측정하거나 탐침을 접촉시켜 전류, 전압의 변화를 측정하는 전기적인 방법, 그리고 불순물의 산화 등을 이용한 화학적인 측정 방법을 이용하고 있다.In general, a physical method using various reactions caused by colliding particles to be used for fabrication verification of a semiconductor device, an electrical method of measuring electric capacity or measuring a change in current and voltage by contacting a probe, and impurities A chemical measuring method using oxidation, etc., is used.
이를 더욱 상세히 기술하면, 물리적인 방법으로는 이차 전자의 방출을 이용한 방법(SIMS)과 리더포드 후면 산란 방법(RBS) 등이 대표적이며 이들 방법에 의하여 매우 정확한 물리적인 양의 측정이 가능하다. 또, 화학적인 방법으로는 반도체 기판을 사각으로 갈아 이를 산화시키면서 시각적으로 구분이 가능하도록 하여 접합의 깊이를 알 수 있도록 하는 방법(Grooving and staining method)이 있다. 또한, 전기적인 방법으로는 네 개의 탐침을 이용한 방법(4-point probe measurement), 두 개의 탐침을 이용한 분포 저항 측정방법(Spreading resistance measurement), 호울 저항 측정 방법과 캐패시턴스 용량의 측정에 의한 방법 등이 있다.In more detail, the physical methods are typical methods such as secondary electron emission (SIMS) and leaderford backscattering method (RBS), and these methods enable accurate measurement of physical quantities. In addition, as a chemical method, there is a method of knowing the depth of the junction by visually distinguishing the semiconductor substrate by turning it into a square and oxidizing it (Grooving and staining method). Electrical methods include four-point probe measurement, spreading resistance measurement using two probes, hole resistance measurement, and capacitance capacitance measurement. have.
상기 반도체 소자의 제작 검증 방법중에서 반도체 칩의 깊이 및 수평 방향의 입체적인 측정으로 반도체 내부의 정확한 불순물 농도의 분포와 저항의 분포를 알아내기 위해서는 두 개의 탐침(ASRP: Automatic Spreading Resistance Probe)을 이용한 분포 저항 측정방법(Spreading resistance measurement)이 널리 사용되고 있다.The distribution resistance using two probes (Auto Spreading Resistance Probe) in order to find out the accurate distribution of impurity concentration and resistance in the semiconductor by three-dimensional measurement of the depth and horizontal direction of the semiconductor chip in the fabrication verification method of the semiconductor device. Spreading resistance measurement is widely used.
상기와 같은 두 개의 탐침을 이용한 분포 저항 측정을 위해서는 반도체 칩이 부착되는 대략 원판(圓板) 형태의 치구(bevel mount)가 필요한데, 상기 치구는 반도체 칩의 수직적인 불순물 측정을 위해 대략 중앙에서 가장자리로 갈수록 소정 각도로 하방으로 경사져 평탄하게 식각된 사면(斜面)이 형성되어 있다.In order to measure the distribution resistance using the two probes, a bevel mount having a roughly disk shape to which a semiconductor chip is attached is required, and the jig is approximately at the center of the edge for measuring vertical impurities of the semiconductor chip. The slanted surface is inclined downward at a predetermined angle toward the surface to form a flat etched surface.
그러나, 상기 사면의 양측 가장자리는 단지 수평으로 원반 가공되어 있을 뿐으로서, 산화로 인해 요철이 발생되어 평탄하게 형성되어 있지는 않다. 따라서, 3차원 측정기를 이용하여 상기 사면 전체의 경사 각도를 측정함에 있어 난반사 등으로 인한 개인적인 오차가 발생되어 상기 사면의 3차원 각도의 정확도가 떨어지고 이에 따라, 부착되는 반도체 칩의 분포 저항 및 불순물 농도 측정을 정밀하게 수행할 수 없는 문제점이 있었다.However, the edges on both sides of the slope are merely horizontally disk-shaped, and are not formed flat because irregularities are generated due to oxidation. Therefore, in measuring the inclination angle of the entire slope using a three-dimensional measuring instrument, personal errors due to diffuse reflection, etc. are generated, thereby reducing the accuracy of the three-dimensional angle of the slope, and thus, distribution resistance and impurity concentration of the attached semiconductor chip. There was a problem that the measurement could not be performed accurately.
이에 본 고안자는 전술한 바와 같은 종래의 제반 문제점을 해소하기 위하여 광범위한 노력을 경주한 결과 본 고안을 완성하기에 이른 것이다.Accordingly, the present inventors have made extensive efforts to solve the conventional problems as described above, and have completed the present invention.
본 고안의 목적은, 반도체 소자의 제작 공정에서 불순물의 농도 분포와 분포 저항을 정확하게 측정하기 위해 사용되는 반도체 칩 분석용 치구(bevel mount)의 양측 가장자리를 연마하여 소정 깊이를 갖는 식각면을 형성함으로써 난반사를 줄여 치구의 3차원 측정 각도의 정확도를 향상시키고 이에 따라, 반도체 칩의 분포 저항 및 불순물 농도 측정을 보다 정밀하게 수행할 수 있는 반도체 칩 분석용 치구 구조를 제공하는 것이다.An object of the present invention is to form an etch surface having a predetermined depth by polishing both edges of a semiconductor chip analysis bevel mount used to accurately measure the concentration distribution and distribution resistance of impurities in a semiconductor device fabrication process. It is to provide a jig structure for semiconductor chip analysis by reducing the diffuse reflection to improve the accuracy of the three-dimensional measurement angle of the jig, and thus to more accurately measure the distribution resistance and impurity concentration of the semiconductor chip.
본 고안의 상기한 목적을 원활히 달성하기 위한 본 고안에 따른 반도체 칩 분석용 치구 구조는, 반도체 칩이 부착되며 두 개의 탐침으로 상기 반도체 칩의 분포 저항을 깊이 방향으로 측정하도록 중앙에서 양측 가장자리로 갈수록 하방으로 경사진 평탄한 사면(斜面)을 갖는 반도체 칩 분석용 치구 구조에 있어서, 상기 사면의 양측 가장자리에는 식각면이 형성되는 것을 특징으로 한다.The jig structure for semiconductor chip analysis according to the present invention for smoothly achieving the above object of the present invention, the semiconductor chip is attached and the two probes from the center to both edges so as to measure the distribution resistance of the semiconductor chip in the depth direction In the jig structure for semiconductor chip analysis having a flat slope inclined downward, an etching surface is formed at both edges of the slope.
또한, 상기 사면이 형성된 상기 치구의 상면은 평면상, 원판(圓板) 형태가 바람직하다.Moreover, the upper surface of the said jig in which the said inclined surface was formed is planar, and a disk form is preferable.
또한, 상기 식각면의 깊이는 1.8∼2.2mm 정도이며, 상기 사면에 부착되는 반도체 칩은 수평으로 연마될 수 있다. In addition, the depth of the etching surface is about 1.8 ~ 2.2mm, the semiconductor chip attached to the slope can be polished horizontally.
이하, 본 고안이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 고안을 용이하게 실시할 수 있을 정도로 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
도 1은 본 고안에 따른 반도체 칩 분석용 치구의 측면도이고, 도 2는 본 고안에 따른 반도체 칩 분석용 치구의 평면도이고, 도 3은 본 고안에 따른 반도체 칩 분석용 치구에 칩 샘플이 부착된 단면을 나타내는 개략적인 단면도이고, 도 4는 도 3의 칩 샘플을 수평으로 연마하여 수평 연마면을 형성한 상태를 나타내는 개략적인 단면도이고, 도 5는 본 고안에 따른 칩 샘플의 저항 및 불순물을 농도를 측정하는 상태를 나타내는 도면으로 설명의 편의상 함께 설명하기로 한다.1 is a side view of a semiconductor chip analysis jig according to the present invention, Figure 2 is a plan view of the semiconductor chip analysis jig according to the present invention, Figure 3 is a chip sample attached to the semiconductor chip analysis jig according to the present invention Figure 4 is a schematic cross-sectional view showing a cross-sectional view, Figure 4 is a schematic cross-sectional view showing a state of forming a horizontal polishing surface by grinding the chip sample of Figure 3 horizontally, Figure 5 is a concentration of the resistance and impurities of the chip sample according to the present invention To illustrate the state of measuring the will be described together for convenience of description.
도시된 바와 같이, 본 고안에 따른 반도체 칩 분석용 치구(10)는 그 상면에는 추후, 반도체 칩 샘플(20)이 부착되며, 중앙에서 가장자리로 갈수록 소정 각도로 하방으로 경사진 평탄한 사면(11)을 갖는다. 즉, 상기한 사면(11)은 원형(圓形)의 치구(10) 상면에 지붕 형태의 삼각 형상으로 이루어져 있다. 상기 사면의 경사 각도가 2.52도, 5도 43분 또는 11도 52분인 것이 현재, 널리 사용되고 있으나, 본 고안에 있어 그 각도에 제한되는 것은 아니며, 사용자가 임의로 조정할 수 있음은 물론이다.As shown, the semiconductor chip analysis jig 10 according to the present invention later, the semiconductor chip sample 20 is attached to the upper surface, the flat slope 11 inclined downward at a predetermined angle toward the edge from the center Has That is, the slope 11 is made of a triangular shape of the roof on the upper surface of the circular jig 10. The slope angle of the slope is 2.52 degrees, 5 degrees 43 minutes or 11 degrees 52 minutes is currently widely used, but is not limited to the angle in the present invention, of course, the user can be arbitrarily adjusted.
또한, 본 고안에 따른 반도체 칩 분석용 치구(10)의 재질은 자성을 갖는 스틸(steel)이 바람직하다. 아울러, 삼각 형상의 사면(11)은 사인바를 이용하여 평탄하게 연마할 수 있다.In addition, the material of the semiconductor chip analysis jig 10 according to the present invention is preferably steel (magnetic). In addition, the triangular slope 11 can be polished flat using a sine bar.
더욱이, 본 고안에 따른 반도체 칩 분석용 치구(10)의 사면(11)의 양측 가장자리에는 식각면(12)이 형성되어 있다. 물론, 상기한 식각면(12)은 사인바를 이용하여 연삭되며, 그 깊이는 바람직하게는 1.8∼2.2mm, 더욱 바람직하게는 2mm 정도이나 본 고안은 그 깊이에 제한되는 것은 아니다. 또한, 식각면(12)의 형상은 도 2에 도시된 바와 같이, 평면상 원호(圓弧)의 단부(端部)를 잘라낸 형태를 한다.Furthermore, etching surfaces 12 are formed at both edges of the slope 11 of the semiconductor chip analysis jig 10 according to the present invention. Of course, the etching surface 12 is ground using a sine bar, the depth is preferably 1.8 to 2.2mm, more preferably about 2mm but the present invention is not limited to the depth. In addition, the shape of the etching surface 12 has the form which cut out the edge part of planar circular arc as shown in FIG.
이와 같이, 사면(10)의 양측 가장자리에 식각면(12)이 형성이 형성되어 있음으로, 비접촉식의 3차원 측정기를 이용하여 상기 사면의 경사 각도를 측정함에 있어 종래와 같이 난반사 등이 발생되지 않고 포커싱(focusing)이 정확해져 개인적인 오차를 보다 획기적으로 줄일 수 있음으로 사면의 3차원 각도의 정확도가 보다 향상될 수 있게 된다.As described above, since the etching surfaces 12 are formed at both edges of the slope 10, irregular reflection or the like is not generated in the measurement of the inclination angle of the slope using a non-contact three-dimensional measuring device. Accurate focusing can dramatically reduce personal error, resulting in a more accurate three-dimensional angle of the slope.
도 3에 도시된 바와 같이, 본 고안에 따른 반도체 칩 분석용 치구(10)의 사면(11)에 사면 각도에 따라 반도체 칩의 샘플(20)을 파라핀을 사용하여 정확히 부착하게 된다. 이러한 반도체 칩의 샘플(20)은 단일개 부착할 수도 있으나, 복수개를 부착할 수 있으며 본 고안은 이에 제한되는 것은 아니다.As shown in FIG. 3, the sample 20 of the semiconductor chip is accurately attached to the slope 11 of the jig for analyzing the semiconductor chip 10 according to the present invention by using paraffin. A single sample 20 of the semiconductor chip may be attached, but a plurality of samples may be attached, and the present invention is not limited thereto.
또한, 반도체 칩의 샘플(20)이 부착된 반도체 칩 분석용 치구(10)는 뒤집어서 연마 부위(21)를 소정의 연마 수단에 의해 수평으로 연마하여 수평 연마면(22)을 형성한다(도 4 참조). In addition, the semiconductor chip analysis jig 10 to which the sample 20 of the semiconductor chip is attached is turned upside down to polish the polishing portion 21 horizontally by a predetermined polishing means to form a horizontal polishing surface 22 (FIG. 4). Reference).
이와 같이, 연마된 반도체 칩 샘플(20)이 부착된 치구(10)는, 도 5에 도시된 바와 같이 반도체 칩 샘플(20)의 수평 연마면(22)에 일정한 거리를 유지하는 두 개 의 탐침(30)으로 전압을 가하고 전류를 측정하는 방법에 의해 분포 저항을 알아내도록 한다. 즉, 수평 연마면(22)에서 일정한 간격으로 여러 차례 궤적(23)을 따라 측정함으로써 반도체 칩의 수평 및 수직적인 분포 저항을 정확히 알아내고 그 측정된 분포 저항으로부터 그 위치에서의 불순물 농도의 양을 나타낼 수 있다. 상기의 방법으로 반도체 칩의 수직 및 수평 방향으로의 저항과 불순물 농도 분포를 알 수 있게 되는 것이다.As described above, the jig 10 to which the polished semiconductor chip sample 20 is attached has two probes which maintain a constant distance to the horizontal polishing surface 22 of the semiconductor chip sample 20 as shown in FIG. 5. Apply the voltage to (30) and find the distribution resistance by measuring the current. That is, by accurately measuring the horizontal and vertical distribution resistance of the semiconductor chip by measuring along the trajectory 23 several times at regular intervals on the horizontal polishing surface 22, the amount of impurity concentration at that position is determined from the measured distribution resistance. Can be represented. In this manner, the distribution of resistance and impurity concentration in the vertical and horizontal directions of the semiconductor chip can be known.
전술한 바와 같이, 본 고안에 따른 반도체 칩 분석용 치구 구조에 의하면, 반도체 소자의 제작 공정에서 불순물의 수직 및 수평 농도 분포를 정확하게 측정하기 위해 사용되는 반도체 칩 분석용 치구(bevel mount)의 양측 가장자리를 연마함으로써 난반사를 줄여 치구의 3차원 측정 각도의 정확도를 향상시키고 이에 따라, 반도체 칩의 분포 저항 및 불순물 농도 측정을 보다 정밀하게 수행할 수 있는 효과가 있다.As described above, according to the semiconductor chip analysis jig structure according to the present invention, both edges of the semiconductor chip analysis jig (bevel mount) used to accurately measure the vertical and horizontal concentration distribution of impurities in the manufacturing process of the semiconductor device By reducing the diffuse reflection to improve the accuracy of the three-dimensional measurement angle of the jig, there is an effect that can be more accurately performed to measure the distribution resistance and impurity concentration of the semiconductor chip.
지금까지 본 고안에 따른 바람직한 구체예를 들어 본 고안을 상세히 설명하였으나, 이는 본 고안을 예증하기 위한 것일 뿐 본 고안을 제한하려는 것은 아니며, 당업자라면 본 고안의 영역으로부터 일탈하는 일 없이도 다양한 변화 및 수정이 가능함은 물론이나 이 또한 본 고안의 영역 내임을 유의하여야만 할 것이다.Although the present invention has been described in detail with reference to the preferred embodiments according to the present invention, it is not intended to limit the present invention only to illustrate the present invention, and those skilled in the art can make various changes and modifications without departing from the scope of the present invention. It should be noted that not only is this possible, but also this is within the scope of the present invention.
도 1은 본 고안에 따른 반도체 칩 분석용 치구의 측면도이다.1 is a side view of a jig for semiconductor chip analysis according to the present invention.
도 2는 본 고안에 따른 반도체 칩 분석용 치구의 평면도이다.2 is a plan view of a jig for semiconductor chip analysis according to the present invention.
도 3은 본 고안에 따른 반도체 칩 분석용 치구에 칩 샘플이 부착된 단면을 나타내는 개략적인 단면도이다.3 is a schematic cross-sectional view showing a cross section in which a chip sample is attached to a jig for semiconductor chip analysis according to the present invention.
도 4는 도 3의 칩 샘플을 수평으로 연마하여 수평 연마면을 형성한 상태를 나타내는 개략적인 단면도이다.4 is a schematic cross-sectional view illustrating a state in which a horizontal polishing surface is formed by horizontally polishing the chip sample of FIG. 3.
도 5는 본 고안에 따른 칩 샘플의 저항 및 불순물을 농도를 측정하는 상태를 나타내는 도면이다.5 is a view showing a state of measuring the concentration of the resistance and impurities of the chip sample according to the present invention.
- 도면의 주요부에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-
10: 본 고안에 따른 반도체 칩 분석용 치구10: jig for analyzing semiconductor chip according to the present invention
11: 사면 12: 식각면11: slope 12: etching surface
20: 반도체 칩 샘플 21: 연만 부위20: semiconductor chip sample 21: light region
22: 반도체 칩의 수평 연마면 23: 궤적22: horizontal polishing surface of semiconductor chip 23: trajectory
30: 탐침30: probe
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2005-0007903U KR200386172Y1 (en) | 2005-03-23 | 2005-03-23 | Bevel Mount Structure for Analyzing Semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2005-0007903U KR200386172Y1 (en) | 2005-03-23 | 2005-03-23 | Bevel Mount Structure for Analyzing Semiconductor chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200386172Y1 true KR200386172Y1 (en) | 2005-06-07 |
Family
ID=43687604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20-2005-0007903U KR200386172Y1 (en) | 2005-03-23 | 2005-03-23 | Bevel Mount Structure for Analyzing Semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200386172Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2601635A (en) * | 2020-12-01 | 2022-06-08 | Mpi Corp | Chip chuck and chip supporting device for optical inspection |
-
2005
- 2005-03-23 KR KR20-2005-0007903U patent/KR200386172Y1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2601635A (en) * | 2020-12-01 | 2022-06-08 | Mpi Corp | Chip chuck and chip supporting device for optical inspection |
| GB2601635B (en) * | 2020-12-01 | 2023-04-26 | Mpi Corp | Chip chuck and chip supporting device for optical inspection |
| US11781904B2 (en) | 2020-12-01 | 2023-10-10 | Mpi Corporation | Chip chuck for supporting light emitting chip under optical inspection and chip supporting device having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060131696A1 (en) | Semiconductor wafer with ID mark, equipment for and method of manufacturing semiconductor device from them | |
| CN109920742B (en) | Semiconductor device failure detection method | |
| KR100706811B1 (en) | Test pattern and method for measuring silicon etching depth | |
| US20100093116A1 (en) | Dimension profiling of sic devices | |
| KR200386172Y1 (en) | Bevel Mount Structure for Analyzing Semiconductor chip | |
| CN101271855A (en) | Etch depth determination for sgt technology | |
| US10186489B2 (en) | Process substrate with crystal orientation mark, method of detecting crystal orientation, and reading device of crystal orientation mark | |
| JP5040385B2 (en) | Polishing method | |
| US6569690B1 (en) | Monitoring system for determining progress in a fabrication activity | |
| US6287880B1 (en) | Method and apparatus for high resolution profiling in semiconductor structures | |
| JPH0493045A (en) | Measuring apparatus of spreading resistance | |
| JPH08111431A (en) | Probe pad for ic test and manufacture thereof | |
| JP2682483B2 (en) | Secondary ion mass spectrometry | |
| CN212159856U (en) | Novel die for testing silicon wafer | |
| CN111208319B (en) | Preparation method for accurately positioning and preparing fin field effect transistor needle point sample | |
| CN117038645B (en) | Semiconductor structure and preparation method thereof | |
| JP2000252339A (en) | Method for measuring depth of groove of semiconductor device | |
| Pawlik | Dopant profiling in silicon | |
| CN116448028A (en) | Method for accurately detecting thickness removed from surface of substrate | |
| KR100527366B1 (en) | A sample preparation device for SRP and method for sample preparation using the device | |
| KR100527368B1 (en) | A sample preparation device for SRP and method for sample preparation using its device | |
| CN103855046A (en) | Structure for monitoring etching back depth and monitoring method | |
| JP2006203151A (en) | Method for evaluating concentration of semiconductor element | |
| KR100636018B1 (en) | Method for analysing of ion implant area | |
| CN104810239A (en) | Preparation method of spreading resistance test sample |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |