KR200379374Y1 - 쉘프의 백보드 내장 병렬 데이터 버스의 종단저항 선택장치 - Google Patents

Abstract

본 고안은 통신장비의 백보드에 관한 것으로서, 더욱 상세하게는 백보드에 병렬 데이터 버스가 내장된 쉘프에서 쉘프의 카드 슬롯에 장착되는 카드의 숫자에 따라 병렬 데이터 버스의 종단 저항을 가변 선택할 수 있도록 하는 쉘프의 백보드 내장 병렬 데이터 버스의 종단저항 선택장치에 관한 것이다.

상술한 본 고안은, 백보드에 병렬 데이터 버스와 병렬데이터 버스에 의해 데이터를 송수신하도록 카드가 장착되는 카드슬롯이 장착되는 쉘프에 있어서, 상기 카드슬롯과 상기 병렬데이터 버스의 사이에 구성되어 상기 카드슬롯에 장착되는 카드의 숫자를 감지한 후 상기 병렬데이터버스의 종단저항을 선택하는 스위칭제어부와; 상기 스위칭제어부의 출력단에 연결되며, 상기 상기 병렬 데이터버스의 종단부에 구비되어 사기 스위칭제어부에 따라 스위칭되는 스위칭부와; 상기 스위칭부의 출력단에 구비되어 상기 스위칭부의 스위칭에 따라 선택되는 종단저항을 구비한 종단저항부로 구성되는 것을 특징으로 한다.

Description

쉘프의 백보드 내장 병렬 데이터 버스의 종단저항 선택장치{Termination register selection apparatus of the parallel data bus of the back baoard in the shelf}

본 고안은 통신장비의 백보드에 관한 것으로서, 더욱 상세하게는 백보드에 병렬 데이터 버스가 내장된 쉘프에서 쉘프의 카드 슬롯에 장착되는 카드의 숫자에 따라 병렬 데이터 버스의 종단 저항을 가변 선택할 수 있도록 하는 쉘프의 백보드 내장 병렬 데이터 버스의 종단저항 선택장치에 관한 것이다.

도1은 종래기술에서의 쉘프의 구조를 나타내는 도면이다.

도1에 도시된 바와 같이, 통신장비용 쉘프의 백보드(1)에는 다수의 카드가 장착되는 카드슬롯(#1~#16)(2)이 구비되고, 카드슬롯(2)은 백보드(1)에 구성되는 병렬 데이터 버스(3)를 통해 각각이 연결되어 각각의 카드슬롯(2)에 장착되는 카드들이 데이터 통신을 수행할 수 있도록 구성된다.

그리고, 상술한 병렬 데이터 버스(3)의 양 측 종단부에는 병렬 데이터 버스(3)를 통해 전송되는 신호의 일그러짐(distortion), 오버슈트(Overshoot), 언더슈트(undershoot), 리플렉션(reflection) 등의 발생을 최소화하기 위한 종단저항(4)이 데이터버스 마다에 접속된다. 그리고, 종단저항의 타 단부는 각각 접지된다.

상술한 구성을 가지는 종래기술의 쉘프에서는 카드슬롯(1)에 장착되는 카드의 수가 증가할 수록 쉘프에 병렬 데이터 버스(3)에 접속된 각각의 카드가 데이터 펄스를 읽어 들일 수 있는 시간이 짧아진다.

도2는 데이터 펄스의 일그러짐에 따라 병렬 데이터 버스(3)를 통해 전송되는 데이터 펄스의 일그러짐에 따른 데이터 펄스를 읽어들일 수 있는 시간을 나타내는 펄스검출마진(ΔT : Timing Budget Margin)의 변화를 나타내는 도면이다.

도2에 도시된 바와 같이, 쉘프의 카드슬롯(3)에 장착되는 카드의 수가 증가됨에 따라 펄스의 일그러짐이 발생하여 펄스를 읽어 들일 수 있는 펄스검출마진(ΔT)가 감소되게 된다. 이로 인해 다수의 카드가 장착되는 경우 데이터버스에 접속된 카드가 정확하게 데이터 펄스를 읽어 들이지 못하게 된다.

따라서, 종래기술에서는 상술한 바와 같이 병렬 데이터 버스(3)를 통해 전송되는 데이터 신호의 파형변화를 최소화하기 위해 병렬 데이터 버스(3)의 종단부에 종단저항(4)을 구비하게 된다.

상술한 같은 데이터 신호의 파형 변화를 방지하기 위한 종단저항(4)은 병렬 데이터 버스(3)의 특성에 따라 고정 값으로 설정되며, 이 경우 제작자의 경험치에 의해서 저항 값을 설정하게 된다. 즉, 종래기술에서의 병렬 데이터 버스(3)의 종단에 구성되는 종단저항(4)의 값은 항상 고정 값을 가지도록 구성된다.

일 예로 상술한 바와 같은 종단 저항 값은 (BI/CI/TRV) ≒ DI(Ω)으로 표현되는 식에 의해 구해질 수 있다.

상술한 식에서 DI는 병렬 데이터 버스의 임피던스(DI : Data Bus Reference Impedence), BI는 백보드기준임피던스(BI : Back Board Impedence), CI는 카드커넥터임피던스(CI : Card Connector Impedence), TRV는 종단저항값(Termination Resistor Value)을 각각 나타낸다.

위와 같은 식에 의해 종래기술에서는 DI에 가장 근접하게 맞출 수 있는 TRV를 찾아 내어 카드 총 삽입수량이 가장 큰 값을 기준으로 TRV 값을 정하게 된다. 보편적으로 일반 쉘프내의 병렬 데이터 버스에 대한 임피던스는 상술한 백보드기준임피던스에의 10%내의 범위에서 정상동작을 보장하게 된다. 하지만, 상술한 범위 값은 적을 수록 시스템 안정도 측면에서 바람직하다.

예를 들면, DI가 120Ω인 경우 실제로 쉘프 내에 삽입되는 카드의 수량에 따라서 쉘프의 임피던스가 달라짐에도 불구하고, 백보드의 종단저항값(TRV)은 120Ω을 가지도록 설정되는 것이다.

그러나, 상술한 바와 같이 고정정인 종단저항 값을 가지는 종단저항을 병렬 데이터 버스의 종단부에 구성하게 되는 경우 카드가 실장됨에 따라 병렬 데이터 버스의 기준 임피던스에 대한 제어를 수행할 수 업게 된다. 따라서, 도2에서와 같이 카드의 삽입 수량이 늘아나게 됨에 따라 신호 펄스의 디스토션(Distortion)이 커지게 되어 펄스검출마진(Timing Budget Margin)이 감소되는 것을 적절하게 제어하지 못하게 됨으로써, 고속의 데이터인 경우나, 카드의 삽입수량이 늘어날 경우 에러를 유발할 수 있게 되는 문제점을 가진다.

따라서, 본 고안은 상술한 종래기술에서의 문제점을 해소하기 위한 것으로서, 쉘프에 카드슬롯에 실장되는 카드의 숫자를 감지한 후 병렬 데이터 버스의 정적 종단 저항값을 결정한 후 해당 종단 저항 값을 가지는 저항을 상기 병렬 데이터 버스의 종단 저항으로 선택할 수 있도록 하는 쉘프의 백보드 내장 병렬 데이터 버스의 종단저항 선택장치를 제공하는 것을 그 목적으로 한다.

상술한 목적을 달성하기 위한 본 고안은, 백보드에 병렬 데이터 버스와 병렬데이터 버스에 의해 데이터를 송수신하도록 카드가 장착되는 카드슬롯이 장착되는 쉘프에 있어서, 상기 카드슬롯과 상기 병렬데이터 버스의 사이에 구성되어 상기 카드슬롯에 장착되는 카드의 숫자를 감지한 후 상기 병렬데이터버스의 종단저항을 선택하는 스위칭제어부와; 상기 스위칭제어부의 출력단에 연결되며, 상기 상기 병렬 데이터버스의 종단부에 구비되어 사기 스위칭제어부에 따라 스위칭되는 스위칭부와; 상기 스위칭부의 출력단에 구비되어 상기 스위칭부의 스위칭에 따라 선택되는 종단저항을 구비한 종단저항부로 구성되는 것을 특징으로 한다.

상술한 종단저항부는 상기 스위칭부에 의해 스위칭되는 서로 다른 저항 값을 가지는 적어도 하나 이상의 저항집합으로 구성되는 것을 특징으로 한다.

상기 저항집합은 상기 병렬데이터버스의 데이터라인의 개수와 동일한 개수의 저항으로 구성되며 일단은 상기 저항의 각각의 일단은 상기 데이터라인에 접속되고, 타단은 접지 구성되는 것을 특징으로 한다.

상술한 스위칭제어부는 상기 카드슬롯에 장착되는 카드를 인신한 후 병렬 데이터 버스의 종단저항 값을 연산한 후 종단저항의 선택을 위한 스위칭 신호를 상기 스위칭부로 출력하도록 FPGA(Field Programmable Gate Array) 또는 PLD(Programmable Logic Device)로 구성되는 것이 바람직하다.

이하, 첨부 도면을 참조하여 본원 고안을 더욱 상세히 설명한다.

도3은 본 고안의 일 실시예에 따르는 쉘프의 백보드 구조를 나타내는 도면이다.

도3에 도시된 바와 같이, 통신장비용 쉘프(100)의 백보드(110)에는 다수의 카드가 장착되는 카드슬롯(#1~#16)(120)이 구비되고, 카드슬롯(120)은 백보드(110)에 구성되는 병렬 데이터 버스(140)를 통해 각각이 연결되어 각각의 카드슬롯(2)에 장착되는 카드들이 데이터 통신을 수행할 수 있도록 구비된다.

병렬 데이터 버스(140)의 양측 종단에는 스위칭부(150)에는 스위칭부(150)가 각각 구비되고, 스위칭부(150)의 말단에는 종단저항부(160)가 접속된다.

각각의 카드슬롯(120)에는 각각의 카드슬롯(120)에 카드가 장착되었는 지의 유무를 출력하는 데이터선(131)이 인출되며, 데이터선(131)의 종단에는 카드의 장착상태를 파악한 후 최적의 종단저항값을 연산하고, 연산된 결과 값에 따라 종단저항을 선택할 수 있도록 스위칭제어하는 FPGA 또는 PLD로 구성되는 스위칭제어부(130)가 데이터선(131)과 스위칭부(150)의 사이에 구비된다.

상술한 종단저항부(160)는 다수의 카드의 장착개수에 따라 서로 다른 종단저항값을 가지는 저항집합(R1 ~ RN)들이 스위칭부(150)의 스위칭에 따라 병렬 데이터 버스의 데이터 라인들과 접속되도록 구비된다.

상술한 각각의 저항집합(R1~RN)들은 병렬데이터버스의 데이터라인의 수와 동일한 개수의 동일한 저항값을 가지는 저항으로 이루어지게 되며, 스위칭부(150)가 스위칭에 의해 각각의 병렬 데이터 버스와 접속된다.

도4는 상술한 도3의 스위칭제어부에 의한 종단저항 값의 가변과정을 나타내는 순서도로서, 도4를 참조하여 스위칭제어부(130)의 종단저항 값의 가변 과정을 설명하면 다음과 같다.

먼저 스위칭제어부(130)는 데이터선(131)을 통해 카드슬롯(120)에 장착되는 카드의 개수를 파악한다(S1).

카드의 개수를 파악한 스위칭제어부(130)는 카드의 개수를 이용하여 병렬데이터버스의 최적의 종단저항 값을 연산한다(S2).

S2과정에서 최적의 종단저항 값을 연산한 스위칭제어부(130)는 연산된 종단저항 값과 가장 근사치를 이루는 저항집합이 병렬 데이터 버스(140)에 접속되도록하는 스이칭제어 신호를 스위칭부(150)로 출력하게 되고, 스위칭부(150)는 스위칭제어부(130)에서 출력되는 스위칭제어 시호에 따라 스위칭되어 종단저항부(160) 중 스위칭제어부(130)에서 연산된 종단저항 값과 근사치를 가지는 저항집합(R1~RN)의 저항들이 병렬 데이터 버스의 각 데이터 라인에 접속되도록 스위칭되어 카드 장착 개수에 따른 최적의 병렬 데이터 버스 종단 저항을 선택할 수 있도록 한다(S3).

상술한 보 고안은 WCDMA나 CDMA 시스템에서 데이터 버스를 공유하는 실렉터블록(Selector Block), 보코더블록(Vo coder block), R노드-BDCP 블록(RNODE-BDCP Block)의 백보드에 적용가능 하다.

상술한 본 고안은 쉘프에 장착되는 카드의 개수에 따라 가변되는 쉘프의 임디던스에 적합하도록 병렬 데이터 버스의 종단저항 값을 선택적으로 적용할 수 있다. 이에 따라, 카드의 삽입 수량에 따라 병렬 데이터 버스로 전송되는 데이터 펄스의 신호 일그러짐을 최소화하게 되고, 이로 인해 병렬데이터버스에서 전송되는 펄스검출마진(Timing budget Margin)을 보다 안정적으로 제공할 수 있도록 함으로서 고속으로 데이터 트래픽을 전송할 수 있도록 하는 효과를 제공한다.

도1은 종래기술에서의 병렬데이터버스를 구비한 쉘프의 백보드의 구성도이고,

도2는 종래기술에서의 전자장치의 고유정보 관리를 위한 제어컴퓨터와 전자장치들의 연결 구성을 나타내는 도면이고,

도3은 본 고안에 따르는 백보드의 병렬 데이터 버스의 종단저항 선택장치가 구비된 쉘프의 백보드의 구성도이며,

도4는 도3의 스위칭제어부에서의 스위칭제어 과정을 나타내는 순서도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10, 100 : 쉘프

1, 110 : 백보드 2, 120 : 카드슬롯

130 : 스위칭제어부 140 : 병렬데이터버스

4 : 종단저항 150 : 스위칭부

160 : 종단저항부

R1 ~ RN : 종단저항

Claims (4)

1. 백보드에 병렬 데이터 버스와 병렬데이터 버스에 의해 데이터를 송수신하도록 카드가 장착되는 카드슬롯이 장착되는 쉘프에 있어서,

   상기 카드슬롯과 상기 병렬데이터 버스의 사이에 구성되어 상기 카드슬롯에 장착되는 카드의 숫자를 감지한 후 상기 병렬데이터버스의 종단저항을 선택하는 스위칭제어부와;

   상기 스위칭제어부의 출력단에 연결되며, 상기 상기 병렬 데이터버스의 종단부에 구비되어 사기 스위칭제어부에 따라 스위칭되는 스위칭부와;

   상기 스위칭부의 출력단에 구비되어 상기 스위칭부의 스위칭에 따라 선택되는 종단저항을 구비한 종단저항부로 구성되는 것을 특징으로 하는 쉘프의 백보드 내장 병렬 데이터 버스의 종단저항 선택장치.
2. 제1항에 있어서, 상기 종단저항부는,

   상기 스위칭부에 의해 스위칭되는 서로 다른 저항 값을 가지는 적어도 하나 이상의 저항집합으로 구성되는 것을 특징으로 하는 쉘프의 백보드 내장 병렬 데이터 버스의 종단저항 선택장치.
3. 제2항에 있어서, 상기 저항집합은,

   상기 병렬데이터버스의 데이터라인의 개수와 동일한 개수의 저항으로 구성되며 일단은 상기 저항의 각각의 일단은 상기 데이터라인에 접속되고, 타단은 접지 구성되는 것을 특징으로 하는 쉘프의 백보드 내장 병렬 데이터 버스의 종단저항 선택장치.
4. 제1항에 있어서, 상기 스위칭제어부는 FPGA(Field Programmable Gate Array) 또는 PLD(Programmable Logic Device) 중 어느 하나로 구성되는 것을 특징으로 하는 쉘프의 백보드 내장 병렬 데이터 버스의 종단저항 선택장치.