KR200331877Y1 - Phase Synchronous Loop Circuit - Google Patents
Phase Synchronous Loop Circuit Download PDFInfo
- Publication number
- KR200331877Y1 KR200331877Y1 KR2019980020512U KR19980020512U KR200331877Y1 KR 200331877 Y1 KR200331877 Y1 KR 200331877Y1 KR 2019980020512 U KR2019980020512 U KR 2019980020512U KR 19980020512 U KR19980020512 U KR 19980020512U KR 200331877 Y1 KR200331877 Y1 KR 200331877Y1
- Authority
- KR
- South Korea
- Prior art keywords
- charge pump
- frequency
- nmos transistor
- phase
- signal
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000007599 discharging Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 고안은 전하 펌프 위상 고정 루프 회로에 관한 것으로, 종래의 기술에 있어서 공정 및 온도 변화에 의해 전류 바이어스부의 엔모스 트랜지스터의 게이트 커패시턴스값과 전자이동도가 변함에 따라 바이어스 전류 및 전압 제어 발진기의 이득이 변함으로써, 전체 루프 이득이 변하여 위상 고정 루프의 특성이 불안정해지는 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 전하펌프의 바이어스 전류와 전압 제어 발진기의 이득곱에 비례하는 씨모스 원칩 피엘엘로 널리 사용되는 전하 펌프 위상 고정 루프 회로를 온도 및 공정변화에 의한 상기 전압제어 발진기의 이득변화에 반비례하도록 바이어스 전류를 제어함으로써, 전체 루프 이득을 온도 및 공정에 상관없이 원하는 안정된 루프 특성을 갖는 효과가 있다.The present invention relates to a charge pump phase locked loop circuit. In the related art, the gain of the bias current and the voltage controlled oscillator changes as the gate capacitance value and the electron mobility of the NMOS transistor of the current bias portion are changed by process and temperature change. By this change, there is a problem that the overall loop gain is changed and the characteristics of the phase locked loop become unstable. Therefore, the present invention was devised to solve the above-described problems, and the temperature of the charge pump phase locked loop circuit which is widely used as CMOS one-chip PEL is proportional to the gain product of the charge current and the voltage controlled oscillator of the charge pump. And controlling the bias current so as to be inversely proportional to the gain change of the voltage controlled oscillator due to the process change, so that the overall loop gain has a desired stable loop characteristic regardless of temperature and process.
Description
본 고안은 전하 펌프 위상 고정 루프 회로에 관한 것으로, 특히 전하 펌프 위상 고정 루프 회로에 있어서 온도 및 공정변화에 의한 상기 전압제어부(Voltage Control Oscillator)의 이득변화에 반비례하는 바이어스 전류를 공급하는 피티에이티(PTAT : Proportional Temperature and Technology) 바이어스 회로를 이용하여 전체 루프 이득이 일정하게 유지하도록 한 펌프 위상 고정 루프 회로에 관한 것이다.The present invention relates to a charge pump phase locked loop circuit, and in particular, a charge supplying bias current which is inversely proportional to a gain change of the voltage control oscillator due to temperature and process changes in a charge pump phase locked loop circuit. (PTAT: Proportional Temperature and Technology) A pump phase locked loop circuit that uses a bias circuit to keep the overall loop gain constant.
일반적인 전하 펌프 위상 고정 루프 회로는 입력신호의 위상과 출력신호의 위상을 비교하여 상기 입력신호의 위상과 출력신호의 위상을 같도록 만드는 회로이다.A general charge pump phase locked loop circuit compares the phase of an input signal with the phase of an output signal to make the phase of the input signal equal to the phase of the output signal.
도 1은 종래 전하 펌프 위상 고정 루프의 구성을 보인 블록도로서, 이에 도시된 바와 같이 입력신호(ωiθi)와 궤환신호(ωoθo)를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 상기 입력신호(ωiθi)의 주파수가 클경우 업신호(UP)를 출력하고, 작을 경우 다운신호(DN)를 출력하는 위상 주파수 비교기(10)와; 상기 위상 주파수 비교기(10)에서 업신호(UP)가 입력되면 바이어스 전류(Ip)만큼 충전하고, 다운신호(DN)이면 충전된 전류를 방전하는 전하펌프(20)와; 상기 전하펌프(20)의 출력신호의 고주파 노이즈를 제거하도록 저역 필터링하여 출력하는 저역필터(30)와; 상기 저역필터(30)의 출력신호를 입력받아 상기 입력신호(ωiθi)에 비례하는 출력신호(NωoNθo)를 출력하는 전압 제어 발진기(40)와; 상기 전압제어 발진기(40)의 출력신호(NωoNθo)를 N분주하여 출력하는 분주기(50)와; 상기 전하 펌프(20)의 전류량을 결정하는 바이어스 전류(Ip)를 공급하는 전류 바이어스부(60)로 구성된다.FIG. 1 is a block diagram illustrating a conventional charge pump phase locked loop. As shown in FIG. 1, an input signal ω i θ i and a feedback signal ω o θ o are input to compare a difference between a phase and a frequency of the two signals. a phase frequency comparator 10 for outputting an up signal UP when the frequency of ω i θ i is large and outputting a down signal DN when small; A charge pump 20 for charging the bias current Ip when the up signal UP is input from the phase frequency comparator 10 and discharging the charged current when the down signal DN is received; A low pass filter 30 for outputting the low pass filtering to remove high frequency noise of the output signal of the charge pump 20; A voltage controlled oscillator 40 which receives an output signal of the low pass filter 30 and outputs an output signal NωoNθo that is proportional to the input signal ω iθ i; A divider 50 for dividing the output signal NωoNθo of the voltage controlled oscillator 40 by N; The current bias unit 60 is configured to supply a bias current Ip for determining an amount of current of the charge pump 20.
상기 저역필터(30)는 도 2에 도시된 바와 같이 전하펌프(20)의 출력단에 제1 커패시터(C1)가 병렬 연결되고, 저항(R1)과 제2 커패시터(C2)를 직렬연결하여 상기제1 커패시터(C1)의 양단에 병렬연결하여 구성되며, 상기 전류 바이어스부(60)는 도 3에 도시된 바와 같이 공통접속된 드레인과 게이트가 저항(R0)을 통해 전원전압(VDD)에 연결되고 소오스가 접지된 제1 엔모스 트랜지스터(NM1)와; 게이트가 상기 제1 엔모스 트랜지스터(NM1)의 게이트에 연결되고, 드레인이 전하펌프(20)에 연결되고 소오스가 접지된 제2 엔모스 트랜지스터(NM2)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 상세히 설명한다.As shown in FIG. 2, the low pass filter 30 includes a first capacitor C1 connected in parallel to an output terminal of the charge pump 20, and a resistor R1 and a second capacitor C2 connected in series. 1 is configured to be connected in parallel to the both ends of the capacitor (C1), the current bias unit 60, as shown in Figure 3, the common drain and gate is connected to the power supply voltage (VDD) through the resistor (R0) A first NMOS transistor NM1 having a source grounded; A gate is connected to the gate of the first NMOS transistor NM1, and a drain is configured to the second NMOS transistor NM2 connected to the charge pump 20 and the source is grounded. The operation process will be described in detail.
위상 주파수 비교기(10)는 입력신호(ωiθi)와 궤환신호(ωoθo)를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 입력신호(ωiNθi)의 주파수가 클경우 업신호(UP)를 출력하게 되고, 작을 경우 다운신호(DN)를 출력하게 된다.The phase frequency comparator 10 receives the input signal ω i θ i and the feedback signal ω o θ o and compares the difference between the phase and the frequency of the two signals to output an up signal UP when the frequency of the input signal ω i θ i is large. If small, the down signal DN is output.
따라서, 상기 위상 주파수 비교기(10)에서 업신호(UP)를 입력받은 전하펌프(20)는 전류 바이어스부(60)에서 공급되는 바이어스 전류(Ip)를 충전하고, 다운신호(DN)이면 충전된 전류를 방전하게 된다.Therefore, the charge pump 20 receiving the up signal UP from the phase frequency comparator 10 charges the bias current Ip supplied from the current bias unit 60, and if the down signal DN is charged, Discharge current.
그리고, 상기 전하펌프(20)의 출력신호는 저역필터(30)에서 이를 저역 필터링하여 고주파 노이즈 성분을 제거하여 전압 제어 발진기(40)로 공급하게 되고, 이에 상기 전압 제어 발진기(40)에서 상기 입력신호(ωiθi)에 비례하는 출력신호(NωoNθo)가 출력되면, 이를 분주기(50)에서 N분주하여 상기 위상 주파수 비교기(10)로 궤환하여 출력하게 된다.In addition, the output signal of the charge pump 20 is low-pass filtered in the low-pass filter 30 to remove the high frequency noise components to supply to the voltage controlled oscillator 40, the input from the voltage controlled oscillator 40 When the output signal NωoNθo proportional to the signal ω iθ i is outputted, it is divided by N in the divider 50 and fed back to the phase frequency comparator 10.
여기서, 상기 입력신호(ωiθi)의 위상(θi)과 궤환신호(ωoθo)의 위상(θo)에 대한 전달함수는Here, the transfer function of the phase θ i of the input signal ω i θ i and the phase θ o of the feedback signal ω o θ o is
이 된다. Becomes
여기서, ωi는 입력의 각주파수, θi는 입력 위상이며, ω0는 출력의 각 주파수이고, θ0는 출력위상이다.Where ω i is the angular frequency of the input, θ i is the input phase, ω 0 is the angular frequency of the output, and θ 0 is the output phase.
그리고, 루프이득상수(K)는이므로, 위상 고정 루프의 전달 특성에 매우 중요한 인수가 된다.And loop gain constant (K) Therefore, it is a very important factor in the propagation characteristics of the phase locked loop.
따라서, 상기 전류 바이어스부(60)에서 공급되는 바이어스 전류(Ip)는 엔모스 트랜지스터(NM1)(NM2)의 게이트의 커패시턴스값과 전자이동도의 곱(μuCox)에 비례하여 증가하게 되고, 이에 상기 μuCox값이 증가하면 상기 바이어스 전류(Ip)도 증가하고, 감소하면 상기 바이어스 전류(Ip)도 감소한다.Therefore, the bias current Ip supplied from the current bias unit 60 increases in proportion to the product (μ u C ox ) of the capacitance value of the gate of the NMOS transistors NM1 and NM2 and the electron mobility. As the μ u C ox value increases, the bias current Ip also increases, and when it decreases, the bias current Ip also decreases.
여기서, μu은 상기 엔모스 트랜지스터의 전자 이동도이며, Cox는 엔모스 트랜지스터의 게이트 옥사이드의 단위 커패시턴스값이다.Where u u is the electron mobility of the NMOS transistor and C ox is the unit capacitance value of the gate oxide of the NMOS transistor.
그러나, 상기 μuCox값은 온도 및 공정특성에 의하여 변화하는 씨모스 공정 변수 값이므로, 상기 전압 제어 발진기(40)의 이득(Ko) 역시 상기 μuCox값이 변함에 따라 변하게 된다.However, since the μ u C ox value is a CMOS process variable value that varies with temperature and process characteristics, the gain Ko of the voltage controlled oscillator 40 also changes as the μ u C ox value changes.
따라서, 상기 바이어스 전류(Ip) 및 전압 제어 발진기(40)의 이득(Ko)의 영향을 받는 상기 루프 이득 상수(K)는 공정 또는 온도가 변할 경우 변하게 된다.Thus, the loop gain constant K, which is affected by the bias current Ip and the gain Ko of the voltage controlled oscillator 40, changes when the process or temperature changes.
상기와 같이 종래의 기술에 있어서 공정 및 온도 변화에 의해 전류 바이어스부의 엔모스 트랜지스터의 게이트 커패시턴스값과 전자이동도가 변함에 따라 바이어스 전류 및 전압 제어 발진기의 이득이 변함으로써, 전체 루프 이득이 변하여 위상 고정 루프의 특성이 불안정해지는 문제점이 있었다.As described above, the gain of the bias current and the voltage controlled oscillator changes as the gate capacitance value and the electron mobility of the NMOS transistor of the current bias portion change according to the process and the temperature change in the prior art, so that the overall loop gain changes and the phase There was a problem that the characteristics of the fixed loop became unstable.
따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 전하 펌프 위상 고정 루프 회로에 있어서 온도 및 공정변화에 의한 상기 전압제어부의 이득변화에 반비례하는 전하 펌프 바이어스회로를 이용하여, 전체 루프 이득이 일정하도록 유지하여 위상 고정 루프의 특성을 안정화시킨 펌프 위상 고정 루프 회로를 제공함에 그 목적이 있다.Therefore, the present invention has been devised to solve the above-mentioned conventional problems, by using a charge pump bias circuit which is inversely proportional to the gain change of the voltage control unit due to temperature and process change in the charge pump phase locked loop circuit. It is an object to provide a pump phase locked loop circuit in which the overall loop gain is kept constant to stabilize the characteristics of the phase locked loop.
도 1은 종래 전하 펌프 위상 고정 루프의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional charge pump phase locked loop.
도 2는 도 1에서 저역 필터부의 회로도.FIG. 2 is a circuit diagram of a low pass filter of FIG. 1. FIG.
도 3은 도 1에서 전류 바이어스부의 회로도.FIG. 3 is a circuit diagram of the current bias unit in FIG. 1. FIG.
도 4는 본 고안 전하 펌프 위상 고정 루프의 구성을 보인 블록도.Figure 4 is a block diagram showing the configuration of the charge pump phase locked loop of the present invention.
도 5는 도 4에서 피티에이티 바이어스부의 회로도.FIG. 5 is a circuit diagram of a PTI bias part in FIG. 4. FIG.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
10 : 위상 주파수 비교기 20 : 전하펌프10: phase frequency comparator 20: charge pump
30 : 저역필터 40 : 전압제어 발진기30: low pass filter 40: voltage controlled oscillator
50 : 분주기 100 : 피티에이티 바이어스부50: divider 100: Pitiiti bias section
NM1∼NM3 : 엔모스 트랜지스터 PM1 : 피모스 트랜지스터NM1 to NM3: NMOS transistor PM1: PMOS transistor
상기와 같은 목적을 달성하기 위한 본 고안의 구성은 입력신호와 궤환신호를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 업/다운신호를 출력하는 위상 주파수 비교기와; 상기 위상 주파수 비교기의 업/다운신호를 입력받아 충전 또는 방전하는 전하펌프와; 상기 전하펌프의 출력신호를 저역 필터링하여 출력하는 저역필터와; 상기 저역필터의 출력신호를 입력받아 입력주파수에 비례하는 주파수를 출력하는 전압 제어 발진기와; 상기 전압제어 발진기의 출력주파수를 N분주하여 출력하는 분주기로 구성한 전하 펌프 위상 고정 루프 회로에 있어서 온도 및 공정에 따라 변하는 상수에 반비례하도록 상기 전하펌프에 바이어스 전류를 공급하는 피티에티 바이어스부를 더 포함하여 된 것을 특징으로 한다.The configuration of the present invention for achieving the above object is a phase frequency comparator for receiving an input signal and a feedback signal and outputs an up / down signal by comparing the difference between the phase and frequency of the two signals; A charge pump for charging or discharging the up / down signal of the phase frequency comparator; A low pass filter for low pass filtering the output signal of the charge pump; A voltage controlled oscillator for receiving an output signal of the low pass filter and outputting a frequency proportional to an input frequency; In the charge pump phase locked loop circuit composed of a divider for dividing the output frequency of the voltage-controlled oscillator by N division and outputting the output frequency, the PTI tie bias unit further supplies a bias current to the charge pump so as to be in inverse proportion to a constant that varies with temperature and process. Characterized in that.
상기 피티에티 바이어스부의 구성은 소오스를 전원전압에 연결하고 드레인과 게이트를 공통연결한 피모스 트랜지스터와; 드레인을 전원전압에 연결하고 게이트가 상기 피모스 트랜지스터의 게이트에 연결한 제1 엔모스 트랜지스터와; 드레인을 상기 피모스 트랜지스터의 드레인에 연결하고 소오스를 저항을 통해 접지에 연결한 제2 엔모스 트랜지스터와; 공통 연결한 드레인과 게이트를 상기 제1 엔모스 트랜지스터의 소오스 및 제2 엔모스 트랜지스터의 게이트에 연결하고 소오스를 접지시킨 제3 엔모스 트랜지스터로 구성하여 된 것을 특징으로 한다.The PTI transistor comprises: a PMOS transistor having a source connected to a power supply voltage and a drain and a gate connected in common; A first NMOS transistor having a drain connected to a power supply voltage and a gate connected to a gate of the PMOS transistor; A second NMOS transistor having a drain connected to the drain of the PMOS transistor and a source connected to ground through a resistor; And a third NMOS transistor having a common drain and a gate connected to the source of the first NMOS transistor and the gate of the second NMOS transistor, and having the source grounded.
이하, 본 고안에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the operation and effect of an embodiment of the present invention will be described in detail.
도 4는 본 고안 전하 위상 고정 루프의 구성을 보인 블록도로서, 이에 도시한 바와 같이 입력신호(ωiθi)와 궤환신호(ωoθo)를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 상기 입력신호(ωiθi)의 주파수가 클경우 업신호(UP)를 출력하고, 작을 경우 다운신호(DN)를 출력하는 위상 주파수 비교기(10)와; 상기 위상 주파수 비교기(10)에서 업신호(UP)가 입력되면 바이어스 전류(Ip)만큼 충전하고, 다운신호(DN)이면 충전된 전류를 방전하는 전하펌프(20)와; 상기 전하펌프(20)의 출력신호의 고주파 노이즈를 제거하도록 저역 필터링하여 출력하는 저역필터(30)와; 상기 저역필터(30)의 출력신호를 입력받아 상기 입력신호(ωiθi)에 비례하는 출력신호(NωoNθo)를 출력하는 전압 제어 발진기(40)와; 상기 전압제어 발진기(40)의 출력신호(NωoNθo)를 N분주하여 출력하는 분주기(50)와; 온도 및 공정에 따라 변하는 상수에 반비례하도록 상기 전하펌프(20)에 바이어스 전류(Ip)를 공급하는 피티에티 바이어스부(100)로 구성한다.FIG. 4 is a block diagram showing the structure of the charge-phase locked loop of the present invention. As shown in FIG. 4, an input signal ω i θ i and a feedback signal ω o θ o are received and the difference between the phase and frequency of the two signals is compared to the input signal. a phase frequency comparator 10 for outputting an up signal UP when the frequency of ω i θ i is large and outputting a down signal DN when small; A charge pump 20 for charging the bias current Ip when the up signal UP is input from the phase frequency comparator 10 and discharging the charged current when the down signal DN is received; A low pass filter 30 for outputting the low pass filtering to remove high frequency noise of the output signal of the charge pump 20; A voltage controlled oscillator 40 which receives an output signal of the low pass filter 30 and outputs an output signal NωoNθo that is proportional to the input signal ω iθ i; A divider 50 for dividing the output signal NωoNθo of the voltage controlled oscillator 40 by N; It is composed of a piety bias unit 100 for supplying a bias current (Ip) to the charge pump 20 so as to be inversely proportional to a constant that varies with temperature and process.
상기 피티에이티 바이어스부(100)는 도 5에 도시한 바와 같이 소오스가 전원전압(VDD)에 연결하고 드레인과 게이트를 공통연결한 피모스 트랜지스터(PM1)와; 드레인을 전원전압(VDD)에 연결하고 게이트가 상기 피모스 트랜지스터(PM1)의 게이트에 연결한 제1 엔모스 트랜지스터(NM1)와; 드레인을 상기 피모스 트랜지스터(PM1)의 드레인에 연결하고 소오스가 저항(R1)을 통해 접지에 연결한 제2 엔모스 트랜지스터(NM2)와; 공통연결한 드레인과 게이트를 각각 상기 제1 엔모스 트랜지스터(NM1)의 소오스 및 제2 엔모스 트랜지스터(NM2)의 게이트에 연결하고 소오스를 접지시킨 제3 엔모스 트랜지스터(NM3)로 구성하며, 이와 같이 구성한 본 고안에 따른 동작과정을 상세히 설명한다.As shown in FIG. 5, the PTI bias unit 100 includes a PMOS transistor PM1 having a source connected to a power supply voltage VDD, and a drain and a gate connected in common; A first NMOS transistor NM1 having a drain connected to a power supply voltage VDD and a gate connected to a gate of the PMOS transistor PM1; A second NMOS transistor NM2 having a drain connected to the drain of the PMOS transistor PM1 and having a source connected to ground through a resistor R1; The drain and gate connected in common are respectively connected to the source of the first NMOS transistor NM1 and the gate of the second NMOS transistor NM2, and are configured as a third NMOS transistor NM3 having a source grounded. It describes the operation process according to the present invention configured as described in detail.
우선, 위상 주파수 비교기(10)에서 입력신호(ωiθi)와 궤환신호(ωoθo)를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 상기 입력신호(ωiθi)의 주파수가 클 경우 업신호(UP)를 출력하고, 작을 경우 다운신호(DN)를 출력한다.First, when the input signal ω i θ i and the feedback signal ω o θ o are received from the phase frequency comparator 10, the difference between the phase and the frequency of the two signals is compared and the frequency of the input signal ω i θ i is large. Outputs a down signal (DN).
따라서, 상기 위상 주파수 비교기(10)에서 업신호(UP)를 입력받은 전하펌프(20)는 피티에이티 바이어스부(100)에서 공급되는 바이어스 전류(Ip)만큼 충전하고, 다운신호(DN)이면 충전된 전류를 방전시킨다.Therefore, the charge pump 20 receiving the up signal UP from the phase frequency comparator 10 charges as much as the bias current Ip supplied from the PTI bias unit 100, and if it is the down signal DN, Discharge the charged current.
그리고, 상기 전하펌프(20)의 출력신호는 저역필터(30)에서 이를 저역 필터링하여 전압 제어 발진기(40)로 공급하고, 이에 상기 전압 제어 발진기(40)에서 상기 입력신호(ωiθi)에 비례하는 출력신호(NωoNθo)를 출력하면, 이를 분주기(50)에서 N분주하여 상기 위상 주파수 비교기(10)로 궤환출력한다.The low pass filter 30 outputs the output signal of the charge pump 20 to the voltage controlled oscillator 40, which is proportional to the input signal ω i θ i in the voltage controlled oscillator 40. When the output signal N [omega] oN [theta] o is output, N is divided by the divider 50 and fed back to the phase frequency comparator 10.
여기서, 상기 바이어스 전류(Ip)는이고, 여기서, S1,S2는 각각 제3, 제2 엔모스 트랜지스터(NM3)(NM2)의 면적비이고 R1은 저항값이므로 공정이나 온도에 변하지 않는 상수이므로, 상기 바이어스 전류(Ip)는 μuCox값에 반비례한다.Here, the bias current Ip is Where S1 and S2 are the area ratios of the third and second NMOS transistors NM3 and NM2, respectively, and R1 is a resistance value and thus is a constant which does not change in a process or temperature, so that the bias current Ip is μ u C. Inversely proportional to ox value.
반면에, 상기 전압 제어 발진기(50)의 이득(Ko)은 μuCox에 비례한다.On the other hand, the gain Ko of the voltage controlled oscillator 50 is proportional to μ u C ox .
따라서,인 루프이득상수(K)는 각각 상기 μuCox값에 반비례하는 바이어스 전류(Ip)와 비례하는 전압 제어 발진기(50)의 이득(Ko)의 곱이므로 온도 및 공정 변화에 의해 변하지 않고 일정한 상수값을 갖는다.therefore, The in-loop gain constant (K) is a product of the gain (Ko) of the voltage-controlled oscillator (50), which is proportional to the bias current (Ip), which is inversely proportional to the μ u C ox value, respectively, and thus is a constant constant unchanged by temperature and process changes. Has a value.
즉, 온도 및 공정변화에 따라 상기 전압제어 발진기(50)의 이득변화(Ko)에 반비례하도록 바이어스 전류(Ip)를 제어하여 전체 루프 이득(K)을 일정하게 유지한다.That is, the bias current Ip is controlled to be inversely proportional to the gain change Ko of the voltage controlled oscillator 50 according to the temperature and the process change, thereby keeping the overall loop gain K constant.
상기에서 상세히 설명한 바와 같이, 본 고안은 전하펌프의 바이어스 전류와 전압 제어 발진기의 이득곱에 비례하는 씨모스 원칩 피엘엘로 널리 사용되는 전하 펌프 위상 고정 루프 회로를 온도 및 공정변화에 의한 상기 전압제어 발진기의 이득변화에 반비례하도록 바이어스 전류를 제어함으로써, 전체 루프 이득을 온도 및 공정에 상관없이 원하는 안정된 루프 특성을 갖는 효과가 있다.As described in detail above, the present invention uses a charge pump phase locked loop circuit, which is widely used as a CMOS one-chip PEL, proportional to the gain product of a bias current and a voltage controlled oscillator of a charge pump. By controlling the bias current so as to be inversely proportional to the gain change, the overall loop gain has the effect of having desired stable loop characteristics regardless of temperature and process.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980020512U KR200331877Y1 (en) | 1998-10-26 | 1998-10-26 | Phase Synchronous Loop Circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980020512U KR200331877Y1 (en) | 1998-10-26 | 1998-10-26 | Phase Synchronous Loop Circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000008708U KR20000008708U (en) | 2000-05-25 |
| KR200331877Y1 true KR200331877Y1 (en) | 2004-03-25 |
Family
ID=49418419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980020512U KR200331877Y1 (en) | 1998-10-26 | 1998-10-26 | Phase Synchronous Loop Circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200331877Y1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568538B1 (en) * | 2004-04-09 | 2006-04-07 | 삼성전자주식회사 | Self bias phase locked loop |
| KR100806585B1 (en) * | 2006-08-11 | 2008-02-28 | (주)카이로넷 | Circuits and Method for Locking Fast in Phase Lock Frequency Synthesizer |
| KR100905836B1 (en) * | 2007-06-28 | 2009-07-02 | 삼성전기주식회사 | Phase Lock Loop improved loop stability |
-
1998
- 1998-10-26 KR KR2019980020512U patent/KR200331877Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000008708U (en) | 2000-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646563A (en) | Charge pump with near zero offset current | |
| US6441660B1 (en) | High speed, wide bandwidth phase locked loop | |
| US5963105A (en) | Trimmable circuitry for providing compensation for the temperature coefficients of a voltage controlled crystal-less oscillator | |
| US5298870A (en) | Voltage controlled ring oscillator having differential amplifier stages | |
| US5334951A (en) | Phase lock loops and methods for their operation | |
| US7339420B2 (en) | Method of switching PLL characteristics and PLL circuit | |
| US4232261A (en) | MOS Control circuit for integrated circuits | |
| US5081428A (en) | Voltage controlled oscillator having 50% duty cycle clock | |
| KR100499960B1 (en) | Charge pump circuit for PLL | |
| US20080309414A1 (en) | Voltage controlled oscillator and phase locked loop circuit incorporating the same | |
| US5585764A (en) | High-speed voltage controlled oscillator which is insensitive to changes in power supply voltage | |
| US7286023B2 (en) | Crystal oscillation circuit with frequency regulation | |
| US5081429A (en) | Voltage controlled oscillator with controlled load | |
| US5880579A (en) | VCO supply voltage regulator for PLL | |
| US6529084B1 (en) | Interleaved feedforward VCO and PLL | |
| JP4124511B2 (en) | Charge pump | |
| US6084480A (en) | Phase locked loop circuit including voltage controlled oscillator and low pass filter | |
| JP2005537688A (en) | Double control frequency synthesizer | |
| KR200331877Y1 (en) | Phase Synchronous Loop Circuit | |
| US7271645B2 (en) | Smart charge-pump circuit for phase-locked loops | |
| US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
| US7157954B2 (en) | Semiconductor type two phase locked loop filter | |
| US4595887A (en) | Voltage controlled oscillator suited for being formed in an integrated circuit | |
| US6320458B1 (en) | Integrated structure with an analog unit supplied by an external supply voltage by means of a low-pass filter and driving elements | |
| US6856182B2 (en) | Charge pump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |