KR200325540Y1 - 24 × 24 Nonblocking Switching Matrix Circuit - Google Patents
24 × 24 Nonblocking Switching Matrix Circuit Download PDFInfo
- Publication number
- KR200325540Y1 KR200325540Y1 KR2019980019723U KR19980019723U KR200325540Y1 KR 200325540 Y1 KR200325540 Y1 KR 200325540Y1 KR 2019980019723 U KR2019980019723 U KR 2019980019723U KR 19980019723 U KR19980019723 U KR 19980019723U KR 200325540 Y1 KR200325540 Y1 KR 200325540Y1
- Authority
- KR
- South Korea
- Prior art keywords
- sts
- output
- matrix
- signals
- gate array
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/167—Redundancy
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
본 고안은 24×24 넌블록킹 스위칭 매트릭스 회로에 관한 것으로, 종래에 사용되는 12×12신호 매트릭스 회로는 스위칭되는 신호 단위수가 제한되어 있기 때문에 대용량의 데이터를 처리하는데 있어서는 처리속도에 있어서 문제점이 있었다.The present invention relates to a 24 × 24 nonblocking switching matrix circuit, and the conventional 12 × 12 signal matrix circuit has a problem in processing speed in processing a large amount of data because the number of signal units to be switched is limited.
이에 본 고안에 의한 24×24 넌블록킹 스위칭 매트릭스 회로는 TD1∼TD24까지의 24개의 STS-1(Synchronous Transport Singal Level-1)신호에 대하여 12개씩 그룹핑하여 입력되도록 인터페이스하는 입력 인터페이스부(10)와, 상기 입력 인터페이스부(10)로부터 12개씩 그룹핑된 24개의 STS-1신호를 입력받아 블록킹 없이 스위칭하여 12개의 출력 단자들중의 하나로 출력하도록 병렬로 배열되는 4개의 12×12 매트릭스 게이트 어레이(21,22,23,24)가 구비되는 STS-1신호 스위칭 게이트 어레이부(20)와, 상기 STS-1신호 스위칭 게이트 어레이부(20)의 제 1, 제 2, 제 3, 제 4 매트릭스 게이트 어레이(21,22,23,24) 각각의 12개의 출력단자들을 그룹핑하여 24개의 출력단자를 만들어내도록 인터페이스 하는 출력 인터페이스부(30)를 포함하여 구성된 것을 특징으로 한다.The 24 × 24 nonblocking switching matrix circuit according to the present invention has an input interface unit 10 for interfacing with 12 STS-1 (Synchronous Transport Singal Level-1) signals from TD1 to TD24 to be inputted in groups of 12. Four 12 × 12 matrix gate arrays 21 arranged in parallel to receive 24 STS-1 signals grouped by 12 from the input interface unit 10 and switch without blocking to output to one of 12 output terminals. The first, second, third and fourth matrix gate arrays of the STS-1 signal switching gate array unit 20 and 22, 23, 24 are provided, and the STS-1 signal switching gate array unit 20 is provided. (21, 22, 23, 24) is characterized in that it comprises an output interface unit 30 for interfacing to produce 24 output terminals by grouping each of the 12 output terminals.
Description
본 고안은 대용량 데이터 전송을 위한 24×24 넌블록킹 스위칭 매트릭스 회로에 관한 것으로, 상세하게는 STS-1(Synchronous Transport Singal Level-1)입출력 신호를 블록킹없이 24×24단위로 스위칭하는데 적합하도록 설계한 STS-1신호에 대한 24×24 넌블록킹 스위칭 매트릭스 회로에 관한 것이다.The present invention relates to a 24 × 24 nonblocking switching matrix circuit for transmitting large data. Specifically, the present invention is designed to be suitable for switching STS-1 (Synchronous Transport Singal Level-1) input / output signals to 24 × 24 units without blocking. A 24x24 nonblocking switching matrix circuit for an STS-1 signal.
지금까지 고속 패킷 전송망에서는 데이터의 손실과 패킷의 전달 지연 시간을 최소화하는 방법에 대한 연구와 발명이 지속적으로 이루어져 왔다. 고속 데이터 전송에서 데이터의 손실과 시간 지연이 발생하지 않는 두 개의 조건을 모두 만족하는 방식은 현재 기술로도 매우 힘들고, 앞으로도 해결하기 힘든 과제라 할 수 있다.Until now, researches and inventions on a method of minimizing data loss and packet propagation delay time have been continuously made in a high speed packet transmission network. In the high speed data transmission, the method of satisfying both the conditions of no data loss and no time delay is very difficult with current technology, and it is a difficult problem to solve in the future.
통신망상은 여러개의 스위치들로 이루어져 있고, 통신망 자체는 스위치의 집합으로 볼 수 있다. 그리고 스위치에서의 처리가 전체 데이터 전송효율을 가늠하는 척도가 되었다. 즉 전체적인 통신효율은 통신매체와 연동하는 스위치의 성능에 의하여 결정된다. 스위치의 형태는 크게 블록킹(Blocking) 스위치와 넌블록킹(non-blocking)으로 나눌수 있다. 블록킹 스위치는 스위치의 입력단에서 출력단으로의 경로 배정이 이루어지지 않는 상황이 발생하며, 이를 블록킹이라 말하고, 이와 반대로 넌블록킹 스위치는 입력 단자의 어디에서나 임의의 출력 단자로의 경로 배정이 이루워지는 스위치를 말한다.The communication network consists of several switches, and the communication network itself can be viewed as a set of switches. And processing at the switch became a measure of overall data transfer efficiency. That is, the overall communication efficiency is determined by the performance of the switch that works with the communication medium. Types of switches can be divided into blocking switches and non-blocking. Blocking switch is a path that does not make a path assignment from the input end of the switch to the output, this is called blocking, on the contrary, non-blocking switch is a switch that is routed to any output terminal anywhere in the input terminal Say.
이들 두가지 스위치의 장단점은 다음과 같다. 블록킹 스위치는 경로 배정 알고리즘에 제약이 있지만 스위치내부에서 경로 배정이 매우 간단한 방법으로 이루어지므로 경로 설정 문제로 인한 필연적인 패킷 손실을 감수한다. 하지만 넌블록킹 스위치의 경우 패킷의 경로 배정에 사용되는 경로 배정 알고리즘은 블록킹 스위치에 비하여 복잡하지만, 경로 배정 과정에서 패킷 손실을 감소시킬 수가 있다는 장점을 가지고 있다. 그리고 넌블록킹 스위치는 하나의 스위치 엘리멘트(Switch Element, SE)에 연결되는 입력 및 출력단자의 수에 제한이 없는 반면, 블록킹 스위치의 SE는 두 개의 입력단과 두 개의 출력단으로 구성되는 특징을 가지고 있다.The advantages and disadvantages of these two switches are: Although blocking switches have limitations in the routing algorithm, routing is done in a very simple way inside the switch, so it takes the inevitable packet loss due to the routing problem. However, in the case of non-blocking switch, the routing algorithm used for routing the packet is more complicated than the blocking switch, but it has the advantage of reducing the packet loss during the routing process. In addition, the non-blocking switch has an unlimited number of input and output terminals connected to one switch element (SE), while the SE of the blocking switch has two input terminals and two output terminals.
상술한 바와 같이 종래에는 고속으로 데이터를 전송하는 과정에서 발생하는 패킷 손실중 통신 선로상에서 발생하는 자연적인 손실은 지속적인 통신 선로의 보완과 이를 이용하는 통신 프로토콜을 개선함으로써 해결이 가능하지만 하나의 통신선로에서 다른 통신 선로로의 연결을 책임지는 스위치상에서의 손실을 막기 위해서는 별도의 방법을 강구해야만 한다.As described above, the natural loss occurring on the communication line among the packet loss occurring in the process of transmitting data at a high speed can be solved by continuously supplementing the communication line and improving the communication protocol using the same. A separate method must be taken to prevent loss on the switch responsible for connecting to other communication lines.
도 1에는 종래에 사용되는 12 × 12 STS-1 신호 스위칭 매트릭스 게이트 어레이 회로가 도시된다.Figure 1 shows a conventional 12 x 12 STS-1 signal switching matrix gate array circuit.
도시된 바와 같이 51.840 MHZ 주파수를 갖는 12개의 STS-1(Synchronous Transport Signal Lebel-1)신호가 12×12단위로 스위칭된다. 즉, 51.840 MHZ 주파수를 갖는 STS-1 신호 TD1 ∼ TD12가 12 × 12 STS-1 신호 스위칭 매트릭스 게이트 어레이 회로(1)에 입력되어 임의의 루트(ROOT)로 스위칭되어 51.840 MHZ 주파수를 갖는 STS-1 신호 RD1 ∼ RD12로 출력된다.As shown, 12 STS-1 (Synchronous Transport Signal Lebel-1) signals having a frequency of 51.840 MHZ are switched in units of 12 x 12 units. That is, STS-1 signals TD1 to TD12 having a frequency of 51.840 MHZ are inputted to the 12 × 12 STS-1 signal switching matrix gate array circuit 1 and switched to an arbitrary root to switch STS-1 having a 51.840 MHZ frequency. It is output by signals RD1-RD12.
51.840 MHZ 주파수를 갖는 12개의 STS-1(Synchronous Transport Signal Lebel-1)신호가 상기 12×12스위칭 매트릭스(Matrix)회로(1)에 인가 되면 임의의 루트(Root)에 따라 STS-1신호가 블록킹 없이 스위칭된다.When 12 STS-1 (Synchronous Transport Signal Lebel-1) signals having a frequency of 51.840 MHZ are applied to the 12 × 12 switching matrix circuit 1, the STS-1 signals are blocked according to an arbitrary root. Is switched without.
그러나, 상기 12×12스위칭 매트릭스(Matrix)회로(1)는 12×12 스위칭 매트릭스로서 게이트 어레이(Gate Array)로 구성되어 있으며, 12×12신호 단위로 스위칭되는 신호 단위수가 제한되어 있기 때문에 대용량의 데이터를 처리하는데 있어서는 처리속도에 문제점이 있다.However, the 12 × 12 switching matrix circuit 1 is composed of a gate array as a 12 × 12 switching matrix, and is limited in the number of signal units switched in units of 12 × 12 signals. There is a problem in processing speed in processing data.
이에 본 고안은 상기 12×12스위칭 매트릭스(Matrix)회로의 문제점을 해결하고 종래의 12×12스위칭 매트릭스를 이용하여 24×24 STS-1 신호를 Blocking 없이 스위칭하면서 신호의 스위칭 단위수를 증대시킬 수 있는 24×24 스위칭 매트릭스 회로를 제공하는 것을 그 목적으로 한다.Accordingly, the present invention solves the problem of the 12 × 12 switching matrix circuit and increases the number of switching units of the signal while switching the 24 × 24 STS-1 signal without blocking by using a conventional 12 × 12 switching matrix. It is an object of the present invention to provide a 24 × 24 switching matrix circuit.
도 1 은 종래의 24×24 넌블록킹 스위칭 매트릭스 회로도,1 is a conventional 24 × 24 nonblocking switching matrix circuit diagram,
도 2 는 본 발명의 일실시에 의한 24×24 넌블록킹 스위칭 매트릭스 회로도.2 is a 24 × 24 nonblocking switching matrix circuit diagram in accordance with one embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 입력 인터페이스 회로부 20 : STS-1신호 스위칭 게이트 어레이부10: input interface circuit 20: STS-1 signal switching gate array
30 : 출력 인터페이스 회로부30: output interface circuit
상기 목적을 달성하는 본 고안에 의한 24×24 넌블록킹 스위칭 매트릭스 회로는 TD1∼TD24까지의 24개의 STS-1(Synchronous Transport Singal Level-1)신호에 대하여 12개씩 그룹핑하여 입력되도록 인터페이스하는 입력 인터페이스부와, 상기 입력 인터페이스부로부터 12개씩 그룹핑된 24개의 STS-1신호를 입력받아 블록킹 없이 스위칭하여 12개의 출력 단자들중의 하나로 출력하도록 병렬로 배열되는 4개의 12×12 매트릭스 게이트 어레이가 구비되는 STS-1신호 스위칭 게이트 어레이부와, 상기 STS-1신호 스위칭 게이트 어레이부의 제 1, 제 2, 제 3, 제 4 매트릭스 게이트 어레이의 각각의 12개의 출력단자들을 그룹핑하여 24개의 출력단자를 만들어내도록 인터페이스 하는 출력 인터페이스부를 포함하여 구성된 것을 특징으로 한다.The 24 × 24 nonblocking switching matrix circuit according to the present invention, which achieves the above object, is input interface unit for interfacing to input 12 groupings of 24 STS-1 signals from TD1 to TD24. And an STS having four 12 × 12 matrix gate arrays arranged in parallel so as to receive 24 STS-1 signals grouped by 12 from the input interface unit, switch without blocking, and output to one of 12 output terminals. -1 signal switching gate array unit and 12 output terminals of each of the first, second, third, and fourth matrix gate arrays of the STS-1 signal switching gate array unit to interface to create 24 output terminals Characterized in that configured to include an output interface.
상기 입력 인터페이스부의 바람직한 일실시예는 TD1∼TD12 신호가 각각 제 1 매트릭스 게이트 어레이와 제 2 매트릭스 게이트 어레이에 각각 이중화되어 입력되게 하고, TD13 ∼ TD24의 STS-1 신호가 각각 제 3 , 제 4 매트릭스 게이트 어레이에 이중화되어 입력되게 인터페이스 하도록 구성된다.According to a preferred embodiment of the input interface unit, the TD1 to TD12 signals are inputted to the first matrix gate array and the second matrix gate array, respectively, and the STS-1 signals of the TD13 to TD24 are respectively the third and fourth matrix. And configured to interface with the gate array redundantly input.
상기 출력 인터페이스부의 바람직한 일실시예는 상기 제 1, 제 3 매트릭스 게이트 어레이의 각각의 출력단자를 공통화하여 RD 1 ∼ RD 12 출력신호의 하나로 출력되게 하고, 상기 제 2, 제 4 매트릭스 게이트 어레이의 각각의 출력단자를 공통화하여 RD 13 ∼ RD 24 출력신호의 중의 하나로 출력되게 인터페이스 하도록 구성된다.According to a preferred embodiment of the output interface unit, the output terminals of the first and third matrix gate arrays are commonly shared to be output as one of the RD 1 to RD 12 output signals, and each of the second and fourth matrix gate arrays is provided. And output terminals of the RD 13 to RD 24 output signals in common.
이하 첨부한 도면을 참조하여 본 고안을 상세히 설명하도록 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2에 본 고안의 일실시예에 의한 24×24 넌블록킹 스위칭 매트릭스 회로가 도시된다. 도시된 바와 같이 크게 입력 인터페이스 회로부(10)와 STS-1신호 스위칭 게이트 어레이부(20)와 출력 인터페이스 회로부(30)로 구성된다.2 shows a 24x24 nonblocking switching matrix circuit according to one embodiment of the present invention. As shown in the drawing, the input interface circuit unit 10, the STS-1 signal switching gate array unit 20, and the output interface circuit unit 30 are largely comprised.
상세하게는 TD1∼TD24까지의 24개의 STS-1(Synchronous Transport Singal Level-1)신호에 대하여 12개씩 그룹핑하여 입력되도록 인터페이스하는 입력 인터페이스 회로(10)와; 상기 입력 인터페이스 회로(10)로부터 12개씩 그룹핑된 24개의 STS-1신호를 입력받아 블록킹 없이 스위칭하여 12개의 출력 단자들중의 하나로 출력하도록 병렬로 배열되는 4개의 12×12 매트릭스 게이트 어레이(21,22,23,24)가 구비되는 STS-1신호 스위칭 게이트 어레이 회로(20)와; 상기 STS-1신호 스위칭 게이트 어레이 회로(20)의 제 1, 제 2, 제 3, 제 4 매트릭스 게이트 어레이(21,22,23,24) 각각의 12개의 출력단자들을 그룹핑하여 24개의 출력단자를 만들어내도록 인터페이스 하는 출력 인터페이스 회로(30)로 구성된다.In detail, an input interface circuit 10 for interfacing to input 12 groups of 24 STS-1 (Synchronous Transport Singal Level-1) signals from TD1 to TD24 is input; Four 12 × 12 matrix gate arrays 21 arranged in parallel to receive 24 STS-1 signals grouped by 12 from the input interface circuit 10 and switch without blocking to output to one of 12 output terminals. An STS-1 signal switching gate array circuit 20 including 22, 23, and 24; Twelve output terminals of each of the first, second, third, and fourth matrix gate arrays 21, 22, 23, and 24 of the STS-1 signal switching gate array circuit 20 are grouped into 24 output terminals. It consists of an output interface circuit 30 that interfaces to produce.
상기 입력 인터페이스 회로부(10)는 STS-1신호가 인가되는 입력 인터페이스 회로로 24개의 STS-1신호 경로(path)로 구성된다. 상기 STS-1신호 스위칭 게이트 어레이부(20)는 12×12 STS-1신호 스위칭 게이트 어레이(21,22,23,24)가 4개로 조합되어 구성된다. 상기 2출력 인터페이스 회로부(30)는 STS-1 신호가 출력되는 출력 인터페이스 회로로 24개의 STS-1 신호로 구성된다.The input interface circuit unit 10 is an input interface circuit to which the STS-1 signal is applied and is composed of 24 STS-1 signal paths. The STS-1 signal switching gate array unit 20 is composed of four 12 × 12 STS-1 signal switching gate arrays 21, 22, 23, and 24. The two output interface circuit unit 30 is an output interface circuit for outputting an STS-1 signal and includes 24 STS-1 signals.
상기 입력 인터페이스 회로부(10)와 STS-1신호 스위칭 게이트 어레이부(20)와 출력 인터페이스 회로부(30)의 상세한 연결상태를 설명한다.A detailed connection state of the input interface circuit unit 10, the STS-1 signal switching gate array unit 20, and the output interface circuit unit 30 will be described.
우선, 상기 입력 인터페이스 회로부(10)와 상기 STS-1신호 스위칭 게이트 어레이부(20)의 입력연결을 살펴보면, 상기 입력 인터페이스 회로부(10)로부터 상기 STS-1신호 스위칭 게이트 어레이부(20)로 입력되는 STS-1 신호 TD1∼TD24중 TD1∼TD12의 STS-1 신호는 각각 제 1 매트릭스 게이트 어레이(21)와 제 2 매트릭스 게이트 어레이(22)에 각각 이중화되어 입력되도록 연결된다. 또한 TD13 ∼ TD24의 STS-1 신호는 각각 제 3 매트릭스 게이트 어레이(23)와 제 4 매트릭스 게이트 어레이(24)에 각각 이중화되어 입력되도록 연결된다.First, referring to the input connection between the input interface circuit unit 10 and the STS-1 signal switching gate array unit 20, inputs from the input interface circuit unit 10 to the STS-1 signal switching gate array unit 20. Of the STS-1 signals TD1 to TD24, the STS-1 signals of TD1 to TD12 are respectively connected to the first matrix gate array 21 and the second matrix gate array 22 so as to be dually inputted. In addition, the STS-1 signals of TD13 to TD24 are respectively connected to the third matrix gate array 23 and the fourth matrix gate array 24 so as to be redundantly input.
상기 STS-1신호 스위칭 게이트 어레이부(20)로부터 상기 출력 인터페이스 회로부(30)로 출력되는 STS-1 신호의 연결을 살펴보면, 제 1 매트릭스 게이트 어레이(21)의 12개의 출력단자는 상기 제 3 매트릭스 게이트 어레이(23)의 12개의 출력단자에 각각 공통화되어 출력되어지고, 상기 제 2 매트릭스 게이트 어레이(22)의 12개의 출력단자는 상기 제 4 매트릭스 게이트 어레이(24)의 12개의 출력단자에 각각 공통화되어 출력되어진다.Looking at the connection of the STS-1 signal output from the STS-1 signal switching gate array unit 20 to the output interface circuit unit 30, twelve output terminals of the first matrix gate array 21 are connected to the third matrix gate. 12 output terminals of the second matrix gate array 22 are commonly output to the 12 output terminals of the array 23, respectively, and are output to the 12 output terminals of the fourth matrix gate array 24. It is done.
상기 출력 인터페이스 회로부(30)는 제 1, 제 3 매트릭스 게이트 어레이(21,23)를 통해 공통화되어 출력되는 12개의 STS-1 신호를 각각 RD1 ∼ RD12의 출력신호로 받고, 제 2, 제 4 매트릭스 게이트 어레이(22,24)를 통해 공통화되어 출력되는 12개의 STS-1 신호를 각각 RD13∼ RD24의 출력신호로 받도록 구성된다.The output interface circuit unit 30 receives 12 STS-1 signals which are commonly output through the first and third matrix gate arrays 21 and 23 as output signals of RD1 to RD12, respectively, and the second and fourth matrixes. 12 STS-1 signals which are commonly output through the gate arrays 22 and 24 are output as RD13 to RD24 output signals, respectively.
상기와 같이 구성된 본 고안의 일실시예에 의한 24×24 넌블록킹 스위칭 매트릭스 회로의 동작을 살펴보면, 우선 51.840 MHZ 주파수를 갖는 24개의 STS-1신호가 100회로에 인가되면 24개의 STS-1 신호는 제 1, 제 2, 제 3, 제 4 매트릭스게이트 어레이회로(21,22,23,24)와 같이 4 개의 12×12 STS-1 신호 게이트 어레이가 조합되어 24×24 STS-1신호 스위칭 매트릭스가 구성된다.Looking at the operation of the 24 × 24 nonblocking switching matrix circuit according to an embodiment of the present invention configured as described above, if 24 STS-1 signals having a frequency of 51.840 MHZ is applied to 100 circuits, 24 STS-1 signals Like the first, second, third, and fourth matrix gate array circuits 21, 22, 23, and 24, four 12 × 12 STS-1 signal gate arrays are combined to form a 24 × 24 STS-1 signal switching matrix. It is composed.
이때 TD1∼TD24중 임의의 STS-1신호가 입력되면 4개의 게이트 어레이 조합으로 된 24×24매트릭스를 통해 블록킹 없이 스위칭 되어 임의의 출력 경로인 RD1∼RD24중 하나의 경로로 선택되어 접속된다.At this time, if any STS-1 signal of TD1 to TD24 is input, it is switched without blocking through a 24x24 matrix of four gate array combinations, and is selected and connected to one of arbitrary output paths RD1 to RD24.
24×24스위칭 매트릭스를 통해 선택된 51MHZ 주파수를 갖는 STS-1 신호가 상기 출력 인터페이스 회로부(30)를 통해 인터페이스 된다.An STS-1 signal having a 51 MHZ frequency selected through a 24 × 24 switching matrix is interfaced through the output interface circuitry 30.
따라서 24개의 임의의 STS-1 신호가 블록킹 없이 스위칭 되어 임의의 출력 경로로 전송된다.Thus, 24 arbitrary STS-1 signals are switched without blocking and sent to any output path.
이상에서 설명한 본 고안은 전술한 실시예 및 첨부된 도면에 의해 한정된 것이 아니고, 본 고안의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변환 및 변경이 가능한 것이 본 고안이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common knowledge in the technical field to which the present invention pertains that various substitutions, conversions, and changes can be made without departing from the technical idea of the present invention. It will be apparent to those who have
본 고안에 의하면, 종래의 12×12스위칭 매트릭스를 이용하여 4개의 조합으로 24×24 STS-1 신호를 블록킹 없이 스위칭하면서 신호의 스위칭 단위수를 증대시킴으로써 시스템의 성능을 개선시키고, 많은 양의 데이터를 동시에 전송할 수 있으므로, 네트워크를 통해 전송되는 데이터의 양이 많은 영상 통신 등에 적용할 경우 통신 서비스를 향상시키는 효과를 제공한다.According to the present invention, the performance of the system is improved by increasing the number of switching units of the signal while switching the 24 × 24 STS-1 signal without blocking in four combinations using a conventional 12 × 12 switching matrix. Since it can be transmitted at the same time, when the amount of data transmitted through the network is applied to a large amount of video communication, it provides an effect of improving the communication service.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980019723U KR200325540Y1 (en) | 1998-10-15 | 1998-10-15 | 24 × 24 Nonblocking Switching Matrix Circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980019723U KR200325540Y1 (en) | 1998-10-15 | 1998-10-15 | 24 × 24 Nonblocking Switching Matrix Circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000008121U KR20000008121U (en) | 2000-05-15 |
| KR200325540Y1 true KR200325540Y1 (en) | 2003-11-15 |
Family
ID=49337834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980019723U KR200325540Y1 (en) | 1998-10-15 | 1998-10-15 | 24 × 24 Nonblocking Switching Matrix Circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200325540Y1 (en) |
-
1998
- 1998-10-15 KR KR2019980019723U patent/KR200325540Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000008121U (en) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4685101A (en) | Digital multiplexer for PCM voice channels having a cross-connect capability | |
| EP0174998B1 (en) | Multiplexed interconnection of packet switching node packages | |
| US4695999A (en) | Cross-point switch of multiple autonomous planes | |
| CA1258113A (en) | Packet switching network with multiple packet destinations | |
| US4521880A (en) | Time-slot interchanger for fast circuit switching | |
| US4616358A (en) | Switching matrix network | |
| EP0146292B1 (en) | Fast circuit switching system | |
| KR920005106B1 (en) | Distributed prioritized concentrator | |
| CA2036756C (en) | High-speed time-division switching system | |
| US3851105A (en) | Time division switching network employing space division stages | |
| FI95854C (en) | Method and digital cross-connect architecture for cross-linking SDH signals | |
| CA1216652A (en) | Method of growth of a digital switchblock | |
| KR200325540Y1 (en) | 24 × 24 Nonblocking Switching Matrix Circuit | |
| JPH0813014B2 (en) | Modular active optical fiber coupler unit and system thereof | |
| US3632884A (en) | Time division communication system | |
| EP0170799B1 (en) | Switching systems | |
| US5079769A (en) | Flexible multiplexer | |
| CA1241098A (en) | Arrangement for controlling switched speech or data communication in a communications exchange | |
| US5039986A (en) | High speed dynamic allocator for various length time slots | |
| US5612954A (en) | Time switch system | |
| US5079761A (en) | Circuit arrangement for a centrally-controlled, time-division multiplex telephone switching system having a central switching matrix network and decentralized terminal groups | |
| US5414415A (en) | Cross-connect apparatus capable of avoiding a superfluous detour route therein | |
| De Bosio et al. | Deterministic and statistic circuit assignement architectures for optical switching systems | |
| EP0369116B1 (en) | TDM switching matrix controller | |
| KR100311228B1 (en) | Cell/Packet Switching System With Multiple Plane Operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |