KR20030097533A

KR20030097533A - 3λ/4 등가 집중소자를 이용한 저손실 방향성 결합기 및 이를 응용한 광대역 커플러, 평형 증폭기 및 위상 변환기

Info

Publication number: KR20030097533A
Application number: KR1020020034941A
Authority: KR
Inventors: 강인호
Original assignee: 강인호
Priority date: 2002-06-21
Filing date: 2002-06-21
Publication date: 2003-12-31

Abstract

본 발명은 집중소자를 이용하여 브랜치 라인 결합기(Branch Line Coupler) 회로를 설계하도록 함으로써 소형화를 이룰 수 있도록 하고, 270° 지연라인(Delay Line)을 이용하도록 함으로써 낮은 삽입손실과 동시에 반사특성이 우수한 특성을 구현할 수 있는 집중소자를 이용한 방향성 결합기에 관한 것으로서,

상하로 평행하게 3λ/4의 간격을 두고 제1 및 제2 전송선로(Transmission Line)가 형성되고, 상기 제1 및 제2 전송선로를 연결하여 다리 (Branch) 역할을 하는 제3 및 제4 전송선로가 3λ/4의 간격을 두고 형성되며, 각각의 전송선로에 등가적인 집중소자로 대체되어 이루어지되; 상기 제 1,2,3,4 전송선로는 각각 개별적으로 π-형 집중소자로 이루어지는 것을 특징으로 한다.

이때, 각 선로의 연결부위는 인덕터가 병렬 결합이 되어 그 크기가 작아지게 되기 때문에 인덕턴스의 크기가 줄어들면 손실이 줄어들어서 전체 방향성 결합기의 손실이 줄어들게 된다.

Description

3λ/4 등가 집중소자를 이용한 저손실 방향성 결합기{LOW INSERTION LOSS DIRECTIONAL COUPLER USING 3λ/4 EQUIVALENT LUMPED ELEMENT}

본 발명은 등가 집중소자를 이용한 방향성 결합기에 관한 것으로서, 더욱 상세하게는 집중소자로 회로를 설계하여 소형화를 이루고, 고주파(RF) 신호의 파워(power)를 나누어 보냄으로써 삽입손실 및 반사손실을 줄일 수 있는 3λ/4 등가 집중소자를 이용한 저손실 방향성 결합기에 관한 것이다.

일반적으로 무선통신 네트워크 또는 시스템에서 사용되는 방향성 결합기는 마이크로 고주파 신호를 분리하거나 결합하는 특성을 갖는 소자로서, 혼합기(Mixer) 내에서 고주파 파워(RF Power)의 분기 또는 결합, 소스(Source)로부터 시스템의 레벨(Level) 제어를 위한 파워의 샘플링, 회로망 분석기에서 입력신호와 반사신호의 분리, 다수의 부하에 대한 고주파 파워의 분배 등을 위해 광범위하게 사용되는 소자이다.

이러한 방향성 결합기는 크게 도파관형, 브랜치 라인(Branch-Line)형, 결합 전송선로(Coupled-Transmission-Line)형 등으로 분류할 수 있으며, 그 용도에 따라 다양한 형태로 구현되어 사용된다.

일반적으로 90° 지연라인(Delay Line:)을 사용하는 방향성 결합기는 도 1에 도시된 바와 같이, 입력포트(P1), 출력포트(P2), 결합포트(P3) 및 격리포트(P4) 등의 4단자를 갖는다. 이때, 이상적인 방향성 결합기는 입력포트(P1)로 입력된 파워(power)의 1/2씩이 각각 출력포트(P2) 및 결합포트(P3)로 분기되어 나가게 되며, 격리포트(P4)로의 반사값은 0 이다.

최근에, 회로 전자제품의 경향을 소형화이다. 그런데 방향성 결합기는 그 크기가 본질적으로 주파수에 의하여 결정이 되기 때문에 소형화시키기가 어렵게 되는문제점이 있다. 예를 들어, 1㎓의 90° 지연라인(Delay Line)을 이용한 방향성 결합기의 길이는 대략 3 내지 4㎝가 되고, 길이는 주파수에 반비례하게 된다.

한편, 90° 지연라인 대신에 270° 지연라인을 사용한 방향성 결합기가 가능하기는 하나, 이는 크기가 90° 지연라인을 이용한 경우에 비하여 약 3배 가량(9 내지 12㎝)이 되기 때문에 종래에는 아예 상상조차 할 수 없었다.

상기와 같은 길이의 문제점을 해결하기 위하여 집중소자로 방향성 결합기 회로를 설계하는 기술이 제시되고 있다.

도 2는 종래 기술에 의한 90° 지연라인의 등가 집중소자를 이용한 브랜치 라인 결합기(BLC)의 등가회로를 나타내는 도면이다. 이렇게 함으로써 방향성 결합기의 크기를 1㎜*1㎜로 줄일 수 있다.

한편, 일반적인 인덕터의 선택도 인자(Quality Factor)는 Q=wL/R 이다. 여기서, 인덕턴스의 값이 커질수록 최대 선택도는 줄어드는 경향이 있음을 도 3을 통하여 알 수 있다. 즉, 인덕턴스의 값이 작으면 작을수록 손실이 적음을 알 수있다.(참고 문헌, "Improved Three-Dimensional GaAs Inductors", IEEE MTT-S ,Belinda Piernas, pp190 2001년.) 이러한 Q값을 도표로 표현하면 다음의 표 1과 같이 나온다.

L 값	PEAK Q
1.106	33.39
2.016	27.22
2.936	24.27
5.275	23.71

상기 첨부도면 도 2를 참조하면, 상하로 평행하게 제1 및 제2 전송선로와 등가 집중회로로 표현된 회로 내의 제1 및 제2 인덕터(L1,L2)의 인덕턴스(L) 값은 2.81nH 이고, 이때 최대 Q 값은 24.3이 되고, 이 경우 레지스턴스(R) 값은 1.452Ω이다. 또한, 상기 제1 및 제2 전송선로를 연결하여 다리(Branch) 역할을 하며 좌우로 평행하게 λ/4의 간격을 두고 형성된 제3 및 제4 전송선로와 등가 집중회로로 표현된 회로 내에 있는 제3 및 제4 인덕터(L3,L4)의 인덕턴스(L) 값은 3.98nH 이고, 최대 Q 값은 24가 되어, 레지스턴스(R) 값은 2.08Ω이다.

또한, 상기 각각의 포트에 포함되는 임피던스(Z) 값은 모두 50Ω 이며, 상기 각각의 전송선로의 연결단과 접지단 사이에 연결되는 캐패시터(C1,C2,C3,C4)의 캐패시턴스(C) 값은 모두 3.841㎊ 이며, 캐패시터의 일반적인 Q 값은 인덕터보다 매우 높기 때문에 문제가 되지 않는 것으로 되어 있다.

상기와 같은 등가회로에 따라 본 출원인이 시뮬레이션으로 삽입손실 및 반사손실을 확인한 결과 도 4에 도시된 바와 같은 그래프를 얻을 수 있었다. 상기 첨부도면 도 4에서는 삽입손실은 dB(S(2,1)) 및 dB(S(3,1))로 표시되어 있는데, m2에서 m1 보다 더 브로드(broad)함을 알 수 있다.

결국, 종래 기술에 의한 90° 지연라인을 이용한 3데시벨 방향성 결합기에서는 도 2에 도시된 바와 같이 집중소자를 이용하여 크기는 줄일 수 있었으나, 삽입손실 및 반사손실의 특성이 좋지 못하는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 도출된 것으로서, 그 목적은 3λ/4 등가 집중소자를 이용하여 브랜치 라인 결합기(Branch Line Coupler) 회로를설계하도록 함으로써 소형화를 이룰 수 있는 3λ/4 등가 집중소자를 이용한 저손실 방향성 결합기를 제공하는데 있다.

또한, 본 발명의 다른 목적은 270° 지연라인(Delay Line)을 이용하도록 함으로써 삽입손실 및 반사손실에서 저손실을 구현할 수 있는 3λ/4 등가 집중소자를 이용한 저손실 방향성 결합기 및 이를 이용한 위상변환기를 제공하는데 있다.

상기의 목적을 달성하기 위한 본 발명의 특징에 따르면, 상하로 평행하게 3λ/4의 간격을 두고 제1 및 제2 전송선로(Transmission Line)가 형성되고, 상기 제1 및 제2 전송선로를 연결하여 다리 (Branch) 역할을 하는 제3 및 제4 전송선로가 3λ/4의 간격을 두고 형성되며, 각각의 3λ/4 전송선로에 등가적으로 집중소자가 연결되어 이루어지되; 상기 집중소자는 제1,2,3,4 전송선로에 각각 개별적으로 대체되는 등가 집중회로 내에 있는 캐패시터와, 상기 각 캐패시터의 단부 즉, 연결단과 접지단 사이에 각각 개별적으로 연결되는 인덕터를 포함하여 이루어지는 3λ/4 등가 집중소자를 이용한 저손실 방향성 결합기를 제공한다.

결국, 본 발명은 상하로 평행하게 3λ/4의 간격을 두고 제1 및 제2 전송선로(Transmission Line)가 형성되고, 상기 제1 및 제2 전송선로를 연결하여 다리(Branch) 역할을 하는 제3 및 제4 전송선로가 3λ/4의 간격을 두고 형성되며, 각각의 3λ/4 전송선로에 대응하여 등가적으로 π-형 회로가 도 4에 도시된 바와 같이 구현된다. 이 경우 π-형 등가회로가 연결되는 연결부위에서 인덕터가 병렬로 결합되는 것을 알 수 있다. 병렬로 결합되는 인덕터의 크기는 기존의 크기보다 줄어드는 것을 통상적으로 알려진 합성 인덕턴스를 구하는 식으로부터 알 수 있다.이와 같이 줄어든 인덕턴스는 손실을 줄이는 효과가 있음을 도 2로부터 알 수 있다. 이러한 줄어드는 인덕턴스의 값은 전체 방향성 결합기의 손실을 줄여주는 역할을 하게 된다.

이 경우 인턱턴스의 값은 도 5에서와 같이 1.65015nH가 나오는데 이때의 최대 Q 값은 31이 나오게 된다. 따라서 L=1.65015일 때의 레지스턴스(R) 값은 0.67로 매우 작게 나오는 것을 알 수 있다.

도 1은 일반적인 90° 지연라인을 이용한 방향성 결합기의 구성을 나타내는 도면

도 2는 종래 기술에 의하여 90° 지연라인을 이용한 브랜치 라인 결합기의 등가 집중회로를 나타내는 도면

도 3은 GaAs 인덕턴스의 Q 값 변화를 나타내는 도면으로서, Q 값이 커질수록 최대 선택도는 줄어드는 경향을 나타내는 그래프

도 4는 도 2에 의한 삽입손실과 반사손실의 결과의 예를 나타내는 그래프

도 5는 본 발명에 의한 3λ/4 전송선로의 π-형 등가회로를 나타내는 도면

도 6은 본 발명에 의하여 270° 지연라인을 이용한 브랜치 라인 결합기의 등가 집중회로를 나타내는 도면

도 7은 도 6에 의한 삽입손실과 반사손실의 결과의 예를 나타내는 그래프

도 8은 본 발명의 기술적 사상이 적용된 270° BLC를 이용한 위상변환기(phase shifter)의 등가회로를 나타내는 도면

도 9는 도 8에서 위상을 30° 증가시킨 경우에 삽입손실 및 반사손실의 결과를 나타내는 그래프

도 10은 도 8에서 2㎓에서 위상을 20°씩 증가시켰을 때 90°까지의 위상변화를 나타내는 스미스 선도

도 11은 도 8에서 양쪽 오픈라인(open line)의 길이를 가변 시켰을 때 측정한 S-파라미터 S11 및 S21을 나타내는 표

도 12는 본 발명의 기술적 사상이 적용된 90° BLC를 이용한 위상변환기(phase shifter)의 등가회로를 나타내는 도면

도 13은 도 12에서 위상을 30° 증가시킨 경우에 삽입손실 및 반사손실의 결과를 나타내는 그래프

도 14는 도 12에서 2㎓에서 위상을 20°씩 증가시켰을 때 90°까지의 위상변화를 나타내는 스미스 선도

도 15는 도 12에서 양쪽 오픈라인(open line)의 길이를 가변 시켰을 때 측정한 S-파라미터 S11 및 S21을 나타내는 표

도 16은 본 발명의 다른 실시예에 의한 브랜치 라인 결합기의 등가 집중회로를 나타내는 도면

도 17은 본 발명이 적용된 고전력 증폭기의 예를 나타내는 블록도

도 18은 본 발명이 적용된 저전압 증폭기의 예를 나타내는 블록도

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

도 5는 본 발명에 의한 3λ/4 전송선로의 π-형 등가회로를 나타내는 도면이고, 도 6은 본 발명에 의하여 270° 지연라인을 이용한 브랜치 라인 결합기의 등가회로를 나타내는 도면이며, 도 7은 도 6에 의한 삽입손실과 반사손실의 결과의 예를 나타내는 그래프이다.

본 발명의 3데시벨 방향성 결합기는 상하로 평행하게 3λ/4의 간격을 두고 제1 및 제2 전송선로(Transmission Line)가 형성되고, 상기 제1 및 제2 전송선로를 연결하여 다리(Branch) 역할을 하는 제3 및 제4 전송선로가 3λ/4의 간격을 두고 형성된다. 결국, 본 발명에 의한 3λ/4 전송선로의 π-형 등가회로는 도 5에 도시된 바와 같은 구성을 갖게 된다.

상기 첨부도면 도 6을 참조하면, 상기 제1 및 제2 전송선로에 대체되는 제1 및 제2 캐패시터(C1,C2)의 캐패시턴스(C) 값은 2.249㎊ 이고, 상기 제3 및 제4 전송선로에 대체되는 제3 및 제4 캐패시터(C3,C4)의 캐패시턴스(C) 값은 1.592356㎊ 이다.

또한, 상기 각각의 포트에 포함되는 임피던스(Z) 값은 모두 50Ω 이며, 상기 각각의 전송선로의 연결단과 접지단 사이에 연결되는 인덕터의 인덕턴스(L) 값은 1.65015nH 이고, 레지스턴스(R) 값은 0.67Ω이다.

결국, 도 2에 도시된 종래의 90° 지연라인을 이용하는 경우에 비하여 각 인덕터의 인덕턴스(L) 값이 감소된다. 즉, 도 2에서는 인덕터의 인덕턴스(L) 값이 2.81nH 및 3.98nH 인데 반하여, 본 발명에 의한 인덕터의 인덕턴스(L) 값은 상기 인덕턴스(L) 값 2.81nH 및 3.98nH 의 합성값이 되어 1.65015nH 로 감소되게 된다.

또한, 상기 인덕터의 인덕턴스(L) 값이 감소함에 따라 레지스턴스(R) 값도 0.67Ω로 감소하게 되어 삽입손실 및 반사손실을 줄일 수 있게 된다. 상기와 같은 등가회로에 따라 본 출원인이 삽입손실 및 반사손실을 확인한 결과 도 7에 도시된 바와 같은 그래프를 얻을 수 있었다.

종래 기술에 의하여 90° 지연라인을 이용한 브랜치 라인 결합기(도 2 및 도 4 참조)와 본 발명에 의하여 270° 지연라인을 이용한 브랜치 라인 결합기(도 6 및 도 7 참조)의 S-파라미터를 비교하면 하기의 표 2와 같다.

S-파라미터	90° BLC(dB)	270° BLC(dB)
S11	-25.7	-28.7
S44	-25.7	-28.7
S21	-3.82	-3.67
S31	-3.88	-3.67

상기 표 2에서와 같이 S-파라미터 S11 및 S44를 보면 본 발명에서 낮은 반사손실을 나타냄을 확인할 수 있고, S-파라미터 S21 및 S31을 보면 본 발명에서 낮은 삽입손실을 나타냄을 확인할 수 있다.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.

예를 들어, 첨부도면 도 8은 본 발명의 기술적 사상이 적용된 270° BLC를 이용한 위상변환기(phase shifter)의 등가회로를 나타내는 도면이며, 도 9는 도 8에서 오픈 스터브(open stub : MLOC)의 위상을 30° 증가시킨 경우에 삽입손실 및 반사손실의 결과를 나타내는 그래프이고, 도 10은 도 8에서 2㎓에서 오픈 스터브(open stub : MLOC)의 위상을 20°씩 증가시켰을 때 90°까지의 위상변화를 나타내는 스미스 선도이고, 도 11은 도 8에서 양쪽 오픈라인(open line)의 길이를 가변 시켰을 때 측정한 S-파라미터 S11 및 S21을 나타내는 표이다.

상기 도 8에서 보듯이, 포트 2(TL1) 및 포트 3(TL2)은 오픈 스터브로서 길이가 2.5㎜ 씩 변하여 2㎓에서 10°의 위상변화를 가져온다.

한편, 첨부도면 도 12는 본 발명의 기술적 사상이 적용된 90° BLC를 이용한 위상변환기(phase shifter)의 등가회로를 나타내는 도면이고, 도 13은 도 12에서 위상을 30° 증가시킨 경우에 삽입손실 및 반사손실의 결과를 나타내는 그래프이며, 도 14는 도 12에서 2㎓에서 위상을 20°씩 증가시켰을 때 90°까지의 위상변화를 나타내는 스미스 선도이고, 도 15는 도 12에서 양쪽 오픈라인(open line)의 길이를 가변 시켰을 때 측정한 S-파라미터 S11 및 S21을 나타내는 표이고, 도 16은본 발명의 다른 실시예에 의한 브랜치 라인 결합기의 등가 집중회로를 나타내는 도면이고, 도 17은 본 발명이 적용된 고전력 증폭기의 예를 나타내는 블록도이고, 도 18은 본 발명이 적용된 저전압 증폭기의 예를 나타내는 블록도이다.

상기 첨부도면 도 12를 참조하면, 오픈 스터브(open stub)를 10° 변화시키면 길이가 L=2.51185mm 씩 변하게 되고, 전송선로폭은 W=1.12045mm가 된다. 이때, 90° 지연라인(delay line)의 길이는 L=22.6066 가 된다.

또한, 상기 첨부도면 도 16을 참조하면, L1'=L1/2가 되어서 이 경우에도 Q가 높아지기 때문에 상대적으로 손실이 줄어들게 된다. 이와 같이 3개 혹은 5개 등 홀수 개 연결할 때도 동일한 효과가 있게 된다. 이때, 3개 혹은 5개 등 많이 연결할수록 주파수의 관점에서 더욱 브로드(broad) 해진다.

한편, 상기 첨부도면 도 17에 도시된 바와 같이, 본 발명에 의한 270° 지연라인을 이용한 결합기는 밸런스드 고전력 증폭기(balanced high power amplifier)에도 응용이 가능한데, 그 이유는 고출력에 사용되는 트랜지스터는 입출력 임피던스가 매우 작은 특징을 가지고 있는데, 이 경우 입출력 정합(maching)에 상당한 어려움이 있게 되는데, 결과적으로 입출력 반사특성을 악화시킨다. 이 경우 270° 브랜치 라인 결합기를 이용하여 밸런스드 고전력 증폭기(balanced high power amplifier)로 만들면 입출력 임피던스가 좋게 나타나 낮은 삽입손실 및 반사손실 특성으로 더 좋은 특성을 얻을 수 있다.

추가적으로 상기 첨부도면 도 18에 도시된 바와 같이, 저잡음 증폭기(low noise amplifier)에서도 응용이 가능한데, 저잡음 증폭기의 설계시 입력쪽의 설계는 정합을 시키는데 목적이 있는 것이 아니고 저잡음이 되도록 하는데 목적이 있다. 이 경우에 잡음특성이 우수한 증폭기는 설계할 수 있으나 입력 부정함으로 인하여 입력 반사손실이 안좋아져 전체 시스템의 안정도를 악화시키게 된다.

이때, 본 발명의 결합기를 사용하여 증폭기의 입력 반사특성을 좋게 할 수 있어서, 낮은 삽입손실 및 반사손실 특성을 얻을 수 있다.

이상에서 살펴본 바와 같이, 본 발명의 3λ/4 등가 집중소자를 이용한 저손실 방향성 결합기를 적용하면 집중소자를 이용하여 브랜치 라인 결합기(BLC) 회로를 설계함으로써 결합기의 전체적인 규모가 축소되고, 그에 따른 관련장치의 소형화를 도모할 수 있는 효과가 있다.

또한, 도 4 및 도 7에서 비교가 이루어지는 바와 같이, 270° 지연라인(Delay Line)을 이용하도록 함으로써 90° 지연라인을 이용한 회로에 비하여 삽입손실 및 반사손실에서 저손실을 구현할 수 있는 효과가 있다.

Claims

상하로 평행하게 3λ/4의 간격을 두고 제1 및 제2 전송선로(Transmission Line)가 형성되고, 상기 제1 및 제2 전송선로를 연결하여 다리 (Branch) 역할을 하는 제3 및 제4 전송선로가 3λ/4의 간격을 두고 형성되며, 각각의 전송선로에 등가적으로 집중소자가 연결되어 이루어지는 방향성 결합기로서,

상기 집중소자는 제1,2,3,4 전송선로에 각각 개별적으로 대체되는 등가 집중회로 내에 있는 캐패시터와, 상기 각 캐패시터의 단부 즉, 연결단과 접지단 사이에 각각 개별적으로 연결되는 인덕터를 포함하여 이루어지는 것을 특징으로 하는 3λ/4 등가 집중소자를 이용한 저손실 방향성 결합기.