KR20030096187A - 나노와이어가 결정성장된 반도체기판 및 나노와이어의결정성장공정 - Google Patents

나노와이어가 결정성장된 반도체기판 및 나노와이어의결정성장공정 Download PDF

Info

Publication number
KR20030096187A
KR20030096187A KR1020030085387A KR20030085387A KR20030096187A KR 20030096187 A KR20030096187 A KR 20030096187A KR 1020030085387 A KR1020030085387 A KR 1020030085387A KR 20030085387 A KR20030085387 A KR 20030085387A KR 20030096187 A KR20030096187 A KR 20030096187A
Authority
KR
South Korea
Prior art keywords
buffer layer
nanowires
deposited
semiconductor substrate
crystal growth
Prior art date
Application number
KR1020030085387A
Other languages
English (en)
Other versions
KR100432874B1 (ko
Inventor
성윤모
김대희
이정철
박경수
신영근
나정준
황상호
홍순진
성훈
Original Assignee
성윤모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성윤모 filed Critical 성윤모
Priority to KR10-2003-0085387A priority Critical patent/KR100432874B1/ko
Publication of KR20030096187A publication Critical patent/KR20030096187A/ko
Application granted granted Critical
Publication of KR100432874B1 publication Critical patent/KR100432874B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 나노와이어가 결정성장된 반도체기판 및 그 결정성장공정에 관한 것으로서, 더욱 상세하게는 결정성장하는 나노와이어로 내부결함의 전파 저지 및 에피성장을 할 수 있도록 이중완충층을 이용한 나노와이어가 결정성장된 반도체기판 및 그 결정성장공정에 관한 것이다.
본 발명은 나노와이어 결정성장공정에 있어서, 결정성장하는 나노와이어로 내부결함밀이 전파되는 것을 저지하는 제 1완충층(40)을 반도체 기판(10) 상에 증착하는 제 1공정과, 상기 반도체 기판(10)에 증착된 제 1완충층(40) 상에 결정성장하는 나노와이어와 동일한 격자상수를 가지는 제 2완충층(50)을 증착하는 제 2공정과, 상기 증착된 제 2완충층(50) 상에 나노크기를 가지는 촉매(20)를 증착하는 제 3공정과, 상기 촉매(20)가 증착된 제 2완충층(50) 상에서 갈륨과 반응성가스를 이용하여 나노와이어로 결정성장시키는 제 4공정으로 이루어진 결정성장공정 및 그 결정성장공정에 의해 제조된 반도체기판을 제공한다.

Description

나노와이어가 결정성장된 반도체기판 및 나노와이어의 결정성장공정{Semiconductor on which nanowires form in crystals by crystal growth and crystal growth method of nanowires}
본 발명은 나노와이어가 결정성장된 반도체기판 및 그 결정성장공정에 관한 것으로서, 더욱 상세하게는 결정성장하는 나노와이어로 내부결함의 전파 저지 및 에피성장을 할 수 있도록 이중완충층을 이용한 나노와이어가 결정성장된 반도체기판 및 그 결정성장공정에 관한 것이다.
일반적으로, 광전자(Opto-electronics) 분야의 광소자들인 광검출소자(photo detector), 발광 다이오드(LED: Light Emitting Diode) 및 레이저 다이오드(LD: Laser Diode) 등의 다양한 분야에서 응용되고 있는데, 이중 HD-DVD에서 응용되고 있는 레이저 다이오드의 반도체물질로 종래에는 셀레늄화아연(ZnSe)이 이용되었으나 ZnSe의 경우, 사용 시 짧은 수명으로 인하여 최근 들어 질화갈륨(이하 GaN이라 표기함)로 대체되고 있으며, DVD의 기록용량 및 출력강도 등을 증가시키기 위한 다양한 연구가 진행되고 있다.
도 1은 종래의 GaN 나노와이어의 결정성장공정을 나타낸 공정도이다.
도시된 바와 같이, 반도체 기판(10) 상에 나노크기를 가지는 촉매(20)를 증착하는 제 1공정과, 촉매가 증착된 반도체 기판(10) 상에서 갈륨(이하 Ga라 표기함)과 반응성가스를 이용하여 나노와이어로 결정성장시킨다.
여기서 반도체 기판(10)은 실리콘(이하 Si라 표기함), 실리콘카바이드(이하 SiC라 표기함), 사파이어(Sapphire) 등을 이용하는데, 반도체 기판(10)에 따라 차이는 있지만, 반도체 기판(10) 상에 직접적으로 GaN 나노와이어의 결정을 성장시킬경우, 그 성장되는 GaN 나노와이어와 반도체 기판(10) 간의 격자상수가 불일치하여 결정성장 시, 방향성이 없이 무질서하게 엉키면서 성장하며, 또한 그 성장한 나노와이어에 내부결함이 높아지는 문제점이 있다.
즉, 반도체 기판으로 Si(격자상수; a축 = 3.8403Å)기판을 사용할 경우 결정성장하는 GaN(격자상수; c축 = 5.1855Å) 과의 격자상수가 매우 크게 불일치(13% 차)하여 나노와이어의 에피성장이 어려운 문제점 때문에 방향성이 없이 무질서하게 성장하며, 또한 무질서하게 성장한 나노와이어는 자체적으로도 전위밀도가 높고, 특히 관통전위(Threading dislocation)의 밀도가 높아 이들이 전자와 정공의 비방사 재결합중심(Non-radiation recombination center)으로 작용하게 되므로 레이저 방출강도가 크게 떨어진다.
도 2는 학회에 보고(Journal of Crystal Growth 257 (2003) P99)된 것으로서, 성장한 GaN 나노와이어의 결정을 주사전자현미경(SEM)을 이용하여 촬영한 도면으로, 도시된 바와 같이, 결정성장한 개개의 나노와이어의 가닥이 스트레이트(straight)하지 않고 울퉁불퉁하여 방향성이 없이 무질서하게 결정성장한 것을 알 수 있다.
그리고 SiC기판을 사용할 경우에는 GaN과의 격자불일치가 약 4%로 상당히 근접하여, 나노와이어의 에피성장이 용이하나, Si기판에 비하여 그 판매단가가 10배 정도 고가여서 상용화하기 어려운 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 결정성장하는 나노와이어와 반도체기판 사이에 두 개의 완충층을 증착하여, 하층에 증착되는 완충층은 나노와이어의 결정성장 시 야기되는 반도체기판에서 나노와이어로 내부결함의 전파를 저지하고, 상층에 증착되는 완충층은 결정성장하는 나노와이어와 동일한 격자상수값을 가지는 재질을 사용함으로써 나노와이어가 에피성장할 수 있도록 하는 이중완충층을 이용한 나노와이어가 결정성장된 반도체기판 및 그 결정성장공정을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은 나노와이어 결정성장공정에 있어서, 결정성장하는 나노와이어로 내부결함이 전파되는 것을 저지하는 제 1완충층을 반도체 기판 상에 증착하는 제 1공정과, 상기 반도체 기판에 증착된 제 1완충층 상에 결정성장하는 나노와이어와 동일한 격자상수를 가지는 제 2완충층을 증착하는 제 2공정과, 상기 증착된 제 2완충층 상에 나노크기를 가지는 촉매를 증착하는 제 3공정과, 상기 촉매가 증착된 제 2완충층 상에서 갈륨과 반응성가스를 이용하여 나노와이어로 결정성장시키는 제 4공정으로 이루어진다.
상기 증착된 제 1완충층은 AlN이고, 그 두께는 20-500㎚이다.
상기 증착된 제 2완충층은 GaN이고, 그 두께는 20-500㎚이다.
또한, 상기 나노와이어 결정성장공정에 의해 제조되는 반도체기판은, 나노와이어가 결정성장된 반도체 기판에 있어서, 반도체 기판 상에 증착되어 결정성장하는 나노와이어로 내부결함밀도가 전파되는 것을 저지하는 제 1완충층과, 상기 제 1완충층의 상부에 증착되고 결정성장하는 나노와이어와 동일한 격자상수를 가지는 제 2완충층과, 상기 제 2완충층의 상부에 결정성장되어지되, 상기 제 2완충층에 촉매가 증착된 후 이 촉매가 갈륨과 반응성가스에 의해 결정성장된 나노와어어로 구성된다.
상기 증착된 제 1완충층은 AlN이고, 그 두께는 20-500㎚이다.
상기 증착된 제 2완충층은 GaN이고, 그 두께는 20-500㎚이다.
도 1은 종래의 질화갈륨 나노와이어의 결정성장공정을 나타낸 공정도,
도 2는 종래의 성장한 질화갈륨 나노와이어의 결정을 주사전자현미경(SEM)을 이용하여 촬영한 도면,
도 3은 본 발명의 GaN 나노와이어의 결정성장공정을 나타낸 공정도,
도 4a는 본 발명의 반도체 기판 상에 형성된 질화알루미늄(AlN) 완충층을 주사전자현미경을 이용하여 촬영한 도면,
도 4b는 도 6a의 AlN 완충층에 대해 XRD를 이용하여 X-선 회절을 분석한 그래프도,
도 5a는 본 발명의 반도체 기판 상에 형성된 GaN/AlN 완충층을 주사전자현미경을 이용하여 촬영한 도면,
도 5b는 도 7a의 GaN/AlN 완충층에 대해 XRD를 이용하여 X-선 회절을 분석한 그래프도,
도 6은 본 발명의 이중완충층 상에 나노와이어의 결정성장을 위해 필요한 제반설비를 나타낸 구성도,
도 7은 본 발명의 나노와이어가 성장하는 것을 단계별로 구분한 성장메커니즘 도면,
도 8은 본 발명의 GaN/AlN 완충층에서 성장한 GaN 나노와이어를 주사전자현미경을 이용하여 촬영한 도면,
도 9는 도 8의 GaN/AlN 완충층에서 성장한 GaN 나노와이어에 대해 XRD를 이용하여 X-선 회절을 분석한 그래프도,
도 10a는 본 발명의 GaN/AlN 완충층에서 성장한 GaN 나노와이어를 투과전자현미경(TEM)을 이용하여 촬영한 도면,
도 10b는 도 10a의 GaN/AlN 완충층에서 성장한 GaN 나노와이어를 SAD(selected area diffraction)에 의해 결정구조가 분석된 도면
도 11은 본 발명의 질화갈륨 나노와이어의 광루미네슨스 특성을 나타낸 그래프도이다.
<도면의 주요부분에 대한 부호설명>
10 : Si기판20 : 촉매
30 : 나노와이어40 : 제 1완충층
50 : 제 2완충층60 : Ar가스
70 : NH3가스80 : Ga
100 : 제 1챔버110 : 제 2챔버
이하에서는 본 발명의 실시예에 대한 구성을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.
도 3은 본 발명의 GaN 나노와이어의 결정성장공정을 나타낸 공정도이고, 도 4a는 본 발명의 반도체 기판 상에 형성된 질화알루미늄(AlN) 완충층을 주사전자현미경을 이용하여 촬영한 도면이며, 도 4b는 도 6a의 AlN 완충층에 대해 XRD를 이용하여 X-선 회절을 분석한 그래프도이고, 도 5a는 본 발명의 반도체 기판 상에 형성된 GaN/AlN 완충층을 주사전자현미경을 이용하여 촬영한 도면이며, 도 5b는 도 7a의 GaN/AlN 완충층에 대해 XRD를 이용하여 X-선 회절을 분석한 그래프도이고, 도 6은 본 발명의 이중완충층 상에 나노와이어의 결정성장을 위해 필요한 제반설비를 나타낸 구성도이며, 도 7은 본 발명의 나노와이어가 성장하는 것을 단계별로 구분한 성장메커니즘 도면이고, 도 8은 본 발명의 GaN/AlN 완충층에서 성장한 GaN 나노와이어를 주사전자현미경을 이용하여 촬영한 도면이며, 도 9는 도 8의 GaN/AlN 완충층에서 성장한 GaN 나노와이어에 대해 XRD를 이용하여 X-선 회절을 분석한 그래프도이고, 도 10a는 본 발명의 GaN/AlN 완충층에서 성장한 GaN 나노와이어를 투과전자현미경(TEM)을 이용하여 촬영한 도면이며, 도 10b는 도 10a의 GaN/AlN 완충층에서 성장한 GaN 나노와이어를 SAD(selected area diffraction)에 의해 결정구조가 분석된 도면이고, 도 11은 본 발명의 질화갈륨 나노와이어의 광루미네슨스 특성을 나타낸 그래프도이다.
도시된 바와 같이, 결정성장하는 나노와이어로 내부결함이 전파되는 것을 저지하는 제 1완충층(40)을 반도체 기판(10) 상에 증착하는 제 1공정과, 상기 반도체 기판(10)에 증착된 제 1완충층(40) 상에 결정성장하는 나노와이어와 동일한 격자상수를 가지는 제 2완충층(50)을 증착하는 제 2공정과, 상기 증착된 제 2완충층(50) 상에 나노크기를 가지는 촉매(20)를 증착하는 제 3공정과, 상기 촉매(20)가 증착된 제 2완충층(50) 상에서 Ga과 반응성가스를 이용하여 나노와이어로 결정성장시키는 제 4공정으로 이루어진다.
상기 제 1완충층(40)은 질화알루미늄(이하 AlN이라 표기함)으로서, 격자상수값은 4.982Å이고, 증착된 층의 두께는 20-500㎚이다.
상기 제 2완충층(50)은 GaN으로서, 격자상수값은 5.1855Å이고, 증착된 층의 두께는 20-500㎚이다.
상기 촉매(20)(catalyst)는 니켈(Ni) 또는 철(Fe)을 사용하고, 상기 반응성가스는 NH3를 사용한다.
상기 제 4공정의 나노와이어로의 결정성장 시, 증발된 Ga을 운반시켜주는 캐리어가스인 아르곤가스(60)(이하 Ar가스라 표기함)가 주입된다.
또한, 상기 나노와이어 결정성장공정에 의해 제조되는 반도체기판은, 반도체 기판(10) 상에 증착되어 결정성장하는 나노와이어(30)로 내부결함밀도가 전파되는 것을 저지하는 제 1완충층(40)과, 상기 제 1완충층(40)의 상부에 증착되고 결정성장하는 나노와이어(30)와 동일한 격자상수를 가지는 제 2완충층(50)과, 상기 제 2완충층(50)의 상부에 결정성장되어지되, 상기 제 2완충층(50)에 촉매(20)가 증착된 후 이 촉매(20)가 갈륨과 반응성가스에 의해 결정성장된 나노와어어(30)로 구성된다.
상기 증착된 제 1완충층(40)은 AlN이고, 그 두께는 20-500㎚이다.
상기 증착된 제 2완충층(50)은 GaN이고, 그 두께는 20-500㎚이다.
상기와 같이 구성된 본 발명의 작용을 도면을 이용하여 상세하게 설명한다.
나노와이어의 결정성장 시, 내부결함이 매우 낮고, 일정방향으로 에피성장을 할 수 있도록, 전처리과정으로 반도체 기판인 Si기판(10)(면지수; [111]) 상에 제 1완충층(40)인 AlN(40)을 50-300㎚로 진공증착(제 1공정)한다. 여기서 도 4a 및 도 4b를 참조하여, 이와 같이 Si기판(10) 상에 진공증착된 AlN(40)의 결정들이 C축 방향([002])으로 형성된 것을 알 수 있다.
이 후, Si기판(10)에 증착된 AlN(40) 상에 결정성장하는 나노와이어와 동일한 격자상수를 가지는 제 2완충층(50)인 GaN(50)을 50-500㎚로 진공증착(제 2공정)한다. 여기서 도 5a 및 도 5b를 참조하여, Si기판(10) 상에 진공증착된 AlN(40)의 결정들도 C축 방향([002])으로 형성된 것을 알 수 있다.
이와 같이, Si기판(10) 상에 AlN(40) 및 GaN(50)을 순차적으로 적층증착하는 전처리 공정 후, Si기판(10) 나노와이어 결정성장이 진행되도록, 먼저 적층증착된Si기판(10)상에 RF Magnetron Sputtering을 이용하여 촉매(20)인 니켈(20)(이하 Ni라 표기함)을 RF Magnetron Sputtering을 이용하여 20㎚ 정도로 진공증착(제 3공정)한다.
도 4 및 도 5를 참조하여, 나노와이어의 결정성장이 진행되도록 AlN(40), GaN(50) 및 니켈(20)이 순차적으로 적층증착된 Si기판(10)을 화학증착장비에 인입한다. 여기서 화학증착장비의 내부에는 캐리어가스인 Ar가스(60) 및 반응성가스인 NH3가스(70)의 분위기하에서 제 1챔버(100)에는 촉매로 사용되는 소스(source)인 Ga(80)(금속)이 놓여지고, 제 2챔버(110)에 적층증착된 Si기판(10)이 놓여지며, 양 챔버(100)(110) 간에는 개구되어진 상태이다.
이와 같이, 화학증착장비가 구성된 상태에서 제 1챔버(100) 및 제 2챔버(110)의 온도를 각각 1000℃ 및 800℃로 유지하면, 제 1챔버(100)에 위치한 금속의 Ga(80)은 기체상태로 증발(vaporization)되고, 기체상태의 Ga(80)은 Ar가스(60)에 떠밀려져 800℃로 가열된 제 2챔버(110)로 이동된다.
또한, NH3가스(70)도 제 1챔버(100)에서 N원자 및 H원자로 열분해되어니고, 그 열분해되어진 N원자 및 H원자는 Ar가스(60)에 떠밀려져 800℃로 가열된 제 2챔버(110)로 이동된다. 여기서, 제 2챔버(110)에 놓여진 Si기판(10)의 최상층에 증착된 Ni(20)은 제 1챔버(100)로부터 이동된 Ga(80) 가스가 침투하여 Ni-Ga 고용체가 형성됨으로써, 800℃의 저온에서도 용융되어지고, 소정시간이 경과함에 따라 Ga(80)의 고용량이 한계점을 지나면 결국엔 고체상태의 Ga이 핵생성된다.
이와 동시에 고체상태의 Ga 핵은 NH3가스(70)에서 열분해된 N원자와 반응하여 고체인 GaN의 핵이 형성되고, 그 형성된 GaN 핵이 성장하면서 GaN의 나노와이어(30)로 결정성장(제 4공정)한다.
이때, Si기판(10)의 격자상수(a축 = 3.8403Å,여기서 Si의 결정구조는 정방정구조로 이루어져 a축과 c축의 격자상수가 동일함)와 증착된 제 1완충층(40)인 AlN(40)의 격자상수(4.982Å)가 크게 불일치하기 때문에, Si기판(10)에서 AlN(40)로 내부결함이 전파되는데, 이때 AlN(40)의 증착된 층의 두께가 20-500㎚ 정도이기 때문에, 이와 같은 내부결함의 대부분은 AlN(40)의 층까지만 전파되고, 최상층인 제 2완충층(50)으로는 거의 전파되지 않아 내부결함을 최소화하여 나노와이어의 전위밀도가 낮아 레이저 방출강도가 떨어지지 않게 한다.
또한, GaN(30)의 나노와이어의 결정성장 시, 그 바닥면에는 제 2완충층(50)인 GaN(50)이 증착되어 있어 동일한 격자상수값을 가지기 때문에, 나노와이어는 일정한 방향으로 에피성장을 한다.
또한, Si기판(10) 상에 적층증착된 AlN(40)에 의해, 종래 나노와이어 결정성장 시, Si와 N2가스의 반응에 의해 SixN2형태의 화합물의 형성도 방지할 수 있다.
도 8, 도 10a 및 도 10b를 참조하여, AlN(40) 및 GaN(50)이 증착된 Si기판(10)(면지수; [111]) 상에 결정성장된 GaN 나노와이어(30)들이 에피성장에 의해 매우 직선적이고, 그 직경도 일정하며, 표면 또한 매끄러운 것을 알 수 있으며, 내부결함이 없이 결정성이 높은 GaN 나노와이어(30)가 성장된 것을 알 수 있으며또한 [101]로 결정성장이 진행된 것을 알 수 있다. 또한 나노와이어(30)들의 직경도 약 100㎚이하로서 광소재로서 활용가치가 높다.
도 9를 참조하여, AlN(40) 및 GaN(50)이 증착된 Si기판(10) 상에서 성장한 GaN 나노와이어(30)들의 GaN 결정들이 잘 형성되었으며, 또한 [101]로 결정성장이 우세하다는 것을 알 수 있었다.
도 11을 참조하여, AlN(40) 및 GaN(50)이 증착된 Si기판(10) 상에서 성장한 GaN 나노와이어(30)들의 광루미네슨스(Photoluminescnece)의 특성이 내부결함 없이 높은 결정성과 작은 직경으로 인하여 367 nm 파장의 자외선(UV) 발광특성이 뛰어나고 기존의 내부결함이 높은 나노와이어들이 보여주는 약 500 nm 근처에서의 황색발광(yellow luminescence)이 전혀 나타나지 않은 것을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명은 결정성장하는 나노와이어와 반도체기판 사이에 두 개의 완충층을 증착하여, 하층에 증착되는 완충층은 나노와이어의 결정성장 시 야기되는 반도체기판에서 나노와이어로 내부결함의 전파를 저지하고, 상층에 증착되는 완충층은 결정성장하는 나노와이어와 동일한 격자상수값을 가지는 재질을 사용함으로써 내부결함이 없이 일직선으로 스트레이트한 나노와이어를 제조하는 효과를 발휘한다.
본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 사상과 범위내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 기재한 특허청구범위에 속한다 할 것이다.

Claims (6)

  1. 나노와이어 결정성장공정에 있어서,
    결정성장하는 나노와이어로 내부결함이 전파되는 것을 저지하는 제 1완충층(40)을 반도체 기판(10) 상에 증착하는 제 1공정과,
    상기 반도체 기판(10)에 증착된 제 1완충층(40) 상에 결정성장하는 나노와이어와 동일한 격자상수를 가지는 제 2완충층(50)을 증착하는 제 2공정과,
    상기 증착된 제 2완충층(50) 상에 나노크기를 가지는 촉매(20)를 증착하는 제 3공정과,
    상기 촉매(20)가 증착된 제 2완충층(50) 상에서 갈륨과 반응성가스를 이용하여 나노와이어로 결정성장시키는 제 4공정으로 이루어지는 것을 특징으로 하는 이중완충층을 이용한 질화갈륨 나노와이어 결정성장공정.
  2. 제1항에 있어서, 상기 증착된 제 1완충층(40)은 AlN이고, 그 두께는 20-500㎚인 것을 특징으로 하는 이중완충층을 이용한 질화갈륨 나노와이어 결정성장공정.
  3. 제1항에 있어서, 상기 증착된 제 2완충층(50)은 GaN이고, 그 두께는 20-500㎚인 것을 특징으로 하는 이중완충층을 이용한 질화갈륨 나노와이어 결정성장공정.
  4. 나노와이어가 결정성장된 반도체 기판에 있어서,
    반도체 기판(10) 상에 증착되어 결정성장하는 나노와이어(30)로 내부결함밀도가 전파되는 것을 저지하는 제 1완충층(40)과, 상기 제 1완충층(40)의 상부에 증착되고 결정성장하는 나노와이어(30)와 동일한 격자상수를 가지는 제 2완충층(50)과, 상기 제 2완충층(50)의 상부에 결정성장되어지되, 상기 제 2완충층(50)에 촉매(20)가 증착된 후 이 촉매(20)가 갈륨과 반응성가스에 의해 결정성장된 나노와어어(30)로 구성된 것을 특징으로 하는 나노와어어가 결정성장된 반도체 기판.
  5. 제4항에 있어서, 상기 증착된 제 1완충층(40)은 AlN이고, 그 두께는 20-500㎚인 것을 특징으로 하는 나노와어어가 결정성장된 반도체 기판.
  6. 제4항에 있어서, 상기 증착된 제 2완충층(50)은 GaN이고, 그 두께는 20-500㎚인 것을 특징으로 하는 나노와어어가 결정성장된 반도체 기판.
KR10-2003-0085387A 2003-11-28 2003-11-28 나노와이어가 결정성장된 반도체기판 및 나노와이어의결정성장공정 KR100432874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0085387A KR100432874B1 (ko) 2003-11-28 2003-11-28 나노와이어가 결정성장된 반도체기판 및 나노와이어의결정성장공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0085387A KR100432874B1 (ko) 2003-11-28 2003-11-28 나노와이어가 결정성장된 반도체기판 및 나노와이어의결정성장공정

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR20-2003-0037156U Division KR200341252Y1 (ko) 2003-11-28 2003-11-28 나노와이어가 결정성장된 반도체기판

Publications (2)

Publication Number Publication Date
KR20030096187A true KR20030096187A (ko) 2003-12-24
KR100432874B1 KR100432874B1 (ko) 2004-06-01

Family

ID=32389556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0085387A KR100432874B1 (ko) 2003-11-28 2003-11-28 나노와이어가 결정성장된 반도체기판 및 나노와이어의결정성장공정

Country Status (1)

Country Link
KR (1) KR100432874B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654533B1 (ko) * 2005-05-24 2006-12-06 엘지전자 주식회사 광 추출용 나노 로드를 갖는 발광 소자 및 그의 제조방법
KR100661714B1 (ko) * 2005-05-17 2006-12-26 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR100753730B1 (ko) * 2005-02-14 2007-08-30 가부시키가이샤 히타치세이사쿠쇼 촉매 구조체와 그의 제조 방법 및 촉매를 구비한 연료 전지
KR100789652B1 (ko) * 2006-06-01 2008-01-02 동국대학교 산학협력단 나노막대제조용 화학증착장치를 이용한 나노막대 형성방법및 그 방법에 의해 제조된 나노막대 또는 나노선
KR100973301B1 (ko) * 2008-03-10 2010-07-30 포항공과대학교 산학협력단 비행 장갑
KR101102098B1 (ko) * 2005-11-07 2012-01-02 삼성전자주식회사 가지형 나노 와이어의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753730B1 (ko) * 2005-02-14 2007-08-30 가부시키가이샤 히타치세이사쿠쇼 촉매 구조체와 그의 제조 방법 및 촉매를 구비한 연료 전지
KR100661714B1 (ko) * 2005-05-17 2006-12-26 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR100654533B1 (ko) * 2005-05-24 2006-12-06 엘지전자 주식회사 광 추출용 나노 로드를 갖는 발광 소자 및 그의 제조방법
KR101102098B1 (ko) * 2005-11-07 2012-01-02 삼성전자주식회사 가지형 나노 와이어의 제조방법
KR100789652B1 (ko) * 2006-06-01 2008-01-02 동국대학교 산학협력단 나노막대제조용 화학증착장치를 이용한 나노막대 형성방법및 그 방법에 의해 제조된 나노막대 또는 나노선
KR100973301B1 (ko) * 2008-03-10 2010-07-30 포항공과대학교 산학협력단 비행 장갑

Also Published As

Publication number Publication date
KR100432874B1 (ko) 2004-06-01

Similar Documents

Publication Publication Date Title
US6165812A (en) Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
US7662488B2 (en) Nitride-based semiconductor substrate and method of making the same
JP3644191B2 (ja) 半導体素子
US7012016B2 (en) Method for growing group-III nitride semiconductor heterostructure on silicon substrate
Cockyane et al. Metalorganic chemical vapour deposition of wide band gap II–VI compounds
Golan et al. Morphology and microstructural evolution in the early stages of hydride vapor phase epitaxy of GaN on sapphire
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JPH11354846A (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
US7718001B2 (en) Method for fabricating semiconductor epitaxial layers using metal islands
Johnson et al. Nucleation and growth of InN thin films using conventional and pulsed MOVPE
JP3940673B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法、および窒化ガリウム系化合物半導体の製造方法
KR100432874B1 (ko) 나노와이어가 결정성장된 반도체기판 및 나노와이어의결정성장공정
JPH09251957A (ja) ３−５族化合物半導体の製造方法
JPH08264899A (ja) 窒化ガリウム系半導体の製造方法
KR200341252Y1 (ko) 나노와이어가 결정성장된 반도체기판
KR100699739B1 (ko) Ⅲ-ⅴ족 화합물 반도체
JP5071215B2 (ja) 半導体素子
KR100458162B1 (ko) 양자 우물 또는 초격자 구조를 가지는 산화아연계 나노선
JP7120598B2 (ja) 窒化アルミニウム単結晶膜及び半導体素子の製造方法
JP2009179505A (ja) 窒化物体の製造方法
TW200416249A (en) 3-5 Group compound semiconductor and method for preparation thereof
US20220205085A1 (en) Deposition process using additional chloride-based precursors
JP4733904B2 (ja) Ｇａ窒化物半導体用基板及びその製造方法、Ｇａ窒化物半導体及びその製造方法、並びに該Ｇａ窒化物半導体を用いた発光ダイオード
JP4137042B2 (ja) 半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee