KR20030095422A - 전송망의 트래픽 레이트 제어 장치 및 그 방법 - Google Patents

전송망의 트래픽 레이트 제어 장치 및 그 방법 Download PDF

Info

Publication number
KR20030095422A
KR20030095422A KR1020020032316A KR20020032316A KR20030095422A KR 20030095422 A KR20030095422 A KR 20030095422A KR 1020020032316 A KR1020020032316 A KR 1020020032316A KR 20020032316 A KR20020032316 A KR 20020032316A KR 20030095422 A KR20030095422 A KR 20030095422A
Authority
KR
South Korea
Prior art keywords
traffic
timeslot
transmission
transmission network
control unit
Prior art date
Application number
KR1020020032316A
Other languages
English (en)
Other versions
KR100485065B1 (ko
Inventor
윤승진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0032316A priority Critical patent/KR100485065B1/ko
Publication of KR20030095422A publication Critical patent/KR20030095422A/ko
Application granted granted Critical
Publication of KR100485065B1 publication Critical patent/KR100485065B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management

Abstract

본 발명은 전송망내 IP 트래픽 처리시 타임슬롯의 특정 영역에서만 트래픽 전송이 이루어지도록 하여 대역폭을 조절하는 전송망의 트래픽 레이트 제어 장치 및 그 방법을 제공하기 위한 것으로, 상기 장치는, 전송망을 통해 전송되는 트래픽을 수신 처리하기 위한 수신 제어부와; 수신 제어부에 의해 수신된 트래픽을 저장하기 위한 저장매체와; 설정된 타임슬롯에 따라 저장매체로부터 트래픽을 읽어 들여 전송망으로 전송하기 위한 송신 제어부와; 송신 제어부로 인가되는 타임슬롯의 생성을 제어하여 트래픽 처리속도를 조절하기 위한 스케쥴 제어부를 포함하여 이루어지며, 하드웨어적으로 IP 트래픽의 레이트 리미팅 기능을 구현하여 각 사용자나 서비스 종류 그리고 우선순위에 따라 대역폭을 할당하고 보장할 수 있게 된다.

Description

전송망의 트래픽 레이트 제어 장치 및 그 방법 {Apparatus and method for traffic rate control in network}
본 발명은 전송망의 트래픽 레이트 제어(Rate Limiting)에 관한 것으로, 보다 상세하게는 전송시스템에서 IP(Internet Protocol) 트래픽을 처리할 때 각 사용자가 사용 가능한 대역폭을 임의로 조절해 주는 레이트 리미팅 기능을 구현하기에 적당하도록 한 전송망의 트래픽 레이트 제어 장치 및 그 방법에 관한 것이다.
일반적으로 레이트 리미팅은 여러 사용자가 전송망에 접속을 시도할 때, 각 사용자가 주어진 우선순위나 요구하는 트래픽 종류, 그리고 망의 상황에 따라 사용 가능한 대역폭을 임의로 조절하고 제한하는 기능이다. 이러한 레이트 리미팅 기능을 IP 트래픽에 적용하기 위해 ATM (또는 비동기전송모드)의 UPC(Usage Parameter Control) 개념을 도입한다.
UPC 기능은 시스템에서 송수신되는 트래픽에 대하여 그 우선 순위나 트래픽의 종류에 따라 시스템에서의 수용 여부를 결정한다. 예를 들면, 수신된 트래픽이 시스템에서 허용되는 대역폭을 초과하는 상황이 발생하면 수신된 트래픽을 폐기하던지 폐기 우선 순위를 증가시킨다. 그러면 각 트래픽에 대하여 시스템에서의 수용 여부가 결정되어 진다. 이 기능을 통해 트래픽의 QoS(Quality of Service)를 보장할 수 있다.
도1은 일반적인 비동기전송모드 망의 레이트 리미팅 블록을 보인 것이다.
도1에 따르면, ATM에서 UPC를 위한 레이트 리미팅은 내부 버퍼(110)(120)의 용량과 ATM 셀 처리 속도를 이용하여 송수신되는 트래픽의 수용 여부를 결정한다. ATM 셀의 처리 속도는 내부 버퍼(110)(120)로부터 ATM 셀이 출력되는 속도이다.
ATM 셀 처리 과정을 보면, 수신된 트래픽이 내부 버퍼에 저장되고, 처리 속도에 따라 데이터 처리된다. 이때 버퍼의 동작 특성상 내부 버퍼(110)(120)의 용량한계가 되면 그 다음 데이터는 드롭(Drop) 된다.
이러한 하드웨어 구성에서 트래픽의 종류와 각 사용자에 따라 허가 받은 대역폭을 고려하여 내부 버퍼(110)(120)의 용량과 처리 속도를 결정하게 된다. 내부 버퍼 용량이 클 경우에는 ATM 셀의 처리 속도를 감소시킬 수 있지만, 내부 버퍼 용량이 작을 경우에는 처리 속도를 증가시키게 되는 것이다. 이러한 방식으로 수신된 ATM 셀의 허용 여부가 결정된다.
기타 UPC 기능에 관한 기술사항은 아래의 규격을 참조한다.
[1] Traffic Management Specification Version 4.0, The ATM Forum Technical Committee, 4, 1996.
[2] B-ISDN ATM layer specification, ITU-T 권고 I.361, 2, 1999.
이처럼 종래기술에 따른 레이트 리미팅 기술은 ATM의 UPC 기능을 이용하여 구현된다. 그렇지만 그 구체적인 방법이나 설계에 대한 규격 및 내용은 정형화되어 있지 않다.
그리고 레이트 리미팅은 주로 내부 버퍼만을 이용하여 구현되는데, 시스템에서 사용 가능한 내부 버퍼의 용량은 제한되어 있으므로 일정한 시간에 IP 트래픽이 집중될 경우에는 전송망에서 수용 가능한 IP 패킷의 수가 제한되는 현상이 발생되어 전송망의 효율성이 저하되는 문제가 있다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창출된 것으로, 본 발명의 목적은 전송망내 IP 트래픽 처리시 타임슬롯의 특정 영역에서만 트래픽 전송이 이루어지도록 하여 대역폭을 조절하는 전송망의 트래픽 레이트 제어 장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 전송망의 트래픽 레이트 제어 장치는, 전송망을 통해 전송되는 트래픽을 수신 처리하기 위한 수신 제어부와; 상기 수신 제어부에 의해 수신된 트래픽을 저장하기 위한 저장매체와; 설정된 타임슬롯에 따라 상기 저장매체로부터 트래픽을 읽어 들여 전송망으로 전송하기 위한 송신 제어부와; 상기 송신 제어부로 인가되는 타임슬롯의 생성을 제어하여 트래픽 처리속도를 조절하기 위한 스케쥴 제어부를 포함하는 것을 그 특징으로 한다.
본 발명의 다른 목적은 IP 트래픽을 처리할 때 타임슬롯 방식을 이용하여 각 사용자가 사용 가능한 대역폭을 임의로 조절해 주는 전송망의 트래픽 레이트 제어 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 전송망의 트래픽 레이트 제어 방법은, 전송망의 트래픽 레이트에 따라 타임슬롯이 설정되는 단계와; 상기 설정된 타임슬롯이 생성되는 단계와; 상기 생성된 타임슬롯의 특정 영역 동안 트래픽이 전송망으로 전송되고, 상기 특정된 영역 이외에서는 트래픽 전송이 제한되는 단계를 포함하는 것을 그 특징으로 한다.
도1은 일반적인 비동기전송모드 전송망의 트래픽 레이트 제어 블록도.
도2는 본 발명의 실시예에 따른 전송망의 트래픽 레이트 제어 장치의 블록도.
도3은 본 발명의 실시예에 따른 타임슬롯의 구성도.
도4는 본 발명의 실시예에 따른 전송망의 트래픽 레이트 제어 방법의 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 20 : 외부 메모리 210, 410 : 이중포트램
220, 420 : Rx 제어부 230, 430 : 메모리 인터페이스부
240, 440 : Tx 제어부 250, 450 : 타임슬롯 생성부
300 : 스케쥴러
이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
시스템 내부 버퍼를 주로 사용하던 종래기술에 비해, 본 실시예는 외부 버퍼를 사용한 타임 슬롯 방식을 이용하여 ATM 망에서 요구되는 레이트 리미팅 기능을보다 탄력적이고 효율적으로 구현하는 하드웨어를 제공한다.
도2는 본 발명의 실시예에 따른 전송망의 트래픽 레이트 제어 장치의 블록도이다.
도2에 따르면, 본 실시예는 이중포트를 구비하고 송수신 처리되는 전송 프레임을 저장하는 다수개의 이중포트램(210)(410), 전송 프레임의 수신을 제어하는 Rx 제어부(220)(420), Rx 제어부(220)(420)로 수신되는 전송 프레임을 메모리에 저장하였다가 읽어오는 메모리 인터페이스부(230)(430), 타임슬롯 생성부(250)(450)에 의해 생성되는 타임슬롯에 전송 프레임을 실어 송신하는 Tx 제어부(240)(440), 타임슬롯을 생성하는 타임슬롯 생성부(250)(450), 할당된 대역폭에 따라 전송 프레임의 저장 및 송신 속도를 조절하는 스케쥴러(300)(460)를 포함한다. 더불어 전송 프레임의 처리속도를 조절할 때 전송 프레임을 저장하기 위한 외부 메모리(10)(20)를 더 포함한다.
스케쥴러(300)(460)는 각 사용자에게 주어진 우선순위나 요구되는 트래픽 종류, 망 상태 등에 따라 대역폭을 할당하고, 할당된 대역폭을 고려하여 수신되는 트래픽의 수용 여부를 결정하며 Rx 제어부(220)(420)와 Tx 제어부(240)(440)의 전송 프레임 송수신 동작을 제어한다.
이처럼 ATM 셀 처리시 시스템 내부 버퍼를 사용하는 것이 아니라 버퍼의 기능을 담당하도록 된 외부 메모리(10)(20)를 사용한다. 외부 메모리(10)(20)를 사용하므로 내부 버퍼의 용량 한계를 극복할 수 있으며, 시스템이 수용 가능한 IP 트래픽의 수를 증가시킬 수 있게 된다.
외부 메모리(10)(20)의 사용을 위해 타임슬롯 방식을 적용하며, 타임슬롯은 타임슬롯 생성부(250)(450)에 의해 공급된다. 타임슬롯 방식으로 각 사용자나 포트에 요구되는 대역폭을 조절하는 레이트 리미팅 기능을 달성한다.
ATM 셀의 흐름에 따라 상기 장치의 구체적인 동작을 설명한다.
시스템의 하드웨어 구성은 크게 사용자쪽으로 나가는 하향 ATM 셀을 처리하기 위한 다운 링크 부분과 사용자로부터 들어오는 상향 ATM 셀을 처리하기 위한 업 링크 부분을 포함한다. 레이트 리미팅 기능과 관련하여 다운 링크과 업 링크에서의 하드웨어 구성 및 동작은 동일하므로, 여기서는 업 링크를 중심으로 설명한다.
ATM 셀은 기본적으로 48바이트의 페이로드와 5바이트의 헤더를 포함하고 있다. ATM 셀은 물리계층에서 전송 프레임에 실려 전송되므로, 상향 ATM 셀은 다수개의 이중포트램(210)에 전송 프레임별로 저장된다. 이중포트램(210)을 다수개 이용하여 전송 프레임을 저장하였다가 적정한 순서로 읽혀지도록 하는데, 본 실시예에서는 ATM 셀의 입력단과 출력단에 각각 8개의 이중포트램(210)을 사용하여 8개의 전송 프레임(Frame Rx #0~7) (Frame Tx #0~7)이 병렬로 처리되도록 한다. 이중포트램(210)은 쓰기 포트와 읽기 포트를 구비한 저장매체이다.
입력단의 이중포트램들(210)에 저장된 전송 프레임은 Rx 제어부(220)에 의해 프레임별로 읽혀진다. Rx 제어부(220)가 각 이중포트램(210)에서 전송 프레임을 읽어 오는 동작은 스케쥴러(300)에 의해 제어되며, 읽혀진 전송 프레임은 메모리 인터페이스부(230)로 전달되어 레이트 리미팅을 위해 외부 메모리(10)에 버퍼링된다.
전송 프레임(ATM 셀)을 저장하기 위한 저장매체(외부 메모리)가 시스템의 외부에 있으므로 그 용량의 확장 또는 가변이 용이하다. 메모리 인터페이스부(230)는 외부 메모리(10)와의 인터페이스를 수행하는데, Rx 제어부(220)로부터 전달된 전송 프레임이 외부 메모리에 저장되도록 하고, Tx 제어부(240)가 외부 메모리로부터 전송 프레임을 읽어갈 수 있도록 한다.
Tx 제어부(240)는 외부 메모리(10)에 저장되어 있던 전송 프레임을 읽어 들여 8개의 이중포트램(210)에 쓰는데, 전송 프레임을 이중포트램(210)에 쓰는 속도가 ATM 셀 처리속도를 결정한다. Tx 제어부(240)의 ATM 셀 처리속도의 조절로 레이트 리미팅 기능이 실현되는데, 스케쥴러(300)가 Tx 제어부(240)를 제어하여 사용자에게 할당된 대역폭에 맞도록 ATM 셀 처리속도를 조절한다.
Tx 제어부(240)가 읽어 들인 전송 프레임을 쓰는 동작은 타임슬롯 방식을 따르는데, 타임슬롯은 타임슬롯 생성부(250)에 의해 공급된다.
도3은 본 발명의 실시예에 따른 레이트 리미팅 기능을 위한 타임슬롯의 구성도이다.
도3에 도시된 바에 따르면, 전체 타임슬롯 영역은 다수개의 타임슬롯 영역을 포함하고, 각 타임슬롯 영역내 일부는 서비스 타임슬롯 영역이다. 서비스 타임슬롯 영역내에서 다수개의 IP 패킷(예:3개)이 처리되도록 한다.
각 타임슬롯의 길이에 대한 서비스 타임슬롯의 길이는 요구되는 레이트에 따라 달라질 수 있는 것으로, 각 사용자나 포트 또는 서비스를 고려하여 설정된다. 서비스 타임슬롯 동안에는 외부 메모리(10)에 대한 IP 트래픽의 저장 및 전송이 이루어지고, 나머지 타임슬롯 동안에는 IP 트래픽을 전송하지 않고 대기한다. IP 트래픽을 전송하는 타임슬롯과 전송하지 않는 타임슬롯의 비율에 의해 트래픽 처리속도가 조절되는 것이다.
한편, 다운 링크 부분에 대한 설명은 기 설명한 업 링크 부분에 대한 설명으로 갈음한다.
이러한 장치를 통하여 각 사용자가 사용 가능한 대역폭을 임의로 조절해 주는 레이트 리미팅 기능을 구현하는데, 장치의 성능은 저하되지 않는다.
계속해서 상기 장치에 적용되어 IP 트래픽(예:ATM 셀)의 대역폭을 조절하는 레이트 리미팅 방법의 실시예를 설명한다.
도4는 본 발명의 실시예에 따른 전송망의 트래픽 레이트 제어 방법의 순서도이다.
도4에 따르면, 우선 전송망에서의 IP 트래픽 처리속도(레이트)를 설정해야 한다. 레이트가 설정되어 있지 않은 경우, 각 포트나 서비스에 대해 요구되는 레이트에 따라 타임슬롯을 설정한다. 외부 메모리(10)(20)에서 전송되는 IP 브래픽의 양은 설정된 타임슬롯에 의해 결정된다(S41~S42).
설정된 바에 따라 타임슬롯 생성부(250)가 타임슬롯을 생성한다. 생성되는 타임슬롯은 서비스 타임슬롯 영역과 대기 타임슬롯 영역을 포함한다(S43).
전체 타임슬롯 영역 중 서비스 타임슬롯 동안에 Tx 제어부(240)가 외부 메모리(10)(20)에서 IP 패킷들을 읽어 들여 전송한다. IP 트래픽은 서비스 타임슬롯 동안에 Tx 제어부(240)에 의해 읽혀져 전송되는 IP 패킷들의 연속이다. 서비스 타임슬롯이 아닌 동안에는 IP 트래픽의 전송이 없는 상태인 대기상태를 유지한다. 따라서 타임슬롯 영역내 서비스 타임슬롯의 길이를 조절하면 전체 타임슬롯 영역에서 IP 트래픽이 처리되는 속도 즉, 레이트를 조절할 수 있게 된다. 서비스 타임슬롯의 길이 조절은 기 설명한 레이트 설정과정에서 수행된다(S44~S46).
이처럼 레이트 리미팅 방법은 Rx 제어부(220)에 의해 외부 메모리(10)(20)에 저장된 IP 트래픽을 Tx 제어부(240)가 서비스 타임슬롯 동안 읽어 들여 전송한다. 스케쥴러(300)는 설정된 서비스 타임슬롯의 길이에 따라 Tx 제어부(240)를 제어함으로써 IP 트래픽의 처리속도를 조절할 수 있게 되는 것이다.
이상 설명한 실시예는 본 발명의 다양한 변화, 변경 및 균등물의 범위에 속한다. 본 발명은 전송망내 트래픽의 레이트 리미팅에 적용될 수 있는 것인 바, ATM 셀을 포함한 각종 유형의 IP 패킷 처리시 적용될 수 있다. 따라서 실시예에 대한 기재내용으로 본 발명이 한정되지 않는다.
본 발명의 전송망의 트래픽 레이트 제어 장치 및 그 방법에 따르면, IP 트래픽의 레이트 리미팅 기능을 하드웨어로 구현하면 각 사용자나 서비스 종류 그리고 우선순위에 따라 요구되는 대역폭 할당 및 보장이 용이하게 되므로, 전송망 전체 대역폭을 고려한 효율적인 망 운용이 가능하게 되며 망 운용에 필수적인 과금 및 사용제한의 효율이 증대된다.

Claims (5)

  1. 전송망을 통해 전송되는 트래픽을 수신 처리하기 위한 수신 제어부와;
    상기 수신 제어부에 의해 수신된 트래픽을 저장하기 위한 저장매체와;
    설정된 타임슬롯에 따라 상기 저장매체로부터 트래픽을 읽어 들여 전송망으로 전송하기 위한 송신 제어부와;
    상기 송신 제어부로 인가되는 타임슬롯의 생성을 제어하여 트래픽 처리속도를 조절하기 위한 스케쥴 제어부를 포함하는 것을 특징으로 하는 전송망의 트래픽 레이트 제어 장치.
  2. 제1항에 있어서,
    상기 저장매체는 시스템 외부 메모리이며,
    상기 시스템 외부 메모리를 상기 수신 제어부 및 송신 제어부가 엑세스할 수 있도록 하기 위한 메모리 인터페이스부를 더 포함하는 것을 특징으로 하는 전송망의 트래픽 레이트 제어 장치.
  3. 제1항에 있어서,
    상기 스케쥴 제어부의 제어를 받아 타임슬롯을 생성하기 위한 타임슬롯 생성부와;
    수신되는 트래픽을 일시 저장하여 상기 수신 제어부가 읽어 갈 수 있도록 하며, 상기 송신 제어부로부터 전송되는 트래픽을 일시 저장하기 위한 다수개의 이중포트 메모리를 더 포함하는 것을 특징으로 하는 전송망의 트래픽 레이트 제어 장치.
  4. 전송망의 트래픽 레이트에 따라 타임슬롯이 설정되는 단계와;
    상기 설정된 타임슬롯이 생성되는 단계와;
    상기 생성된 타임슬롯의 특정 영역 동안 트래픽이 전송망으로 전송되고, 상기 특정된 영역 이외에서는 트래픽 전송이 제한되는 단계를 포함하는 것을 특징으로 하는 전송망의 트래픽 레이트 제어 방법.
  5. 제4항에 있어서,
    상기 타임슬롯은 서비스 타임슬롯 영역과 대기 타임슬롯 영역을 포함하여 이루어지며, 상기 서비스 타임슬롯 동안에는 상기 트래픽이 망으로 전송되고, 상기 대기 타임슬롯 동안에는 상기 트래픽 전송이 제한되는 것을 특징으로 하는 전송망의 트래픽 레이트 제어 방법.
KR10-2002-0032316A 2002-06-10 2002-06-10 전송망의 트래픽 레이트 제어 장치 및 그 방법 KR100485065B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0032316A KR100485065B1 (ko) 2002-06-10 2002-06-10 전송망의 트래픽 레이트 제어 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0032316A KR100485065B1 (ko) 2002-06-10 2002-06-10 전송망의 트래픽 레이트 제어 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030095422A true KR20030095422A (ko) 2003-12-24
KR100485065B1 KR100485065B1 (ko) 2005-04-22

Family

ID=32386454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0032316A KR100485065B1 (ko) 2002-06-10 2002-06-10 전송망의 트래픽 레이트 제어 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100485065B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863222B1 (ko) * 2007-01-25 2008-10-13 (주)제이엠피시스템 도시형 교통 정보 시스템의 매체 액세스 제어 방법 및 그장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863222B1 (ko) * 2007-01-25 2008-10-13 (주)제이엠피시스템 도시형 교통 정보 시스템의 매체 액세스 제어 방법 및 그장치

Also Published As

Publication number Publication date
KR100485065B1 (ko) 2005-04-22

Similar Documents

Publication Publication Date Title
US6370117B1 (en) Channel allocation methods in a communication network and corresponding system
EP1080560B1 (en) Method and apparatus for forwarding packets from a plurality of contending queues to an output
KR100260860B1 (ko) Atm 망으로의 무선 접속을 위한 매체 접속 제어 기법
US5282202A (en) Composite frame reconfiguration in integrated services networks
US5229992A (en) Fixed interval composite framing in integrated services networks
US5724513A (en) Traffic shaping system for asynchronous transfer mode networks
US5164938A (en) Bandwidth seizing in integrated services networks
US5251209A (en) Prioritizing attributes in integrated services networks
US5247516A (en) Configurable composite data frame
US5675576A (en) Concestion control system and method for packet switched networks providing max-min fairness
US5282207A (en) Frame compression in integrated services networks
US5638371A (en) Multiservices medium access control protocol for wireless ATM system
AU752671B2 (en) Asynchronous transfer mode switching system
EP0680679B1 (en) Internodal link bandwidth allocation in packet oriented network with guarantee delay quality-of-service
US6804492B2 (en) High volume uplink in a broadband satellite communications system
EP1168724A2 (en) UPC-based traffic control framework for ATM networks
US7606151B2 (en) Power reduction in switch architectures
US7724661B2 (en) Scalable, high-resolution asynchronous transfer mode traffic shaper and method
KR19990067471A (ko) 패킷 흐름제어에 관한 장치 및 방법
Raychaudhuri et al. Multimedia transport in next-generation personal communication networks
US20020080821A1 (en) ATM SAR (asynchronous transfer module segmentation and reassembly) module for an xDSL communication service chip
KR100485065B1 (ko) 전송망의 트래픽 레이트 제어 장치 및 그 방법
US7324524B2 (en) Pseudo synchronous machine
US20010055314A1 (en) Dynamic bandwidth assignment system and dynamic bandwith assignment method capable of reducing cell transmission delay
JP2002330147A (ja) 光加入者線端局装置及びａｐｏｎシステム及びセル遅延ゆらぎ抑制方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100330

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee