KR20030089740A - Method for fabricating image sensor - Google Patents
Method for fabricating image sensor Download PDFInfo
- Publication number
- KR20030089740A KR20030089740A KR1020020027585A KR20020027585A KR20030089740A KR 20030089740 A KR20030089740 A KR 20030089740A KR 1020020027585 A KR1020020027585 A KR 1020020027585A KR 20020027585 A KR20020027585 A KR 20020027585A KR 20030089740 A KR20030089740 A KR 20030089740A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- region
- substrate
- trench
- conductive region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 229910001449 indium ion Inorganic materials 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 phosphorus ion Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVMHUALAQYRRBM-UHFFFAOYSA-N [P].[P] Chemical compound [P].[P] QVMHUALAQYRRBM-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
Abstract
Description
본 발명은 이미지 센서(image sensor) 제조 방법에 관한 것으로, 보다 상세하게는 포토다이오드(photodiode) 영역 내에 트렌치(trench)를 구비하는 이미지 센서 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an image sensor, and more particularly, to a method of manufacturing an image sensor having a trench in a photodiode region.
이미지 센서(image sensor)는 1차원 또는 2차원 이상의 광학 정보를 전기신호로 변환하는 장치로서, 크게 CMOS(Complementary metal-oxide-semiconductor)형과 CCD(charge coupled device)형의 2종류가 있다.An image sensor is an apparatus that converts optical information of one or two dimensions or more into an electrical signal. There are two types of image sensors, a complementary metal-oxide-semiconductor (CMOS) type and a charge coupled device (CCD) type.
상기 CMOS 이미지 센서는 CMOS를 이용하여 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 픽셀수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. CMOS 이미지 센서는, 종래 이미지센서로 널리 사용되고 있는 CCD 이미지 센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.The CMOS image sensor is a device that converts an optical image into an electrical signal using CMOS, and employs a switching method in which MOS transistors are made by the number of pixels and the output is sequentially detected using the same. The CMOS image sensor has a simpler driving method than the CCD image sensor which is widely used as a conventional image sensor, and can realize various scanning methods, and can integrate a signal processing circuit into a single chip, thereby miniaturizing the product. The use of compatible CMOS technology reduces manufacturing costs and significantly lowers power consumption.
도 1a 내지 도 1g는 종래 기술에 따른 이미지 센서 제조 방법을 설명하기 위해 도시한 공정단면도로서, 단위 화소 중에서 포토다이오드, 트랜스퍼 트랜지스터 및 플로팅 확산 부분만이 도시되어 있다.1A to 1G are cross-sectional views illustrating a method of manufacturing an image sensor according to the related art, in which only a photodiode, a transfer transistor, and a floating diffusion portion are shown in a unit pixel.
종래 기술에 따른 이미지 센서 제조 방법은, 도 1a에 도시된 바와 같이, P형의 반도체기판(10) 상에 이온주입 공정에 의해 P형 웰(well)(11)을 형성한다. 이어, P형 웰(11)을 포함한 기판 상에 패드 산화막(12) 및 실리콘 질화막(14)을 차례로 형성한 후, 포토리쏘그라피(photolithography) 공정에 의해 실리콘 질화막 및패드 산화막을 식각하여 소자의 격리영역(미도시)을 노출시키는 트렌치(trench)(16)를 형성한다. 이때, 상기 반도체기판(10)에는, 도면에 도시되지 않았지만, 포토다이오드 형성영역과 플로팅 확산 형성영역이 정의되어 있다.In the image sensor manufacturing method according to the related art, as shown in FIG. 1A, a P type well 11 is formed on an P type semiconductor substrate 10 by an ion implantation process. Subsequently, after the pad oxide film 12 and the silicon nitride film 14 are sequentially formed on the substrate including the P-type well 11, the silicon nitride film and the pad oxide film are etched by photolithography to isolate the device. A trench 16 is formed that exposes an area (not shown). In this case, although not shown in the figure, the semiconductor substrate 10 has a photodiode forming region and a floating diffusion forming region defined therein.
그런 다음, 실리콘 질화막 및 패드 산화막을 제거한다. 이 후, 도 1b에 도시된 바와 같이, 상기 트렌치(16)를 포함한 기판 전면에 갭필옥사이드막(gapfilled oxide layer)(미도시)을 증착 및 에치백(etch back) 공정을 차례로 진행하여 트렌치(16)을 매립시키는 소자격리막(18)을 형성한다. 그리고 상기 소자격리막(18)을 포함한 기판에 웰 형성용 이온주입 및 문턱전압 조절용 이온주입 공정을 실시한다.(미도시)Then, the silicon nitride film and the pad oxide film are removed. Afterwards, as shown in FIG. 1B, a gapfill oxide layer (not shown) is deposited on the entire surface of the substrate including the trench 16, and an etch back process is performed to sequentially process the trench 16. Element isolation film 18 is formed. In addition, a well implantation ion implantation and a threshold voltage ion implantation process are performed on a substrate including the device isolation film 18.
이어, 도 1c에 도시된 바와 같이, 상기 이온주입 공정이 완료된 기판 전면에 실리콘 산화막(미도시) 및 다결정 실리콘막(미도시)을 차례로 형성한 후, 포토리쏘그라피 공정에 의해 다결정 실리콘막 및 실리콘 산화막의 일부를 식각하여 게이트 절연막(20) 및 트랜스퍼 게이트(22)를 각각 형성한다.Subsequently, as shown in FIG. 1C, a silicon oxide film (not shown) and a polycrystalline silicon film (not shown) are sequentially formed on the entire surface of the substrate on which the ion implantation process is completed, and then a polycrystalline silicon film and silicon are formed by a photolithography process. A portion of the oxide film is etched to form the gate insulating film 20 and the transfer gate 22, respectively.
그런 다음, 도 1d에 도시된 바와 같이, 상기 트랜스퍼 게이트(22)를 포함한 기판 전면에 감광막을 도포하고 노광 및 현상하여 포토다이오드 형성영역을 노출시키는 제 1감광막 패턴(50)을 형성한다. 이 후, 제 1감광막 패턴(50)을 마스크로 하고 N형 이온주입 공정(40)을 실시하여 포토다이오드 N영역(30)를 형성한다.Then, as illustrated in FIG. 1D, a photoresist film is coated on the entire surface of the substrate including the transfer gate 22, exposed, and developed to form a first photoresist pattern 50 exposing the photodiode formation region. Thereafter, the N-type ion implantation process 40 is performed with the first photoresist pattern 50 as a mask to form the photodiode N region 30.
이어, 제 1감광막 패턴을 제거하고 나서, 도 1e에 도시된 바와 같이, 상기 트랜스퍼 게이트(22) 측면에 버퍼 산화막(24) 및 절연 스페이서(26)를 차례로 형성한다. 그런 다음, 상기 버퍼 산화막(24) 및 절연 스페이서(26)을 포함한 기판 전면에 플로팅 확산 형성영역을 노출시키는 제 2감광막 패턴(52)을 형성한다. 이 후, 제 2감광막 패턴(52)을 마스크로 하고 N형 이온주입 공정(42)을 실시하여 절연 스페이서(26) 일측 하부 기판에 영상 전하의 센싱을 위한 플로우팅 확산 영역으로 사용되는 N영역(32)을 형성한다.Subsequently, after removing the first photoresist pattern, a buffer oxide layer 24 and an insulating spacer 26 are sequentially formed on the side surface of the transfer gate 22 as shown in FIG. 1E. Next, a second photoresist layer pattern 52 is formed on the entire surface of the substrate including the buffer oxide layer 24 and the insulating spacer 26 to expose the floating diffusion forming region. Thereafter, the second photoresist pattern 52 is used as a mask, and an N-type ion implantation process 42 is performed to form an N region used as a floating diffusion region for sensing image charge on the lower substrate on one side of the insulating spacer 26 ( 32).
이 후, 제 2감광막 패턴을 제거하고 나서, 도 1f에 도시된 바와 같이, N영역(32)을 포함한 기판에 포토다이오드 형성영역을 노출시키는 제 3감광막 패턴(54)을 형성한다. 이어, 제 3감광막 패턴(54)을 마스크로 하고 기판 전면에 P형 이온주입 공정(44)을 실시하여 절연 스페이서(26) 타측 하부 기판 표면에 포토다이오드 P영역(34)를 형성한다. 이때, 상기 포토다이오드 P영역(34)은 포토다이오드 N영역(30)보다 얕게 형성되며, 실리콘 표면에서 발생하는 전자가 하부의 포토다이오드 N영역(30)으로 이동하지 못하도록 전자에 대하여 전위 장벽의 역할을 한다.Thereafter, after the second photoresist pattern is removed, a third photoresist pattern 54 is formed on the substrate including the N region 32 to expose the photodiode formation region, as shown in FIG. 1F. Subsequently, a P-type ion implantation process 44 is performed on the entire surface of the substrate using the third photoresist pattern 54 as a mask to form the photodiode P region 34 on the lower substrate surface of the other side of the insulating spacer 26. In this case, the photodiode P region 34 is formed to be shallower than the photodiode N region 30, and serves as a potential barrier for the electrons to prevent electrons generated from the silicon surface from moving to the lower photodiode N region 30. Do it.
그런 다음, 도 1g에 도시된 바와 같이, 제 3감광막 패턴을 제거한다.Then, as shown in Fig. 1G, the third photoresist pattern is removed.
그러나, 종래의 0.25㎛ 이하의 기술에서는 소자와 소자 간의 전기적으로 분리하기 위한 트렌치 식각 공정을 실시함에 따라, 포토다이오드 내에 존재하는 전하가 트렌치 가장자리 쪽으로 포획되어 소멸되므로 빛의 조사에 의해 발생되는 전하의 효율이 현격히 감소되었다. 따라서, 이미지의 선명도가 저하되는 문제점이 있었다.However, in the conventional technique of 0.25 μm or less, as the trench etching process for electrically separating the device and the device is performed, the charge present in the photodiode is trapped and extinguished toward the trench edge, thereby reducing the charge generated by the irradiation of light. The efficiency is significantly reduced. Therefore, there is a problem that the sharpness of the image is lowered.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 포토다이오드 내에 존재하는 전하가 트렌치 가장자리 쪽으로 포획되어 소멸되는 현상을방지하여 이미지의 선명도를 증가시킬 수 있는 이미지 센서 제조 방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems, and provides an image sensor manufacturing method that can increase the sharpness of the image by preventing the charge present in the photodiode is trapped toward the edge of the trench to disappear. There is a purpose.
도 1a 내지 도 1g는 종래 기술에 따른 이미지 센서 제조 방법을 설명하기 위해 도시한 공정단면도.1A to 1G are cross-sectional views illustrating a method of manufacturing an image sensor according to the prior art.
도 2a 내지 도 2g는 본 발명에 따른 이미지 센서 제조 방법을 설명하기 위한 공정단면도.2A to 2G are cross-sectional views illustrating a method of manufacturing an image sensor according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
100. 반도체기판 102. 패드산화막100. Semiconductor substrate 102. Pad oxide film
104. 실리콘 질화막 106. 트렌치104. Silicon nitride film 106. Trench
108. P영역 112. 소자격리막108. P region 112. Device isolation film
120. 게이트 절연막 122. 트랜스퍼 게이트120. Gate insulating film 122. Transfer gate
124. 버퍼 산화막 126. 절연 스페이서124. Buffer Oxide 126. Insulation Spacer
130. 포토다이오드 P영역 132. N영역130. Photodiode P area 132. N area
134. 포토다이오드 N영역 142, 144, 146. 이온주입 공정134. Photodiode N region 142, 144, 146. Ion implantation process
150, 152, 154, 156. 감광막 패턴150, 152, 154, 156. Photoresist pattern
상기 목적을 달성하기 위한 본 발명의 이미지 센서 제조 방법은 제 1도전형의 반도체기판에 기판의 일부분을 식각하여 트렌치를 형성하는 단계와, 트렌치를 포함한 기판에 제 1도전형의 웰을 형성하는 단계와, 트렌치 내벽 및 바닥면에 웰과 동일한 제 1 도전형 이온을 주입하여 제 1도전 영역을 형성하는 단계와, 제 1도전 영역을 포함한 트렌치를 매립시키는 소자격리막을 형성하는 단계와, 소자격리막을 포함한 기판 전면에 실리콘 산화막 및 다결정 실리콘막을 차례로 형성하는 단계와, 포토리소그라피 공정에 의해 다결정 실리콘막 및 실리콘 산화막을 식각하여 각각의 게이트 절연막 및 트랜스퍼 게이트를 형성하는 단계와, 기판에 선택적으로 제 1도전형의 이온주입을 실시하여 포토다이오드 제 1도전영역을 형성하는 단계와, 트랜스퍼 게이트 측면에 각각의 버퍼 산화막 및 절연 스페이서를 형성하는 단계와, 기판에 선택적으로 제 2도전형의 이온주입을 실시하여 플로팅확산을 형성하는 단계와, 선택적으로 제 2도전형의 이온주입을 실시하여 포토다이오드 제 1도전영역 상부 기판에 포토다이오드 제 2도전영역을 형성하는 단계를 포함한 것을 특징으로 한다.The image sensor manufacturing method of the present invention for achieving the above object is a step of forming a trench by etching a portion of the substrate on the first conductive semiconductor substrate, and forming a well of the first conductive type in the substrate including the trench And forming a first conductive region by implanting the same first conductivity type ions as the well into the trench inner wall and the bottom surface, forming a device isolation film to fill the trench including the first conductive region, and forming a device isolation film. Forming a silicon oxide film and a polycrystalline silicon film on the entire surface of the substrate, and etching each of the polycrystalline silicon film and the silicon oxide film by a photolithography process to form respective gate insulating films and transfer gates, and optionally forming a first conductive film on the substrate. Forming a photodiode first conductive region by performing ion implantation of a type; Forming respective buffer oxide films and insulating spacers, selectively implanting a second conductive ion into a substrate to form floating diffusion, and optionally performing a second conductive ion implantation to form a photodiode And forming a photodiode second conductive region on the first conductive region upper substrate.
상기 제 1도전영역의 제 1도전형 이온으로는, 바람직하게는 인듐을 이용하며, 제 1도전영역의 제 1도전형 이온 주입 공정은 1.0E11∼1.0E14 atom/Cm2의 도우즈와 10∼200KeV 의 에너지를 공급하고 3∼45도의 경사각을 준다.Indium is preferably used as the first conductive ion in the first conductive region, and the first conductive ion implantation process in the first conductive region is in the range of 1.0E11 to 1.0E14 atom / Cm 2 and a dose of 10 to 200 KeV. Supply energy and give tilt angle of 3 ~ 45 degrees.
상기 제 1도전영역의 제 1도전형 이온 주입 공정은, 바람직하게는, 2회 및 4회 중 어느 하나의 로테이션으로 진행한다.Preferably, the first conductive ion implantation step of the first conductive region is performed in any one of two and four rotations.
상기 제 1도전영역의 제 1도전형 이온 주입을 실시한 후, 제 1도전 영역을 포함한 기판에 열처리를 진행하는 단계를 추가하거나, 실리콘 산화막을 형성한 후에, 실리콘 산화막을 포함한 기판에 열처리를 진행하는 단계를 추가한다.After performing the first conductivity type ion implantation into the first conductive region, adding heat treatment to the substrate including the first conductive region, or after forming the silicon oxide layer, the thermal treatment is performed on the substrate including the silicon oxide layer. Add a step.
상기 열처리는, 바람직하게는, 질소분위기 하에서 800∼1150℃ 온도와 10∼30초 동안 진행한다.The heat treatment is preferably carried out under a nitrogen atmosphere for 800 to 1150 ℃ temperature for 10 to 30 seconds.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2g는 본 발명에 따른 이미지 센서 제조 방법을 설명하기 위한 공정단면도로서, 단위 화소 중에서 포토다이오드, 트랜스퍼 트랜지스터 및 플로팅 확산 부분만이 도시되어 있다.2A to 2G are cross-sectional views illustrating a method of manufacturing an image sensor according to an exemplary embodiment of the present invention, in which only a photodiode, a transfer transistor, and a floating diffusion portion are shown in a unit pixel.
본 발명의 이미지 센서 제조 방법은, 도 2a에 도시된 바와 같이, 먼저, P형의 반도체 기판(100) 상에 이온주입 공정에 의해 P형 웰(101)을 형성하고 나서, 패드 산화막(102), 실리콘 질화막(104) 및 소자의 격리영역을 노출시키는 제 1감광막 패턴(150)을 차례로 형성한다. 이때, 상기 반도체기판(100)은, 도면에 도시되지 않았지만, 포토다이오드 형성영역과 플로팅 확산 형성영역이 정의되어져 있다. 그런 다음, 제 1감광막 패턴(150)을 마스크로 하고 실리콘 질화막, 패드 산화막 및 기판의 일부를 식각하여 트렌치(106)를 형성한다. 이 후, 제 1감광막 패턴(150)을 마스크로 하고 P형 웰(101)과 동일 도전형의 P형 이온 주입 공정(140)을 실시하여 트렌치(106) 내벽 및 바닥면에 P형 영역(108)을 형성하고 나서, 상기 P형 영역(108)을 포함한 기판 전면에 열처리(160)을 실시한다. 이때, P형 이온으로는 인듐(indium) 이온을 사용한다. 또한, 상기 P형 이온 공정(140)은 1.0E11∼1.0E14 atom/Cm2의 도우즈와 10∼200KeV 의 에너지를 공급하고 3∼5도의 경사각을 주고, 2회 및 4회 중 어느 하나의 로테이션(rotation)으로 진행한다. 한편, 상기 열처리(160)는 질소분위기 하에서 800∼1150℃ 온도와 10∼30초 동안 진행한다. 본 발명에서 P형 이온으로 상기 인듐 이온을 사용하는 이유는 인튬이 보론에 비해 확산속도가 매우 낮아 트렌치와 기판의 실리콘 계면으로의 확산이 적어 상기 열처리(160) 공정을 진행한 후에도 국부적으로 웰농도를 높여주는 효과를 가지기 때문이다.In the image sensor manufacturing method of the present invention, as shown in FIG. 2A, first, a P-type well 101 is formed on an P-type semiconductor substrate 100 by an ion implantation process, and then the pad oxide film 102 is formed. The silicon nitride film 104 and the first photosensitive film pattern 150 exposing the isolation region of the device are sequentially formed. In this case, although not shown in the drawing, the semiconductor substrate 100 has a photodiode forming region and a floating diffusion forming region defined therein. Next, the trench 106 is formed by etching the silicon nitride film, the pad oxide film, and a part of the substrate using the first photoresist pattern 150 as a mask. Thereafter, using the first photoresist pattern 150 as a mask, a P-type ion implantation process 140 of the same conductivity type as the P-type well 101 is performed to form a P-type region 108 on the inner wall and the bottom of the trench 106. ), And then heat treatment 160 is performed on the entire surface of the substrate including the P-type region 108. In this case, indium ions are used as the P-type ions. In addition, the P-type ion process 140 supplies a dose of 1.0E11 to 1.0E14 atom / Cm 2 and energy of 10 to 200 KeV, gives an inclination of 3 to 5 degrees, and rotates any one of two and four times ( proceed to rotation). On the other hand, the heat treatment 160 is performed for 10 to 30 seconds at 800 ~ 1150 ℃ temperature under a nitrogen atmosphere. The reason why the indium ion is used as the P-type ion in the present invention is that the diffusion rate of the indium is very low compared to boron, so that the diffusion into the silicon interface between the trench and the substrate is small. This is because it has an effect of raising.
이어, 제 1감광막 패턴을 제거하고 나서, 도 2b에 도시된 바와 같이, P형 영역(108) 및 트렌치(106)를 포함한 기판 전면에 갭필옥사이드막(미도시)을 증착하고 상기 갭필옥사이드막을 에치백하여 소자격리막(112)을 형성한다.Subsequently, after the first photoresist pattern is removed, a gap fill oxide film (not shown) is deposited on the entire surface of the substrate including the P-type region 108 and the trench 106 as shown in FIG. 2B, and the gap fill oxide film is deposited on the substrate. The device isolation layer 112 is formed to be backed up.
그런 다음, 도면에 도시되지 않았지만, 상기 소자격리막(112)을 포함한 기판에 웰 형성용 이온주입 및 문턱전압 조절용 이온주입 공정을 실시하고 나서, 도 2c에 도시된 바와 같이, 상기 이온주입 공정이 완료된 기판에 게이트 절연막(120) 및 트랜스퍼 게이트(122)를 각각 형성한다. 이때, 상기 P형 영역(108)을 포함한 기판 전면에 열처리(160)을 실시하는 대신에, 상기 게이트 절연막(120) 형성용 실리콘 산화막(미도시)을 형성한 후 상기 실리콘 산화막을 포함한 기판에 열처리를 진행할 수도 있다.Subsequently, although not shown in the drawing, the well-formed ion implantation and threshold voltage ion implantation processes are performed on the substrate including the device isolation film 112, and as shown in FIG. 2C, the ion implantation process is completed. The gate insulating film 120 and the transfer gate 122 are formed on the substrate, respectively. In this case, instead of performing the heat treatment 160 on the entire surface of the substrate including the P-type region 108, a silicon oxide film (not shown) for forming the gate insulating film 120 is formed and then heat-treated on the substrate including the silicon oxide film. You can also proceed.
이 후, 도 2d에 도시된 바와 같이, 상기 트랜스퍼 게이트(122)를 포함한 기판 전면에 포토다이오드 형성영역을 노출시키는 제 2감광막 패턴(152)을 형성한다. 이어, 상기 제 3감광막 패턴(152)을 마스크로 하고 N형 이온주입 공정(142)을 실시하여 포토다이오드 N-영역(130)을 형성한다. 이때, 포토다이오드 N-영역(130) 형성용 N형 이온으로는 인(Phosphorus)를 들 수 있다. 또한, 상기 N형 이온의 인이온 주입 공정(142)에서, 인이온의 도우즈는 1.0E11∼1.0E13 atoms/Cm2를 가지고, 에너지 범위는 100∼180KeV 에너지 범위를 가진다. 한편, 이온 주입은 0∼60도 범위의 틸트(tilt)와 0∼360도 범위의 트위스트(twist)를 가진다.Thereafter, as illustrated in FIG. 2D, a second photosensitive film pattern 152 is formed on the entire surface of the substrate including the transfer gate 122 to expose the photodiode formation region. Subsequently, an N-type ion implantation process 142 is performed using the third photoresist pattern 152 as a mask to form the photodiode N − region 130. At this time, phosphorus (Phosphorus) is mentioned as the N-type ion for forming the photodiode N − region 130. In the phosphorus ion implantation step 142 of the N-type ion, the dose of phosphorus ion has 1.0E11 to 1.0E13 atoms / Cm 2 , and the energy range has a energy range of 100 to 180 KeV. On the other hand, ion implantation has a tilt in the range of 0 to 60 degrees and a twist in the range of 0 to 360 degrees.
그런 다음, 제 2감광막 패턴을 제거하고 나서, 도 2e에 도시된 바와 같이, 상기 트랜스퍼 게이트(122) 측면에 버퍼 산화막(124) 및 절연 스페이서(126)를 차례로 형성한다. 이 후, 상기 구조의 기판 전면에 플로팅 확산 형성영역을 노출시키는 제 3감광막 패턴(154)을 형성하고 나서, 제 3감광막 패턴(154)을 마스크로 하고 N형 이온주입 공정(144)을 실시하여 영상 전하의 센싱을 위한 플로우팅 디퓨젼 영역으로 사용되는 N+영역(132)을 형성한다.After removing the second photoresist pattern, the buffer oxide layer 124 and the insulating spacer 126 are sequentially formed on the side of the transfer gate 122 as shown in FIG. 2E. Thereafter, after forming the third photoresist pattern 154 exposing the floating diffusion formation region on the entire surface of the substrate, the N-type ion implantation process 144 is performed using the third photoresist pattern 154 as a mask. An N + region 132 is formed, which serves as a floating diffusion region for sensing image charge.
이어, 제 3감광막 패턴을 제거한다. 그리고 도 2f에 도시된 바와 같이, 상기 N+영역(132)을 포함한 기판 전면에 다시 포토다이오드 형성영역을 노출시키는 제 4감광막 패턴(156)을 형성하고 나서, 제 4감광막 패턴(156)을 마스크로 하고 기판 전면에 P형 이온주입 공정(146)을 실시하여 포토다이오드 N-영역(130)의 윗방향에 포토다이오드 P영역(134)을 형성한다. 이때, 포토다이오드 P영역(140) 형성용 P형이온으로는 보론(Boron), BF2등을 들 수 있다. 또한, 상기 P형 이온 주입 공정(146)에서, 이온 도우즈는 1.0E12∼5.0E13 atoms/Cm2를 가지고, 에너지 범위는 보론 이온일 경우 1∼10KeV, BF2일 경우 10∼400KeV 에너지 범위를 가진다. 한편, 상기 P형이온 주입 공정(146)은 0도의 틸트와 0∼360도 범위의 트위스트를 가진다.Next, the third photosensitive film pattern is removed. As shown in FIG. 2F, the fourth photoresist pattern 156 is formed on the entire surface of the substrate including the N + region 132 to expose the photodiode formation region. Then, the fourth photoresist pattern 156 is masked. The P-type ion implantation process 146 is performed on the entire surface of the substrate to form the photodiode P region 134 in the upper direction of the photodiode N − region 130. In this case, examples of the P-type ion for forming the photodiode P region 140 include boron and BF 2 . Further, in the P-type ion implantation step 146, the ion dose has 1.0E12 to 5.0E13 atoms / Cm 2 , and the energy range is 1 to 10 KeV for boron ions, and 10 to 400 KeV energy for BF 2 . Have On the other hand, the P-type implantation process 146 has a tilt of 0 degrees and a twist in the range of 0 to 360 degrees.
그런 다음, 도 2g에 도시된 바와 같이, 제 4감광막 패턴을 제거한다.Then, as shown in FIG. 2G, the fourth photoresist pattern is removed.
이상에서와 같이, 본 발명은 트렌치를 형성한 후, 트렌치 내벽 및 바닥면에As described above, the present invention is formed in the trench inner wall and bottom after forming the trench
확산속도가 적은 P형의 인듐이온을 주입하고 열처리를 실시함으로써, 국부적으로 웰농도를 증가시키어 포토다이오드 내에 존재하는 전하가 트렌치 가장자리 쪽으로 포획되어 소멸되는 것을 막아준다. 따라서, 본 발명은 포토다이오드의 전하의 효율을 증가시키어 이미지의 선명도를 향상시킬 수 있는 잇점이 있다.By injecting P-type indium ions having a low diffusion rate and performing heat treatment, the well concentration is increased locally to prevent the charge present in the photodiode from being trapped and dissipated toward the trench edge. Accordingly, the present invention has the advantage of increasing the efficiency of the charge of the photodiode to improve the sharpness of the image.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020027585A KR100690984B1 (en) | 2002-05-18 | 2002-05-18 | Method for fabricating image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020027585A KR100690984B1 (en) | 2002-05-18 | 2002-05-18 | Method for fabricating image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030089740A true KR20030089740A (en) | 2003-11-28 |
| KR100690984B1 KR100690984B1 (en) | 2007-03-09 |
Family
ID=32383403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020027585A KR100690984B1 (en) | 2002-05-18 | 2002-05-18 | Method for fabricating image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100690984B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548512B1 (en) * | 2002-10-30 | 2006-02-02 | 매그나칩 반도체 유한회사 | Method for fabricating semiconductor device |
| KR100708866B1 (en) * | 2005-10-05 | 2007-04-17 | 삼성전자주식회사 | Method of fabricating image sensors |
| KR100714604B1 (en) * | 2005-12-09 | 2007-05-07 | 매그나칩 반도체 유한회사 | Image sensor and method for manufacturing the same |
| KR100809323B1 (en) * | 2006-01-31 | 2008-03-05 | 삼성전자주식회사 | Image sensor with improved sensitivity and decreased crosstalk and fabrication method thereof |
| CN102054704A (en) * | 2009-10-30 | 2011-05-11 | 海力士半导体有限公司 | Method for fabricating semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353801A (en) * | 1999-06-14 | 2000-12-19 | Mitsubishi Electric Corp | Semiconductor device with solid-state image sensing element and its manufacture |
| US6194258B1 (en) * | 2000-01-18 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of forming an image sensor cell and a CMOS logic circuit device |
| KR20020014535A (en) * | 2000-08-18 | 2002-02-25 | 박종섭 | Image sensor formation method for preventing crosstalk between pixels |
| KR100562668B1 (en) * | 2001-12-28 | 2006-03-20 | 매그나칩 반도체 유한회사 | A fabricating method of image sensor with decreased dark signal |
-
2002
- 2002-05-18 KR KR1020020027585A patent/KR100690984B1/en not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548512B1 (en) * | 2002-10-30 | 2006-02-02 | 매그나칩 반도체 유한회사 | Method for fabricating semiconductor device |
| KR100708866B1 (en) * | 2005-10-05 | 2007-04-17 | 삼성전자주식회사 | Method of fabricating image sensors |
| KR100714604B1 (en) * | 2005-12-09 | 2007-05-07 | 매그나칩 반도체 유한회사 | Image sensor and method for manufacturing the same |
| KR100809323B1 (en) * | 2006-01-31 | 2008-03-05 | 삼성전자주식회사 | Image sensor with improved sensitivity and decreased crosstalk and fabrication method thereof |
| US7518172B2 (en) | 2006-01-31 | 2009-04-14 | Samsung Electronics Co., Ltd. | Image sensor having improved sensitivity and decreased crosstalk and method of fabricating same |
| CN102054704A (en) * | 2009-10-30 | 2011-05-11 | 海力士半导体有限公司 | Method for fabricating semiconductor device |
| US8187952B2 (en) | 2009-10-30 | 2012-05-29 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| CN102054704B (en) * | 2009-10-30 | 2015-03-25 | 海力士半导体有限公司 | Method for fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100690984B1 (en) | 2007-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491561B2 (en) | Pixel sensor having doped isolation structure sidewall | |
| TWI280658B (en) | Method for fabricating image sensor including isolation layer having trench structure | |
| KR100619396B1 (en) | CMOS Image sensor and its fabricating method | |
| KR100436067B1 (en) | Image sensor and method of fabricating the same | |
| JP2897004B2 (en) | CMOSFET manufacturing method | |
| JP2004104131A (en) | Cmos image sensor and manufacturing method therefor | |
| KR100690984B1 (en) | Method for fabricating image sensor | |
| JP3884600B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| KR100855282B1 (en) | Method for fabricating image sensor | |
| KR20070029369A (en) | Method for fabrication of image sensor for preventing generation of dark current | |
| KR100748323B1 (en) | A fabricating method of image sensor | |
| KR100748324B1 (en) | fabricating method Image sensor | |
| KR100495413B1 (en) | Unit pixel for cmos image sensor and method of fabricatiing the same | |
| KR100538378B1 (en) | Image sensor and method of manufacturing the same | |
| KR100873288B1 (en) | Imase sensor and method for fabricating of the same | |
| KR100677044B1 (en) | Fabricating method of Image sensor | |
| JP2000150857A (en) | Solid-state imaging device and manufacture of it | |
| KR100956193B1 (en) | Cmos image sensor improved transfer efficiency and method of making the same | |
| KR100870823B1 (en) | Imase sensor and method for fabricating of the same | |
| KR20050082587A (en) | Method for manufacturing image sensor | |
| KR20020058919A (en) | Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same | |
| KR100535920B1 (en) | Method for fabricating CMOS Image sensor | |
| KR20040058753A (en) | CMOS image sensor and method for fabricating thereof | |
| KR100700266B1 (en) | Fabricating method for Image sensor | |
| KR100390810B1 (en) | Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |