KR20030085301A - Semiconductor Device With Lead Structure - Google Patents

Semiconductor Device With Lead Structure Download PDF

Info

Publication number
KR20030085301A
KR20030085301A KR1020020023662A KR20020023662A KR20030085301A KR 20030085301 A KR20030085301 A KR 20030085301A KR 1020020023662 A KR1020020023662 A KR 1020020023662A KR 20020023662 A KR20020023662 A KR 20020023662A KR 20030085301 A KR20030085301 A KR 20030085301A
Authority
KR
South Korea
Prior art keywords
wire
semiconductor chip
lead
semiconductor device
wires
Prior art date
Application number
KR1020020023662A
Other languages
Korean (ko)
Inventor
류정수
이기두
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020023662A priority Critical patent/KR20030085301A/en
Publication of KR20030085301A publication Critical patent/KR20030085301A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

PURPOSE: A semiconductor device having a lead line structure is provided to be capable of increasing wire-bonding density and reducing the size of a manufacturing process completed semiconductor device. CONSTITUTION: A semiconductor device is provided with a semiconductor chip(120) having a plurality of bonding pads(125), a plurality of lead lines(140) located along the peripheral portion of the semiconductor chip, and a plurality of wires(130) for electrically connecting each lead line to the bonding pads. At this time, each bonding pad has a connecting portion for carrying out a wiring process by using the wires. At the time, the connecting portions of each bonding pad have at least two different heights. Preferably, a support part made of epoxy is located between lead lines for fixing each lead line.

Description

리드선 구조체를 구비하는 반도체 장치{Semiconductor Device With Lead Structure}Semiconductor device with lead structure {Semiconductor Device With Lead Structure}

본 발명은 반도체 장치에 관한 것으로서, 특히 리드선 구조체에 와이어 본딩된 반도체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a semiconductor device wire bonded to a lead wire structure.

사진, 식각, 증착 및 박막형성 공정을 반복적으로 실시하는 반도체 생산 공정을 통해, 한개의 반도체 기판에는 복수개의 반도체 칩들이 형성된다. 이후, 상기 반도체 칩들이 양품인지 불량품인지를 판정하기 위한 전기적인 테스트를 거친 후, 양품인 반도체 칩을 선별하여 조립 공정을 실시한다.A plurality of semiconductor chips are formed on a single semiconductor substrate through a semiconductor production process which repeatedly performs a photo, etching, deposition, and thin film formation process. Subsequently, an electrical test is performed to determine whether the semiconductor chips are good or defective, and then a good semiconductor chip is selected to perform an assembly process.

상기 조립 공정은 미세한 반도체 칩을 컴퓨터 및 가전 제품 등에 전기적으로 연결하기 위한, 연결 수단을 제공한다. 이를 위해, 상기 조립 공정은 상기 반도체 칩 상에 형성된 미세한 본딩 패드를 거시적 크기를 갖는 리드선에 연결하는 단계를 포함한다. 또한, 상기 조립 공정은 반도체 칩을 외부의 물리적, 전기적 환경으로부터 보호함으로써, 반도체 제품의 신뢰성을 유지할 수 있도록 한다.The assembly process provides a connection means for electrically connecting the fine semiconductor chip to a computer, a home appliance, or the like. To this end, the assembly process includes connecting a fine bonding pad formed on the semiconductor chip to a lead wire having a macroscopic size. In addition, the assembly process protects the semiconductor chip from an external physical and electrical environment, thereby maintaining the reliability of the semiconductor product.

이러한 상기 조립 공정을 단계에 따라 개략적으로 구분하면, 상기 조립 공정은 양품인 반도체 칩을 리드 프레임 상에 접착하는 단계, 접착된 반도체 칩의 본딩 패드와 리드 프레임의 리드선을 금으로 연결하는 와이어 본딩 단계 및 그 결과물을 외부 환경으로부터 보호하기 위한 몰딩 단계를 포함한다.When the assembly process is roughly divided according to the steps, the assembly process is a step of bonding a good semiconductor chip on the lead frame, wire bonding step of connecting the bonding pad of the bonded semiconductor chip and the lead wire of the lead frame with gold And a molding step for protecting the result from the external environment.

도 1 및 도 2는 통상적인 리드 프레임을 사용하여 와이어 본딩된 반도체 장치를 나타내는 단면도들이다. 도 1 및 도 2는 각각 다이 접착(die attach) 공정 및 LOC(lead on chip) Tape 공정을 사용하여 형성된 반도체 장치를 나타낸다.1 and 2 are cross-sectional views illustrating wire bonded semiconductor devices using conventional lead frames. 1 and 2 show a semiconductor device formed using a die attach process and a lead on chip (LOC) tape process, respectively.

도 1을 참조하면, 복수개의 본딩 패드를 구비하는 반도체 칩(30)이 리드 프레임의 다이 패드(10) 상에 배치된다. 상기 반도체 칩(30)을 상기 다이 패드(10)에 고정시키기 위해, 이들 사이에는 접착제(20)가 개재된다. 상기 접착제(20)는 통상적으로 은(Ag)을 주성분으로 하는 에폭시 수지이다.Referring to FIG. 1, a semiconductor chip 30 having a plurality of bonding pads is disposed on a die pad 10 of a lead frame. In order to fix the semiconductor chip 30 to the die pad 10, an adhesive 20 is interposed therebetween. The said adhesive 20 is an epoxy resin which has silver (Ag) as a main component normally.

상기 반도체 칩(30)의 주변에는 복수개의 리드선(40)들이 배치된다. 상기 본딩 패드와 상기 리드선(40)은 와이어(50)를 통해 연결된다. 상기 와이어(50)는 금으로 이루어지는 것이 바람직하다.A plurality of lead wires 40 are disposed around the semiconductor chip 30. The bonding pad and the lead wire 40 are connected through a wire 50. The wire 50 is preferably made of gold.

도 2를 참조하면, 복수개의 본딩 패드를 구비하는 반도체 칩(30) 상에, 복수개의 리드선(45)을 갖는 리드 프레임이 배치된다. 또한, 도 1에서 설명한 다이 접착 방식과는 달리, 상기 리드선(45)과 상기 반도체 칩(30)의 상부면 사이에는 접착층(25)이 개재된다. 상기 접착층(25)은 폴리이미드 테입을 사용하는 것이 바람직하다.Referring to FIG. 2, a lead frame having a plurality of lead wires 45 is disposed on a semiconductor chip 30 having a plurality of bonding pads. In addition, unlike the die bonding method described with reference to FIG. 1, an adhesive layer 25 is interposed between the lead wire 45 and the upper surface of the semiconductor chip 30. The adhesive layer 25 is preferably used polyimide tape.

한편, 상기 다이 접착 방식 또는 상기 LOC 테입 공정에서 사용되는 리드선들은 통상적으로 동일한 또는 평행한 평면내에 배치된다. 이에 따라, 한개의 와이어가 또다른 와이어를 교차할 경우, 두 와이어들의 높이 차이가 없기 때문에 두 와이어들은 전기적으로 쇼트(short)되는 문제를 갖는다. 하지만, 반도체 장치의 고집적화 및 고기능화 추세는 상기 반도체 칩(30)의 면적을 감소시키면서 더 많은 갯수의 본딩 패드를 필요하게 한다. 이러한 추세는 본딩 패드의 고밀도화 및 이에 따른 조립 공정의 어려움을 유발하거나, 조립 공정이 완료된 반도체 장치의 크기를 증가시키는 원인이 된다.On the other hand, the lead wires used in the die attach method or the LOC tape process are usually arranged in the same or parallel plane. Accordingly, when one wire crosses another wire, the two wires have a problem of being electrically shorted because there is no height difference between the two wires. However, the trend toward higher integration and higher functionality of semiconductor devices requires a larger number of bonding pads while reducing the area of the semiconductor chip 30. Such a trend causes high density of the bonding pads and difficulty in the assembling process or increases the size of the semiconductor device in which the assembling process is completed.

본 발명이 이루고자 하는 기술적 과제는 와이어 본딩의 밀도를 증가시킬 수 있는 리드선 구조체를 구비하는 반도체 장치를 제공하는 데 있다.An object of the present invention is to provide a semiconductor device having a lead wire structure that can increase the density of wire bonding.

본 발명이 이루고자 하는 다른 기술적 과제는, 조립 공정이 완료된 반도체 장치의 크기를 감소시키는 것이 가능한, 리드선 구조체를 구비하는 반도체 장치를 제공하는 데 있다.Another object of the present invention is to provide a semiconductor device having a lead wire structure capable of reducing the size of a semiconductor device having completed an assembly process.

도 1 및 도 2는 통상적인 리드선 구조체를 사용하여 와이어 본딩된 반도체 장치를 나타내는 단면도들이다.1 and 2 are cross-sectional views illustrating wire bonded semiconductor devices using conventional lead wire structures.

도 3은 본 발명의 바람직한 일 실시예에 따른 리드선 구조체를 구비하는 반도체 장치를 나타내는 단면도이다.3 is a cross-sectional view illustrating a semiconductor device including a lead wire structure according to an exemplary embodiment of the present invention.

도 4a 내지 도 4c는 본 발명의 바람직한 실시예에 따른 리드선 구조체를 구비하는 반도체 장치를 나타내는 사시도들이다.4A to 4C are perspective views illustrating a semiconductor device having a lead wire structure according to an exemplary embodiment of the present invention.

상기 기술적 과제를 달성하기 위하여, 본 발명은 적어도 두가지의 다른 높이를 갖는 리드선들을 구비하는 반도체 장치를 제공한다. 이 장치는 복수개의 본딩 패드들을 구비하는 반도체 칩, 상기 본딩 패드들과의 와이어링을 위한 연결부를 구비하면서 상기 반도체 칩의 둘레에 배치된 복수개의 리드선들을 포함한다. 상기 리드선들과 상기 본딩패드들은 복수개의 와이어들로 연결된다. 이때, 상기 연결부들은 적어도 두가지 다른 높이를 갖는 것을 특징으로 한다.In order to achieve the above technical problem, the present invention provides a semiconductor device having lead wires having at least two different heights. The apparatus includes a semiconductor chip having a plurality of bonding pads, and a plurality of lead wires arranged around the semiconductor chip while having a connection for wiring with the bonding pads. The lead wires and the bonding pads are connected by a plurality of wires. In this case, the connection portion is characterized in having at least two different heights.

상기 와이어가 연결되는 상기 연결부의 표면은 상기 반도체 칩의 상부면에 대해 수직하게 배치되거나 수평하게 배치될 수 있다. 또한, 상기 리드선들 사이에는, 상기 리드선들을 고정시켜주는 지지 물질이 배치되는 것이 바람직하다. 이때, 상기 지지 물질은 절연 물질로 이루어지고, 바람직하게는 에폭시로 형성한다.The surface of the connection portion to which the wire is connected may be disposed vertically or horizontally with respect to the upper surface of the semiconductor chip. In addition, it is preferable that a support material for fixing the leads is disposed between the leads. In this case, the support material is made of an insulating material, preferably formed of epoxy.

또한, 상기 와이어들 중 적어도 한개는 또다른 와이어를 가로지를 수 있으며, 상기 와이어는 금으로 이루어지는 것이 바람직하다.In addition, at least one of the wires may cross another wire, and the wire is preferably made of gold.

두개의 본딩 패드를 잇는 직선 상에는 적어도 한개의 또다른 본딩 패드가 개재될 수 있으며, 이때, 상기 또다른 본딩 패드는 상기 적어도 두개의 다른 높이를 갖는 연결부들 중 더 높은 높이를 갖는 연결부에 연결되는 것이 바람직하다.At least one further bonding pad may be interposed on a straight line connecting the two bonding pads, wherein the another bonding pad is connected to a connection having a higher height among the at least two different height connections. desirable.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the invention will be fully conveyed to those skilled in the art. Accordingly, the shape of the elements in the drawings and the like are exaggerated to emphasize a clearer description.

도 3은 본 발명의 바람직한 일 실시예에 따른 리드선 구조체를 구비하는 반도체 장치를 나타내는 단면도이다.3 is a cross-sectional view illustrating a semiconductor device including a lead wire structure according to an exemplary embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시예에 따른 리드선 구조체를 구비하는 반도체 장치에서, 반도체 칩(120)은 리드 프레임의 다이 패드(100) 상에 배치된다. 이때, 상기 반도체 칩(120)은 복수개의 본딩 패드를 구비한다. 상기 반도체 칩(120)을 상기 다이 패드(100)에 고정시키기 위해, 이들 사이에는 접착제(110)가 개재된다. 상기 접착제(110)는 통상적으로 은(Ag)을 주성분으로 하는 에폭시 수지인 것이 바람직하다.Referring to FIG. 3, in the semiconductor device having the lead wire structure according to the exemplary embodiment of the present invention, the semiconductor chip 120 is disposed on the die pad 100 of the lead frame. In this case, the semiconductor chip 120 includes a plurality of bonding pads. In order to fix the semiconductor chip 120 to the die pad 100, an adhesive 110 is interposed therebetween. It is preferable that the said adhesive 110 is an epoxy resin which has silver (Ag) as a main component normally.

상기 반도체 칩(120)의 주변에는 복수개의 연결부를 구비하는 리드선(140)들이 배치되고, 상기 리드선(140)들은 와이어(130)를 통해 상기 본딩 패드와 연결된다. 이때, 상기 와이어(130)는 상기 리드선(140)의 연결부에 연결된다. 본 발명에 따르면, 상기 연결부는 적어도 두개의 다른 높이를 가지는 것을 특징으로 한다. 즉, 상기 와이어(130)는, 도시한 것처럼, 적어도 두개의 다른 높이를 갖는 연결부에 연결된다. 상기 연결부는 상기 반도체 칩(120)의 상부면이 이루는 평면에 대해 수직하거나 수평한 표면을 갖는 것이 바람직하다. 또는 상기 연결부는 상기 반도체 칩(120)의 상부면에 대해 경사진 표면을 가질 수도 있다. 이러한 본 발명을 구체화할 수 있는 실시예들은 이후 도 4a 내지 도 4c를 통해 상세하게 설명하기로 한다.Lead wires 140 including a plurality of connection parts are disposed around the semiconductor chip 120, and the lead wires 140 are connected to the bonding pads through wires 130. In this case, the wire 130 is connected to the connection of the lead wire 140. According to the invention, the connection is characterized in that it has at least two different heights. That is, the wire 130 is connected to a connection having at least two different heights, as shown. The connection portion preferably has a surface perpendicular or horizontal to the plane of the upper surface of the semiconductor chip 120. Alternatively, the connection portion may have a surface inclined with respect to the upper surface of the semiconductor chip 120. Embodiments capable of embodying the present invention will be described in detail later with reference to FIGS. 4A to 4C.

한편, 상기 와이어(130)는 금으로 이루어지는 것이 바람직하다. 상기 와이어(130)를 상기 연결부에 연결하는 과정은 통상적으로 기계적 힘이 작용되는 캐필러리(capillary)를 이용한다. 이에 따라, 상기 와이어 본딩 공정을 위해서는,상기 연결부에 힘이 작용되는 것이 바람직하다. 그런데, 상기 연결부들은 적어도 두개의 다른 높이를 갖기때문에, 상기 연결부에 작용되는 힘은 상기 리드선(140)에 토크를 작용시킨다. 또한, 상기 와이어 본딩 공정 이후 상기 리드선(140)의 복원력에 의한 진동이 과도할 경우, 상기 와이어(130)는 단선될 수 있다.On the other hand, the wire 130 is preferably made of gold. The process of connecting the wire 130 to the connection portion typically uses a capillary to which a mechanical force is applied. Accordingly, for the wire bonding process, a force is preferably applied to the connection portion. However, since the connection portions have at least two different heights, a force applied to the connection portion exerts a torque on the lead wire 140. In addition, when the vibration caused by the restoring force of the lead wire 140 is excessive after the wire bonding process, the wire 130 may be disconnected.

상기 연결 과정에서 발생할 수 있는 기계적 힘에 따른 문제를 최소화하기 위해, 상기 리드선(140)들을 지지하기 위해 이들 사이에는 지지 물질(150)이 개재되는 것이 바람직하다. 상기 지지물질(150)은 절연성의 물질로 이루어지며, 바람직하게는 에폭시 수지로 형성한다.In order to minimize problems due to mechanical force that may occur in the connection process, it is preferable that a support material 150 is interposed therebetween to support the lead wires 140. The support material 150 is made of an insulating material, preferably formed of an epoxy resin.

도 4a 내지 도 4c는 본 발명의 바람직한 다른 실시예에 따른 리드선 구조체를 설명하기 위한 사시도들이다.4A to 4C are perspective views illustrating a lead wire structure according to another exemplary embodiment of the present invention.

도 4a 및 도 4b를 참조하면, 반도체 칩(120)의 상부에는 복수개의 본딩 패드(125)가 배치된다. 상기 반도체 칩(120)의 주변에는 상기 본딩 패드(125)에 전기적으로 연결하기 위한 연결부를 구비하는 리드선(140)이 배치된다. 상기 본딩 패드(125)와 상기 연결부는 와이어(130)를 통해 전기적으로 연결된다.4A and 4B, a plurality of bonding pads 125 are disposed on the semiconductor chip 120. A lead wire 140 including a connection part for electrically connecting to the bonding pad 125 is disposed around the semiconductor chip 120. The bonding pad 125 and the connection part are electrically connected through the wire 130.

상기 와이어(130)가 본딩된 상기 연결부의 표면은 상기 반도체 칩(120)의 상부면에 대해 수직하다. 또한, 상기 연결부는 적어도 두개의 다른 높이를 갖는다. 도 4a 및 도 4b에서는 3개의 다른 높이를 갖는 연결부가 도시되었다. 이에 따라, 도시한 것처럼, 상기 리드선(140)의 연장선 상에 배치되는 적어도 두개의 본딩 패드(125)들은 서로 쇼트없이 상기 연결부에 연결될 수 있다.The surface of the connection portion to which the wire 130 is bonded is perpendicular to the upper surface of the semiconductor chip 120. The connection part also has at least two different heights. 4a and 4b show three different height connections. Accordingly, as shown in the drawing, at least two bonding pads 125 disposed on the extension line of the lead wire 140 may be connected to the connection unit without a short to each other.

한편, 도 4a에서는 일방향으로 배치된 상기 본딩 패드들(125)에 연결된 세개의 리드선(140)들 만을 도시하였으나, 상기 반도체 칩(120)의 주변에는 더 많은 수의 리드선(140)들이 배치될 수 있다. 이때, 도시된 것처럼, 적어도 두개의 다른 높이를 갖는 연결부를 구비하는 리드선(140)들은 전체 리드선들 중 일부일 수 있다.Meanwhile, although only three lead wires 140 connected to the bonding pads 125 arranged in one direction are illustrated in FIG. 4A, a larger number of lead wires 140 may be disposed around the semiconductor chip 120. have. At this time, as shown, the lead wires 140 having connection portions having at least two different heights may be part of the entire lead wires.

한편, 복수개의 리드선(140)들은 상기 반도체 칩(120)으로부터의 거리가 가까울 경우, 서로간의 간격을 유지하기 어렵다. 그런데, 상기 리드선(140)들은 상기 반도체 칩(120)의 주변에 배치되기 때문에, 상기 반도체 칩(120)으로부터의 거리가 증가할 수록 상기 리드선(140)을 잇는 둘레 길이는 증가한다. 따라서, 상기 반도체 칩(120)으로부터의 거리가 증가된 외곽에서는 상기 리드선(140)들 사이의 간격을 유지하기에 충분한 둘레 길이를 확보할 수 있고, 이에 따라, 도시한 것처럼 복수개의 리드선(140)들을 평행하게 배치하는 것이 가능하다.On the other hand, the plurality of lead wires 140, when the distance from the semiconductor chip 120 is close, it is difficult to maintain the distance between each other. However, since the lead wires 140 are disposed around the semiconductor chip 120, the circumferential length connecting the lead wires 140 increases as the distance from the semiconductor chip 120 increases. Therefore, in the outer periphery where the distance from the semiconductor chip 120 is increased, a circumferential length sufficient to maintain a gap between the lead wires 140 may be secured, and thus, the plurality of lead wires 140 may be as shown. It is possible to arrange them in parallel.

도 4c를 참조하면, 도 4a 및 도 4b와 비교할 때 상기 와이어(130)가 연결되는 상기 연결부의 표면이 상기 반도체 칩(120)의 상부면에 대해 평행한 것을 특징으로 한다. 하지만, 여전히 상기 연결부는 적어도 두개의 다른 높이로 형성되는 것을 특징으로 갖는다. 이 실시예는 통상적인 와이어 본딩 공정이 상기 반도체 칩(120)에 대해 수직한 방향으로 배치되어 동작하는 캐필러리를 이용할 수 있는 특징을 갖는다.Referring to FIG. 4C, the surface of the connection portion to which the wire 130 is connected is parallel to the upper surface of the semiconductor chip 120 as compared with FIGS. 4A and 4B. However, it is still characterized in that the connecting portion is formed at at least two different heights. This embodiment has the feature that a conventional wire bonding process can utilize a capillary that operates in a direction perpendicular to the semiconductor chip 120.

한편, 도 4a 내지 도 4c의 실시예에서, 적어도 한개의 와이어(130)는 또다른 와이어(130)를 가로지른다. 이때, 앞서 설명한 것처럼 적어도 두개의 다른 높이를 갖는 연결부들은 상기 와이어(130)들의 쇼트를 예방할 수 있다.Meanwhile, in the embodiment of FIGS. 4A-4C, at least one wire 130 crosses another wire 130. In this case, as described above, the connection parts having at least two different heights may prevent short of the wires 130.

본 발명의 실시예들에 대한 설명은 상기 연결부가 상기 반도체 칩(120)의 상부면에 수직하거나 수평한 경우에 대해 이루어졌다. 하지만, 상기 연결부가 경사진 와이어 접착면을 갖는 경우에도 본 발명의 기술적 과제를 달성할 수 있음은 자명하다. 또한, 본 발명의 실시예들은, 도 4a 내지 도 4c를 통해 설명된 다이 접착 방법 뿐만이 아니라 LOC 방법을 사용하여 조립되는 반도체 장치에서도 구체화될 수 있다. 이러한 LOC 방법을 사용하는 실시예에 대한 설명 역시 본 기술 분야에 종사하는 당업자에게 자명하므로, 추가적인 설명은 생략한다.Description of the embodiments of the present invention has been made for the case in which the connection portion is perpendicular or horizontal to the top surface of the semiconductor chip 120. However, it is obvious that the technical problem of the present invention can be achieved even when the connection part has an inclined wire bonding surface. Embodiments of the present invention may also be embodied in semiconductor devices assembled using the LOC method as well as the die attach method described through FIGS. 4A-4C. Description of the embodiment using this LOC method is also apparent to those skilled in the art, and further description is omitted.

본 발명에 따르면, 반도체 칩은 와이어를 통해 리드선들의 연결부에 연결되는데, 상기 연결부들은 적어도 두개의 다른 높이를 갖는다. 이에 따라, 적어도 한개의 와이어는 쇼트없이 또다른 와이어를 가로지를 수 있다. 그 결과, 상기 와이어들은 평면적으로만 배치하는 것이 아니라 입체적으로 배치하는 것이 가능하여, 고집적화되고 고기능화된 반도체 장치를 제조할 수 있다.According to the invention, the semiconductor chip is connected to the connections of the lead wires via a wire, the connections having at least two different heights. Thus, at least one wire can cross another wire without a short. As a result, the wires can be arranged not only in plan but in three dimensions, so that a highly integrated and highly functional semiconductor device can be manufactured.

Claims (9)

복수개의 본딩 패드들을 구비하는 반도체 칩;A semiconductor chip having a plurality of bonding pads; 상기 본딩 패드들과의 와이어링을 위한 연결부를 구비하면서, 상기 반도체 칩의 둘레에 배치된 복수개의 리드선들; 및A plurality of lead wires disposed around the semiconductor chip while having a connection portion for wiring with the bonding pads; And 상기 리드선들과 상기 본딩패드들을 연결하는 복수개의 와이어들을 구비하되,A plurality of wires connecting the lead wires and the bonding pads, 상기 연결부들은 적어도 두가지의 다른 높이를 갖는 것을 특징으로 하는 반도체 장치.And the connection portions have at least two different heights. 제 1 항에 있어서,The method of claim 1, 상기 와이어가 연결되는 상기 연결부의 표면은 상기 반도체 칩의 상부면에 대해 수직하게 배치되는 것을 특징으로 하는 반도체 장치.And the surface of the connection portion to which the wire is connected is disposed perpendicular to the upper surface of the semiconductor chip. 제 1 항에 있어서,The method of claim 1, 상기 와이어가 연결되는 상기 연결부의 표면은 상기 반도체 칩의 상부면에 대해 수평하게 배치되는 것을 특징으로 하는 반도체 장치.And the surface of the connection portion to which the wire is connected is disposed horizontally with respect to the upper surface of the semiconductor chip. 제 1 항에 있어서,The method of claim 1, 상기 리드선들 사이에는, 상기 리드선들을 고정시켜주는 지지 물질이 배치되는 것을 특징으로 하는 반도체 장치.And a support material for fixing the lead wires between the lead wires. 제 4 항에 있어서,The method of claim 4, wherein 상기 지지 물질은 에폭시인 것을 특징으로 하는 반도체 장치.And the support material is epoxy. 제 1 항에 있어서,The method of claim 1, 상기 와이어들 중 적어도 한개는 또다른 와이어를 가로지르는 것을 특징으로 하는 반도체 장치.At least one of the wires crosses another wire. 제 1 항에 있어서,The method of claim 1, 상기 와이어는 금으로 이루어지는 것을 특징으로 하는 반도체 장치.And the wire is made of gold. 제 1 항에 있어서,The method of claim 1, 두개의 본딩 패드를 잇는 직선 상에는 적어도 한개의 또다른 본딩 패드가 개재되는 것을 특징으로 하는 반도체 장치.A semiconductor device, characterized in that at least one other bonding pad is interposed on a straight line connecting two bonding pads. 제 8 항에 있어서,The method of claim 8, 상기 또다른 본딩 패드는 상기 적어도 두개의 다른 높이를 갖는 연결부들 중, 더 높은 높이를 갖는 연결부에 연결되는 것을 특징으로 하는 반도체 장치.And the another bonding pad is connected to a connection portion having a higher height among the connection portions having at least two different heights.
KR1020020023662A 2002-04-30 2002-04-30 Semiconductor Device With Lead Structure KR20030085301A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020023662A KR20030085301A (en) 2002-04-30 2002-04-30 Semiconductor Device With Lead Structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020023662A KR20030085301A (en) 2002-04-30 2002-04-30 Semiconductor Device With Lead Structure

Publications (1)

Publication Number Publication Date
KR20030085301A true KR20030085301A (en) 2003-11-05

Family

ID=32380936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020023662A KR20030085301A (en) 2002-04-30 2002-04-30 Semiconductor Device With Lead Structure

Country Status (1)

Country Link
KR (1) KR20030085301A (en)

Similar Documents

Publication Publication Date Title
EP0680086B1 (en) Semiconductor device and method of producing said semiconductor device
KR100472286B1 (en) Semiconductor chip package that adhesive tape is attached on the bonding wire
US20060035503A1 (en) Invertible microfeature device packages and associated methods
US20090032926A1 (en) Integrated Support Structure for Stacked Semiconductors With Overhang
KR20020062820A (en) Semiconductor device having stacked multi chip module structure
KR20040053902A (en) Multi chip package
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
JP2009506539A (en) Microelectronic devices and microelectronic support devices and related assemblies and methods
KR20100069589A (en) Semiconductor device
US6836010B2 (en) Semiconductor device include relay chip connecting semiconductor chip pads to external pads
KR930004244B1 (en) Hybrid type resin sealed semiconductor device
US20070215993A1 (en) Chip Package Structure
KR20030085301A (en) Semiconductor Device With Lead Structure
JP2004140169A (en) Packaged semiconductor device
KR100207902B1 (en) Multi chip package using lead frame
JP2007141947A (en) Semiconductor device and its manufacturing method
JPH10214933A (en) Semiconductor device and its manufacturing
KR100481927B1 (en) Semiconductor Package and Manufacturing Method
US8211748B2 (en) Systems and methods for low profile die package
KR20070079654A (en) Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
JPH05218295A (en) Semiconductor device
JPH03265148A (en) Semiconductor device and manufacture thereof
KR20040013736A (en) Method of manufacturing semiconductor package
JP3165121B2 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid