KR20030083696A - 구리-산화물 다마신 구조의 화학적 기계적 연마 - Google Patents

구리-산화물 다마신 구조의 화학적 기계적 연마 Download PDF

Info

Publication number
KR20030083696A
KR20030083696A KR10-2003-7009755A KR20037009755A KR20030083696A KR 20030083696 A KR20030083696 A KR 20030083696A KR 20037009755 A KR20037009755 A KR 20037009755A KR 20030083696 A KR20030083696 A KR 20030083696A
Authority
KR
South Korea
Prior art keywords
metal
polishing
insulating layer
wafer
pad
Prior art date
Application number
KR10-2003-7009755A
Other languages
English (en)
Inventor
난나지 사카
지운-유 라이
히라리오 엘. 오
Original Assignee
에이에스엠엘 유에스, 인코포레이티드
메사추세츠 인스티튜트 오브 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 유에스, 인코포레이티드, 메사추세츠 인스티튜트 오브 테크놀로지 filed Critical 에이에스엠엘 유에스, 인코포레이티드
Publication of KR20030083696A publication Critical patent/KR20030083696A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/006—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the speed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/16—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

웨이퍼 상에 트렌치를 갖는 절연층 및 절연층의 트렌치 내에 위치된 하부 부분 및 하부 부분 및 절연층 위에 놓인 상부 부분을 포함하는 금속 다마신 구조의 화학적 기계적 연마 방법이 제공된다. 이러한 방법은 금속층의 상부 부분을 평탄화시키는 제 1 단계와 절연층 및 금속층의 하부 부분을 연마하는 제 2 단계를 포함한다. 금속층의 상부 부분을 평탄화시키는 제 1 단계에서, 웨이퍼 및 연마 패드는 증가된 금속 제거 속도를 촉진시키기 위해 웨이퍼와 연마 패드 사이에 콘택 모드에서 인가된 압력(p) 및 상대 속도(v)에서 처리된다. 제 2 단계에서, 절연층 및 금속층의 하부 부분은 정상 모드에서 연마되어 트렌치 내에 금속 라인의 최소 디싱 및 절연층의 과도연마를 갖는 개별 금속 라인을 형성한다.

Description

구리-산화물 다마신 구조의 화학적 기계적 연마{CHEMICAL MECHANICAL POLISHING OF COPPER-OXIDE DAMASCENE STRUCTURES}
반도체 장치의 초대규모 집적(ULSI)에서 연속적인 진보는 극도로 작은 장치의 설계 및 제작을 필요로 한다. 상호 연결을 위한 현재의 금속화 구조는 새로운 집적 회로(IC)에 부적절하다. 이는 0.25㎛ 미만의 게이트 크기를 갖는 CMOS 회로용으로 계획된 것이며, 금속화 층으로 인한 RC 지연은 전체 회로 지연의 50%를 차지할 것이다. 새로운 재료 및 프로세스가 RC 지연과 열 손실로 인한 에너지 낭비를 감소시키기 위해 현재의 Al 상호 연결을 대체하기 위해 계속하여 연구중이다. 구리는 알루미늄의 저항보다 30% 낮은 전기 저항을 갖기 때문에 미래의 상호연결 재료로서 호평받는다. 이는 IC가 높은 주파수 및 낮은 전력에서 동작할 수 있게 한다. 부가적으로, 상호연결 규모가 더 소형화됨에 따라, 금속 상호연결에 의한전류 밀도는 비례적으로 증가하고 전류 이동의 한계를 초과할 수도 있다. 구리의 더 높은 용융점은 알루미늄보다 약 2.5배 더 높은 전류 이동에 대한 더 높은 저항을 제공하므로, IC의 안정성을 현저히 증가시킨다.
그러나, 상호연결 재료로서 Cu의 고유한 장점에도 불구하고, 구리 라인의 제조에서 몇몇 실험이 제기되었다. (100℃ 미만의) 낮은 온도에서 휘발성 구리 성분의 부족 때문에, 층간 유전층(ILD layer)의 상부에 원하는 패턴을 형성하기 위한 구리 에칭은 어렵다. 따라서, CMP에 의한 다마신 구조에 의해 구리 라인을 패터닝하는 새로운 방법은 상호연결 기술에서 발전을 위한 많은 잠재력을 입증했다.
다마신 구조의 한가지 문제는 화학적 기계적 연마 동안의 패턴의 디싱 및 과도 연마이다. 도 1a 및 1b는 개략적으로 기계적 화학적 연마(CMP) 전후의 금속 다마신 구조를 도시한다. 금속 다마신 프로세스에서, 금속 상호연결은 층간 유전층의 트렌치 상으로 금속을 증착시킴으로써 제조된다. 이어, CMP는 과도한 금속을 제거하여 ILD 트렌치에서 패터닝된 도전성 와이어를 형성하기 위해 사용된다. 금속 상호연결이 절연되도록 하기 위해 유전체 구조 상의 모든 금속 코팅을 제거하기 위해 다이 내의 패턴은 부분적으로 과도 연마된다. 현재, 연성 상호연결 금속(Cu, W)은 통상적으로 확산 배리어층(Ta, Ti, 또는 TaN) 및 주위의 유전 재료(SiO2) 보다 고속이다. 따라서, 디싱은 트렌치를 충전하고 있는 연성 금속에서 발생한다. 과도 연마 및 디싱은 표면 평면도를 저해하고 뒤이은 리소그래피 프로세스에서 부분적으로 초점으로부터 벗어난 노출 필드(다이 스케일;die-scale)를 초래한다. 더욱이, 과도 연마 및 디싱은 금속 상호연결의 절단 영역을 감소시켜서 전기 저항을 증가시킨다.
디싱 및 과도 연마율은 프레스톤 방정식에 의해 계산된다.
프레스톤 상수 kp는 산화물 및 구리 상호연결의 물리적 설계와 관련한 위치의 함수이다. 상이한 재료에 대한 프레스톤 상수는 블랑켓 연마에 대한 상수와 동일한 것으로 가정한다. 압력 분포는 디싱/과도 연마된 표면의 실제적인 형상에 의해 영향받으며, 이는 차례로 구리 라인폭(w), 영역비(Af) 및 과도 연마 시간(t*)의 함수이다. 압력 분포는 다이 영역에 대한 평균 압력과 패턴 구조의 영향을 포함하는 구조 함수(Φ)의 적으로서 디커플링된다. 실제로, 구조 함수(Φ)는 표면 구조가 알려져 있는 경우라도 알기 어렵다. 이 경우, 디싱 및 과도 연마로 인한 표면 변화는 패드 및 슬러리 실제 크기의 표면 거칠기와 비교될 수 있다.
종래에는, 실험 및 접촉 모델은 CMP의 프로세스 수율을 증가시키기 위해 디싱 및 과도 연마의 메카니즘을 결정하도록 제안되었다. 실험 모델은 특성 크기 및 패턴 밀도에 대한 다양한 형태의 어레이의 연마비를 결부시키도록 제안되었다. 연마비, 형태 크기, 및 이웃한 형태 설계 사이의 상호관계를 실험적으로 결정함으로써, 표면 프로파일 진보가 예상된다. 실험 모델의 한가지 문제는 연마비와 패턴 형태 사이의 상관관계가 상이한 패턴 설계에 따라 변화하고, 평면화의 마찰학적 메카니즘이 이러한 모델에서 해결되지 않고 남아 있다는 것이다. 최근에, 패턴 밀도(즉, 높은 형태 영역비), 피치, 패턴 영역, 및 영역에 대한 주변의 비율과 같은 패턴 형태적 파라미터의 영향이 광범위하게 연구되었으며, 패턴 밀도는 서브-다이-스케일 연마비에 현저히 영향을 미친다는 것을 알게되었다. 이웃한 영역에 대한 특정 패턴의 유력한 영역은 실험적으로 측정된 평면화 길이에 의해 특성화된다. 밀도에 기초한 수적 모델은 임의의 설계에 대한 표면 형상 진화를 계산하도록 제안된다.
접촉 모델은 평면화의 메카니즘을 조사하는데 사용된다. 평면형 탄성 패드가 다양한 패턴 설계를 갖는 다이 표면 상의 압력 분포를 예측하기 위한 모델하에 가정된다. 압력 분포와 패드 배치 사이의 일반화된 관계가 제안된다. 이러한 모델에 기초하여, 상이한 패턴 영역에 걸쳐 비균일한 연마비가 높은 형상에 대한 비균일한 압력에 기인한다. 낮은 형상은 변형된 패트가 낮은 형상과 접촉할 때까지 재료가 제거됨이 없이 접촉을 유지한다. 그러나, 접촉 모델은 금속 연마의 경우, 일부 패턴 설계에 적용할 수 없다. 패드는 높은 형상이 안정 상태의 프로파일에 도달하기 전까지 낮은 형상과 접촉할 수 있다. 부가적으로, 패드는 이러한 모델에서 평가된 바와 같이 높은 형상의 표면까지 일치될 수 있다.
실험 및 접촉 모델은 디싱 및 과도 연마를 설명하는데 한계가 있다. 구리 연마에서, 예를 들어, 표면은 종종 구리 층이 연마되기 전에 편평하게 된다. 따라서, 디싱 및 과도 연마의 출발에서 압력 분포는 평탄화 단계에서의 압력 분포보다 더 균일할 가능성이 있다. 더욱이, 평탄화 형상의 크기가 연마 입자(0.2-0.3㎛)및 패드 표면 거칠기 보다 더 작거나 조밀할 경우, 입자 분포 및 패드 국부 형상은 국부 압력의 계산을 고려해야 한다. 그러나, 이러한 종류의 분석적 모델은 설정하기 어렵다. 결론적으로, 디싱 및 과도 연마의 연구는 영역비, 라인폭 및 피치와 같은 실험적 패턴 파라미터에 대한 특징 및 파라미터적 연구에 국한된다. 몇몇 세미 실험적 모델이 제안되었지만, 디싱 및 과도 연마의 기초와, 패턴 형상 및 재료 특성에 대한 이들의 관계는 아직 전적으로 이해되지 않는다. 더욱이, 실험의 대부분이 큰 크기의 형상에 대해 행해지기 때문에, 100㎛ 형상에 대한 몇몇 디싱과 같은 결과적 및 관련 문제는 스케일링 이슈가 어드레싱되어야 하는 현재의 서브-1/4 미크론 회로 설계에 적용될 수 없다.
본 출원은 2001년 1월 23일 출원된 미국 예비 출원 No.60/263,813을 우선권으로 주장하며, 본 명세서에서 참조로 사용된다.
본 발명은 통상적으로 반도체 제조의 화학적 기계적 연마(CMP)의 분야에 관한 것이다. 보다 상세하게, 본 발명은 재료 제거 속도를 증가시키고 구리 디싱 및 산화물 과도 연마를 감소시키기 위해 산화 구리 다마신 구조의 CMP에 관한 것이다.
도 1a는 화학적 기계적 연마(CMP) 이전의 금속 다마신 구조에 대한 개략도이다.
도 1b는 금속 CMP 이후에 디싱 및 과도연마을 개략적으로 도시한다.
도 2a는 하이 피쳐(high feature) 위에 있는 균일한 패드 배치를 갖는 초기 단계에서 피쳐 패턴과 연마 패드 사이의 콘택 인터페이스를 개략적으로 도시한다.
도 2b는 접촉하는 하이 피쳐 위에 있는 압력(균일한 압력 또는 타원형 분포)이 가해진 평탄화 단계에서 피쳐 패턴과 연마 패트 사이의 콘택 인터페이스를 개략적으로 도시한다.
도 2c는 디싱과 과도연마의 온세트에서 피쳐 패터과 연마 패드 사이의 콘택 인터페이스를 개략적으로 도시한다.
도 2d는 디싱과 과도연마의 온세트에서 피쳐 패턴과 연마 패드 사이의 콘택 인터페이스를 개략적으로 도시한다.
도 3은 탄성 연마 패드와 접촉하여 움직이는 리지드(rigid) 라인 구조를 개략적으로 도시한다.
도 4는 여러 경계 조건에 대한 하이 피쳐의 콘택 영역에서 압력 분포를 나타내는 그래프이다.
도 5는 여러 경계 조건에 대한 변형된 패드의 표면 프로파일을 개략적으로 나탄낸다.
도 6은 여러 경계 조건에 대한 패턴 면적 프랙션 대 패드 배치를 나타내는 그래프이다.
도 7은 패드 배치(타원형 압력 분포)에 따른 인가된 압력(P av )과 패드의 영률(E)의 효과를 나타내는 그래프이다.
도 8은 테스트 웨이퍼 상의 패턴 레이아웃을 개략적으로 나타낸다.
도 9a는 CMP 마스크 레이아웃을 개략적으로 나타낸다.
도 9b는 도 9a에 도시된 것처럼 CMP 마스크 레이아웃에 대응하는 패턴 형상 레이아웃을 도시한다.
도 10은 피쳐 패턴의 단면도를 나타내는 SEM이다.
도 11A-11f는 CMP중 시간이 흐름에 따른 패턴 표면(w=25㎛이고 λ=25㎛)의 변화를 나타내는 광학 마이크로그래프이다.
도 12는 시간이 흐름에 따라 패턴 표면(w=5㎛이고 λ=200㎛)이 변화하는 동안 패턴의 단면 프로파일을 나타내는 그래프이다.
도 13a는 3분 30초 동안 CMP 후의 여러 패턴을 도시한 AFM이다.
도 13b는 5분 동안 CMP 후의 여러 패턴을 도시한 AFM이다.
도 13c는 3분 30초 동안 CMP 후의 여러 패턴에 대한 표면 프로파일을 도시한 그래프이다.
도 13d는 5분 동안 CMP 후의 여러 패턴에 대한 표면 프로파일을 도시한 그래프이다.
도 14는 0.5의 일정한 면적 프랙션(w/λ)을 가지는 패턴에 대해 구리 디싱의 시간 변화를 나타내는 그래프이다.
도 15는 0.01의 일정한 면적 프랙션(w/λ)과 여러 라인폭(w)을 가지는 패턴에 대해 구리 디싱의 시간 변화를 나타내는 그래프이다.
도 16은 0.5㎛의 일정한 라인폭(w)과 여러 면적 프랙션(w/λ)을 가지는 패턴에 대해 구리 디싱의 시간 변화를 나타내는 그래프이다.
도 17은 중성 슬러리를 사용한 본 발명과 화학 슬러리를 사용한 종래 기술을 비교한 것을 나타내는 그래프이다.
도 18은 0.5㎛의 일정한 라인폭(w)과 여러 면적 프랙션(w/λ)을 가지는 패턴에 대해 산화물 과도연마의 시간 변화를 나타내는 그래프이다.
도 19는 0.5㎛의 일정한 라인폭(w)과 여러 면적 프랙션(w/λ)을 가지는 여러 패턴에 대해 산화물 과도연마의 이론 및 실험값의 비교를 나타내는 그래프이다.
도 20은 0.5의 일정한 면적 프랙션(w/λ)과 여러 라인폭(w)을 가지는 패턴에 대해 산화물 과도연마의 시간 변화를 나타내는 그래프이다.
도 21은 0.01의 일정한 면적 프랙션(w/λ)과 여러 라인폭(w)을 가지는 패턴에 대해 산화물 과도연마의 시간 변화를 나타내는 그래프이다.
결과적으로, 본 발명의 목적은 금속 다마신 구조의 화학 기계적 연마 방법을 제공하는 것이다.
본 발명의 또다른 목적은 금속 제거비를 최대화하고 금속 디싱 및 산화물 과도 연마에 의한 표면 불균일을 최소화하는 금속 다마신 구조의 화학 기계적 연마 방법을 제공하는 것이다.
본 발명의 추가 목적은 금속과 산화물 사이의 연마 선택성을 증가시키고 산화물 연마를 감소시키는 금속 다마신 구조의 화학 기계적 연마 방법을 제공하는 것이다.
본 발명의 또다른 목적은 금속 다마신 구조의 패턴 형상에 기초하여 프로세스 조건을 최적화하는 금속 다마신 구조의 화학 기계적 연마 방법을 제공하는 것이다.
본 발명의 여러 목적은 웨이퍼 상에 트렌치를 갖는 절연층, 및 절연층과 하부 부분 및 절연층을 덮는 상부 부분의 트렌치에 배치된 하부 부분을 갖는 금속층을 포함하는 금속 다마신 구조의 화학 기계적 연마의 현재 방법에 의해 달성될 수 있다. 본 발명에 따라, 금속 다마신 구조의 화학 기계적 연마는 금속층의 상부 부분의 제1 단계의 평탄화 및 연마, 및 금속층의 하부 부분 및 절연층의 제2 단계의 연마를 포함한다. 금속층의 상부 부분의 제1 단계의 평탄화 및 연마에서, 웨이퍼 및 연마 패드는 증가된 금속 제거 속도를 조장하기 위해 웨이퍼와 연마 패드 사이의 콘택 모드에서 인가된 압력(p) 및 상대 속도(v)로 강제된다. 제2 단계에서, 절연층 및 금속층의 하부 부분은 금속 라인의 최소 디싱 및 절연층의 과도 연마로 트렌치의 개별 금속 라인을 형성하기 위해 정상 모드(steady-state mode)에서 연마된다.
바람직한 실시예에서, 본 발명의 금속 다마신 구조의 화학 기계적 연마 방법은 웨이퍼와 연마 패드 사이의 콘택 모드에서 인가된 전압(pav) 및 상대 속도(vR)로 연마 패드를 사용하여 웨이퍼를 강제함으로써 금속층의 상부 부분의 제1 단계의 평탄화 및 연마, 그리고 금속 라인의 최소 디싱 및 절연층의 과도 연마로 트렌치에 개별 금속 라인을 형성하기 위해 아래의 식을 만족시킴으로써 정상 모드에서 금속층의 절연층 및 하부 부분의 제2 연마 단계를 포함한다:
여기서, RMetal은 구리 제거 속도, RInsulation은 절연층 제거 속도, kw는 마모 계수, H'은 다음 식으로 주어진 연마 표면의 겉보기 경도이다:
H'=HMetalAf+HInsulation(1-Af)
여기서 HMetal는 구리의 경도이고, HInsulation는 절연층의 경도이며, Af는 금속 패턴의 면적 프랙션(area fraction)이다.
본 발명의 설명과 다른 목적은 첨부된 도면과 함께 하기에서 다루어진다.
아래의 표기는 본원 발명의 명세서 전체에 사용되며, 그 정의는 다음과 같다:
Af= 금속 패턴의 면적 프랙션
a = 금속 패턴의 하프 라인폭(m)
C1,C2,C3= 적분 상수
E = 코팅 재료의 영률(N/m2)
Fn,F = 웨이퍼 상에서의 수직 및 정지 마찰력
H = 코팅 재료의 경도(N/m2)
H'=복합 표면의 겉보기 경도(N/m2)
h = 웨이퍼 표면상에서 제거된 재료의 두께
kn= 프레스톤 상수(m2/N)
kw= 마모 계수
P = 하이 피쳐 상에서 단위 길이당 부하(N/m)
p=웨이퍼 표면 상에서의 정상 마찰력(N/m2)
pnv= 웨이퍼 상에서의 공칭 압력(N/m2)
p' = 하이 피쳐 상에서의 평균 압력(N/m2)
q = 웨이퍼 표면 상에서 법선에 따라 작용하는 정지마찰력(N/m2)
rd= 디싱 표면 반경(m)
S = 슬라이딩 거리(m)
t = 실험 지속시간(s)
t*= 과도연마 지속시간
ur,uz= 패드의 수직 및 접선 변위
V = 체적 손실(m3)
vR= 웨이퍼의 상대 선형 속도(m/s)
w = 패턴 라인폭(m)
x,y,z = 데카르트 좌표(m)
xn= 패드의 배치된 표면 상의 데이터 위치(m)
Δh = 산화물 과도연마(m)
δ= 구리 디싱(m)
λ= 패턴 피치(m)
μ= 마찰 계수
v = 푸아송비
ρ' = 하이 피쳐의 평균 압력(N/m2)
S = 슬라이딩 거리(m)
도 1a와 1b는 화학적 기계적 연마 이전 및 이후의 구리 다마신 구조를 개략적으로 도시한다. 도 1a에 도시된 것처럼, 구리 다마신 구조는 Si 웨이퍼 상에서 트렌치를 가지는 절연 SiO2층과 상기 SiO2층 위에 증착된 Cu층을 포함한다. Cu층은 상기 SiO2층의 트렌치내에 위치한 하부와 상기 Cu층과 상기 SiO2층의 하부 위에 놓이는 상부를 포함한다. Cu는 다마신 구조를 설명하는데 사용되지만, 본 발명의 범위를 제한하지는 않는다. 하기 설명된 본 발명의 CMP 방법은 다른 금속 다마신 구조물에도 사용될 수 있다.
도 1a에 도시된 것처럼 금속 다마신 구조물의 화학 기계적 연마 방법이 제공된다. 본 발명의 CMP 방법은 콘택 모드에서 금속층의 상부를 평탄화하고 연마하는 제1 단계와 금속 라인의 최소 디싱과 절연층의 과도연마로 트렌치내의 개별 금속 라인을 형성하기 위해 정상 모드에서 절연층과 금속층의 하부를 연마하는 제2 단계를 포함한다.
제1 단계에서, 금속층의 상부는 웨이퍼와 연마 패드 사이의 콘택 모드에서 웨이퍼와 연마 패드를 인가된 압력(pav)과 상대 속도(vR)로 놓아 평탄화하고 연마한다. 콘택 메카닉 모델은 하이 피쳐 상에서 압력 변화를 결정하고 로우 피쳐 상에서 웨이퍼/패드 콘택이 되지 않도록 하이 피쳐 외부의 패드 변위를 결정하는데 사용된다.
도 2a는 하이 피쳐에 놓여 있는 균일한 패드 변위를 가지는 초기 단계에서 피쳐 패턴과 연마 패드 사이의 콘택 인터페이스를 개략적으로 도시한다. 도 2b는 접촉하는 하이 피쳐 상에서 압력(균일한 압력 또는 타원형 분포)를 가지는 평탄화 단계에서 피쳐 패턴과 연마 패드 사이의 콘택 인터페이스를 개략적으로 도시한다.
로컬 패턴 형상은 압력 분포에 영향을 미치고 이는 프레스톤식:(1) 에 따라 불균일한 물질이 제거된다. 콘택 메카닉 모델링의 목적은 웨이퍼 표면상의 압력 분포를 결정하는 것이다. 도 2a, 2b에 개략적으로 도시된 것처럼, 평탄화 단계에서, 하이 피쳐와 로우 피쳐 사이의 스텝-높이(h)는 패드 변위(uz)보다 훨씬 크고, 이로 인해 부하는 하이 피쳐에 의해서만 지지된다. 이때 패드가 로우 영역을 콘택함에 따라, 하이 피쳐와 로우 피쳐는 연마될 것이다. 압력 분포는 더 균일해지지만 표면은 도 2c에 도시된 것처럼 점차 연마되고 매끄러워져 낮아진다.
도 3은 탄성 연마 패드와 접촉하는 움직이는 리지드 라인 구조물을 개략적으로 도시한다. 하이 피쳐는 하부 산화물 위에 증착된 Cu를 나타내고 하부 영역은 트렌치된 산화물 영역에 채워진 Cu를 나타낸다. 라인의 길이는 수평 크기보다 훨씬 크고, 패턴/패드 콘택은 2차원(평면-스트레인) 문제로 모델링될 수 있다. 패드변형은 일반적으로 패드 두께보다 훨씬 작으며, 이로 인해 콘택 스트레스는 패드 표면 부근에서 매우 집중된다. 이러한 근사법으로, 스트레스는 탄성 세미-인피니트 바디(semi-infinite body)로서 패드를 가정하여 계산될 수 있다. 간단히 하기 위해, 접선 정지 마찰력은 하기 분석에서 없는 것으로 즉 q(x)=0으로 가정한다. 이러한 가정은 마찰 계수가 웨이퍼와 패드 사이의 인터페이스에서 낮을 때에만 가능하다. 이전의 실험값은 Cu 연마의 마찰 계수는 약 0.1이라는 것을 알 수 있다. 따라서, 스트레스에 대한 접선 정지마찰력의 효과는 무시할 만하다. 추가로, 로딩된 영역 외부의 압력은 평탄화 단계에서 0이다. 상기 조건에서, 전체 경계 조건들은 로딩된 영역(-a ≤x ≤a)에서 변위(displacement) 또는 압력 분포 중 하나를 상술함으로서 서술될 수 있다. 어떤 경우에는, 패드가 높은 피쳐 프로파일에 합치한다고 가정하여 콘택 영역내의 정상(normal) 변위u z (x)를 상술하는 것이 더 간단하다. 접촉 영역내에서 패드 표면상의 압력 분포(p(x))의 공식은 다음과 같이 표현될 수 있고
접선 변위u x (x)는 다음 식으로부터 얻어질 수 있는데,
여기서u z (x)는 연직 변위, ν는 포아송(Poisson)의 비율, E는 패드의 영(Young)의 계수, 및 s 는 더미(dummy) 변수이다. 1차 적분 방정식(2a)의 일반해는 다음과 같이 주어지는데,
여기서 P는 높은 피쳐들 상의 단위 길이당 부하이다. 다음의 분석에서, 상기 방정식들은 중첩이 유효하다고 가정하여 다중-펀치(multiple-punch) 접촉 조건을 풀기위해 사용될 것이다.
Cu 평탄화 초기 단계에서, 패턴 프로파일은, 도 2a에 도시된 바와 같은, 종래의 증착 공정으로부터 알려져 있다. 평면 로딩된 영역에 걸쳐 균일한 인상면(indentation)(∂u z /∂x=0)을 가정함으로서, 높은 피쳐들(│x-nλ│≤a)상의 압력 분포가 방정식(3)으로부터 얻어질 수 있으며;
여기서 P는 각 접촉 영역상의 부하, n은 서브-다이(sub-die) 영역의 중심으로부터의 높은 피쳐들의 지수(index)(-N에서 N까지, 전체적으로 2N+1 높은 피쳐들)이다. 방정식(4)에서, 각각의 높은 피쳐들 상의 부하 P는 상수라고 가정된다. 이것은 관심있는 피쳐들이 반복 패턴을 가진 서브-다이의 중심 근처일 때이고, 그래서 그것의 압력 분포는 인근의 서브-다이 영역내의 다른 패턴에 의해 영향받지 않을 것이다.
도 4는 표준화된 압력대(versus) 로딩된 영역(높은 피쳐)에 결친 표준화된 거리x/a를 도시하는데, 여기서 표준화된 압력은 다음과 같이 정의되고,
여기서 p'는 특정 높은 피쳐에 대한 평균압력이다. 상기 압력은 예리한 코너(corner)에서 ∂u z /∂x의 불연속에 기인하여 높은 피쳐들내의 에지(edge)에서 이론적으로 무한대에 도달한다. 실제로는, 유한한 반경이 상기 에지를 가로질러 ∂u z /∂x의 연속성을 유지시키고 상기 압력은 상기 에지 근처에서 높지만 유한한 값까지만 증가할 것이다. 나아가, 상기 패드 재료는 그런 높은 스트레스(stress)를 견딜 수 없고 접촉의 코너 근처에서 유연하게 구부러질 것이다. 상기 에지 근처의 압력 집중에도 불구하고, 상기 압력은 상기 피쳐에 결처 균일하게 분포되어 접촉 영역내에서 평균 압력p'의 약 0.7배에 가깝게 된다. 덧붙여, 방정식(4)는 커브의 일반적인 모양이 패드의 탄성 및 부하에 의해 영향받지 않는다는 것을 보여준다. 각각의 높은 피쳐 상에서 부하의 증가는 각 지점에서 압력을 비례하여 중가시킬 것이지만 높은 피쳐에 결쳐 압력의 분포를 변화시키지 못할 것이다.
높은 피쳐 외부의 패드 변위는 방정식(4)로부터 얻어진 로딩된 영역내의 압력을 방정식(2a)로 대체하고 적분을 풀어서 얻어질 수 있다. 상기 패드 변위는 표준화된 형식으로 표현될 수 있는데,
여기서 z는 높은 피쳐들 외부의 표준화된 변위이고, z(x)≡u z (x)/a로 정의되고, C1은 표준화된 적분 상수로서, 단일 평면 펀치 인상면의 경우에 정의되고 다음과 같이 표현할 수 있다.
상기 적분 상수 C1은 초기 표면 평면에 관해 변위된 표면상의 데이터 x0를 선택함으로서만 결정될 수 있는데, 여기서u x (x 0 )=0이다. 상기 x0의 선택은 보통 실제 변형된 표면상에 대한 관찰을 언급하기 위해 필요하다. C1결정에 대한 이러한 어려움은 접촉 표면으로부터 멀리 떨어진 단부에서의 경계 조건이 정의되지 않기 때문에 탄력적인 반-공간 문제의 일반적인 모습이다. 상기 어려움을 극복하기 위해, 탄력적인 몸체의 모양과 치수 및 지지 측면에서의 경계 조건들이 고려되어야 한다. 그러나, 만일 패드의 표면 레벨의 움직임 대신에 패드 표면의 상대적인 모양 및 낮은 피쳐속으로의 패드의 변위에 관심을 둔다면, x0의 선택은 중요치 않고 패드 표면의 프로파일에 영향을 미치지 않을 것이다.
균일한 압력의 경계 조건은 높은 피쳐들의 정상상태 프로파일은, 도 2B에 도시된 바와 같이, 상기 낮은 피쳐들에 어떠한 접촉도 없다고 가정하여 얻어진다. 상기 압력 분포는 각각의 높은 피쳐(│x-nλ│≤a)상의 부하 P에 관련될 수 있고 상기 피쳐의 반 폭(half width)(a)는 다음과 같다:
상기 경계 조건을 이용하여, 방정식(2a)는 서브-다이 영역에 결쳐 패드 변위에 대해 풀 수 있다. 마찬가지로, 상기 변위는 표준화된 형식으로 표현될 수 있는데,
여기서 C2는 적분상수이고 데이터 x0에 대해 결정된다.
높은 피쳐상의 또 다른 가능한 경계 조건은 헤르쯔(Hertz) 이론에 의해 주어지는 타원 압력 분포이다. 이 경우에, 웨이퍼와 패드 모두는 비-형태적(non-conforming), 탄력적인 몸체로 만들어진다. 이차원의 헤르츠 접촉 문제를 생각하면, 접촉 영역내의 압력 분포는, (│x-nλ│≤a), 다음과 같이 표현될 수 있다:
여기서 p0는 피쳐상의 최대 압력이고 다음과 같이 표현된다.
도 4에 도시된 바와 같이, 압력 분포는 표준화된 형태,, 대 차수 없는 거리x/a로 다시 쓰여질 수 있다.
타원형 압력 분포는 높은 피쳐들의 중심 근처에서 더 높은 물질 제거율을 초래해야 한다. 이것은 높은 피쳐들의 프로파일을 변화시킬 것이고 더 균일한 패션(fashion)으로 압력 분포를 촉진시킬 것이다. 경계에 상기 타원형 압력 분포를 적용하여, 표준화된 변위는 다음과 같이 주어지는데,
여기서 C1은 또 하나의 차원없는 적분 상수이다.
도 5는 다양한 경계 조건들에 대한 변형된 패드의 표면 프로파일을 보여주는 개략도이다. 다양한 경계 조건들에 대한 서브-다이 영역의 중심 근처의 표준화된 패드 변위는 방정식 (6),(9) 및 (14)에 근거를 두고 있다. 세로좌표 상의 영점은 높은 피쳐들의 최상부에 대해 설정된다. 상기 변위는 면적 프랙션(fraction)가 0.5(Af=w/λ=1-2a/λ=0.5)이고, 웨이퍼상에 적용된 압력이 0.05MPa(7spi)인 현재의 CMP 실시에 가까운 형태에 기초하여 계산된다.
표 1에서 보여지는 바와 같이, 탄력적인 모듈과 패드의 포아송 비율은 E=500MPa 및 ν=0.3(현재의 패드의 것에 가까움)이라고 가정된다. 종래 분석에서 단단한 펀칭 인상면의 가정은 Cu 다마신(damascene)에 포함된 모든 재료의 영(Young) 계수가 패드의 것보다 훨씬 더 높기 때문에 유효하다.
재료의 탄성
재료 영의 모듈(GPa) 포아송의 비율
Cu 128† 0.30
Ta 186† 0.30
SiO2(TEOS) 74†† 0.20
로델 패드(Rodel Pad) 0.5 0.30
†ASM Metals Handbook, ASM International.
††Handbook of Materials Science, CRC Press Inc.
세개의 경계 조건들에 대한 패드의 최대 변위는 크기(magnitude)의 차수(order)와 거의 같다는 것을 알 수 있다. 작은 피쳐의 폭이 약 w = 0.18 - 0.5㎛(또는 0.5의 면적 프랙션를 가진 피쳐에 대해 a = 0.09 - 0.25)인 현재의 회로 설계에 대해, 높은 피쳐들 외부의 패드의 변위는 약 0.03에서 0.08nm로서, 패드의 표면 거침과 비교하여 거의 무시할 수 있다. 그래서, 만일 단계 높이(step-height)가, Cu 연마(polishing)(약 0.5 - 1㎛의 초기 단계-높이에 대한) 평탄화 단계에서와 같이, 패드 변위보다 훨씬 더 크다면, 패드는 낮은 표면과 접촉되지 않을 것으로 기대된다. 그래서 낮은 피처상의 물질 제거율은 평탄화 공정의 끝까지 어떤 마모도 일어나지 않기 때문에 상대적으로 낮다. 게다가, 도 5는 33개의 평평한 펀치(하이 피쳐)의 오목함에 근거하여 산출된다. 서브-다이 영역의 중심 근처의 패드 변위는 관심 지점에서 어느 정도 떨어진 피쳐의 총 개수 및 지오메트리에 거의 영향을 미치지 않는다. 일반적으로, 특정한 로우 피쳐에서의 패드의 변위 및변형된 패드의 형상은 관심 범위로부터 5배 또는 6배의 피치 이내의 피쳐에만 영향을 미치게 된다.
패드 변위에 대한 라인 폭의 효과는 도 5에서 설명될 수도 있다. 예를 들어 0.5의 일정한 면적 프랙션을 갖는 패턴에 대해, 라인 폭의 증가는 그에 비례하여 패드의 범위를 확대하게 된다. 따라서, 패드는 표면 형상이 평탄화되고 평탄화의 속도가 감소하기 전에 로우 영역에 접촉하기 시작하게 된다. 이를테면, 패드 변위는 폭 100㎛의 라인에 대해 20㎚ 정도이다. 실제로, 패드 돌기의 크기가 100∼200㎚ 정도이고 입자 크기가 200㎚ 정도인 경우, 폭이 넓은 피쳐(상호 접속 라인, 접촉 패드)의 로우 영역은 보다 앞의 평탄화 레짐(regime)(이 경우에는 최초 계단 높이의 절반 정도)에 있는 패드와 접촉하게 된다. 비교적으로, 초미세한 크기의 피쳐에 대해, 패드 돌기는 주변의 하이 피쳐의 압박으로 로우 피쳐에 자유롭게 도달할 수 없다. 그러므로, 패드 변위가 매우 작기 때문에 패드는 평탄화 레짐의 단부까지 로우 영역과 접촉하지 않는다.
동일한 면적 프랙션(A f )을 갖는 증가된 라인 폭의 다른 효과는 하이 피쳐에 대한 평균 물질 제거 속도의 감소이다. 평탄화 레짐 내의 어느 지점에서의 부하의 일부는 로우 피쳐에 의해 지지되기 때문에, 하이 피쳐에 대한 평균 압력이 낮아져 물질 제거 속도가 낮아진다. 다른 면적 프랙션에서의 물질 제거 속도의 변화에 의해 동일 다이 상의 Cu 세척 처리 기간이 변화하게 된다. 이 때문에 다이의 일부가 과도하게 연마되어야 하고, 산화물 두께 변화 및 Cu 손실 문제를 야기한다. 게다가, 로우 피쳐가 패드와 빨리 접촉할수록 표면 형상이 처리의 엔드포인트까지 일부 남아있기 쉬워진다. 이는 표면 불균일성을 높이고 Cu 층이 연마되기 전에 트렌치 내 Cu의 디싱을 시작할 수도 있다.
도 6은 여러 경계 조건에 대한 패턴 면적 프랙션 대 패드 변위를 설명한다. 표준화된 패드 변위(u z /a)는A f 에 따라 증가한다. 적용된 3개의 경계 조건은 변위의 동일한 방향 및 유사한 값을 나타낸다. 이들 3개의 경계 중에서 타원 압력 분포가 모든A f 에 대해 가장 큰 패드 변위를 얻는다. 낮은A f 에 대해서는, 일정한 압력의 경계 조건에 의해 일정 변위 지정 조건에서보다 낮은 영역에서의 패드 변위가 약간 더 커진다.A f 가 대략 0.7보다 클 때, 패드는 로드된 영역에서 일정한 변위의 경계 조건을 갖는 로우 영역에서 더 변화한다.
높은 면적 프랙션 영역, 즉 0.7보다 큰A f 에 의한u z /a의 극단적인 증가를 제외하고, 변위는A f 에 따라 거의 선형적으로 증가한다. 0.2 내지 0.6의 면적 프랙션 사이에서 곡선의 기울기는 약 1 ×10-3이다. 이와 같이 패드 변위는 본 회로 설계 실행에 있어 면적 프랙션이 약간 변하더라도 동일 차수의 크기가 된다. 따라서, 미세한 상호 연결부를 가진 제1 소수 금속 층에 대해, 패드가 로우 영역과 접촉하기 전에 표면이 평탄화된다. 또한, Cu 라인 폭이 작고 패드 변위의 효과가 본래 무시해도 되는 것이면, 하이 피쳐에 대한 평균 압력이A f 에 반비례하기 때문에 물질제거 속도 및 평탄화 속도는 모두A f 에 비례하여 증가하게 된다. 이것에 의해 공정의 평탄화 단계에서 다른 면적 프랙션 영역에 걸쳐 다이 내의 표면 비평탄성이 강화된다.
도 7은 본 패드에 대해 10-4에 가까운 크기가 없는 파라미터(p av /E) 및 CMP에 이용된 아주 작은 압력을 갖는 패드 변위(타원형 압력 분포)에 따른 인가된 압력(P av ) 및 패드(E)의 영률의 효과를 설명한다. 그러나, 다른 패드를 사용하여 표면 평탄도를 변화시킬 수도 있다. 예를 들어 폴리우레탄 패드보다 더 큰 한 자리수 크기의E를 갖는 어떤 공학 플라스틱(약 1∼5GPa), 또는 E보다 더 큰 두 자리수의 크기를 갖는 어떤 연성 금속(약 10∼20GPa)이 상부 패드로서 사용되어 표면 평탄도를 향상시킬 수도 있다. 도 7은 패드 변위가E의 증가 또는p av /E값의 감소에 비례하여 감소하게 된다는 것을 나타낸다. 결과는 로우 피쳐 및 주변의 낮은 면적 프랙션 표면보다 높은 면적 프랙션으로 인해 더 빨리 연마된 더 낮은 서브-다이 영역 양쪽에서 패드 변위에 적용될 수 있다. 딱딱한 패드를 이용함으로써, 두 개의 별개의 면적 프랙션 영역의 표면 레벨은 조금 다르게 유지될 수도 있고, 다이에 걸쳐 표면 평탄도를 유지할 수도 있다. 한편,E의 범위가 약 500MPa 내지 약 10MPa인 어떤 중합체 거품과 같은 부드러운 패드는 연마재 입자에 대한 부하를 감소시키고 최종 연마 레짐에서 표면 스크레칭을 방지할 수 있다. 접촉 기계 모델을 이용함으로써, 인가된 압력의 범위에 대한 원하는 범위의 패드 속성이 결정될 수있다.
디싱 및 과도한 연마의 착수시 피쳐 패턴과 연마 패드 사이의 접촉 인터페이스를 설명하는 도 2d로 돌아간다. 도 2d에 도시한 바와 같이, 연성 Cu 상호 연결부는 확산 장벽(Ta, Ti 또는 TaN) 및 상호 레벨 유전체(ILD) 산화물보다 빨리 마모되고, Cu 상호 연결부의 표면은 디싱된다. 또한, 패턴 상의 Cu 상호 연결부를 절연시키기 위해, 산화물은 과도하게 연마된다.
본 발명의 CMP법에 따르면, 절연층 및 금속층 하부를 연마하는 제2 단계가 정상 모드에서 실행되어 금속 라인의 최소의 디싱 및 절연층의 최소의 과도한 연마로 트렌치 내에 개별적인 금속 라인을 형성한다.
마모 방정식을 참조하면, 프레스톤 상수가 마모계수(k w )와 연마되는 물질의 경도(H)와의 비로서 정의될 수 있다. 이와 같이 웨이퍼 표면 상의 임의의 지점에서의 고유의 물질 제거 속도는 프레스톤 방정식에 의해 결정될 수 있으며, 다음과 같이 고쳐 쓸 수 있다.
(16)
여기서,p는 웨이퍼 표면 상의 관심 지점 부근에 인가되는 국소적인 평균 압력이다. 마모계수는 연마 기구에 의존하며, 연마되는 물질에는 영향을 받지 않는다.k w 는 CMP 조건에서 블랭킷 웨이퍼 상에 Cu 및 TEOS를 포함하는 다양한 표면 코팅에 대해 거의 상수이다.k w 가 다이-스케일 및 피쳐-스케일 양쪽 모두 동일하다고 가정하면, Cu 및 산화물 표면 양쪽에서의 물질 제거 속도는 도 2d에 도시한 바와 같이 다음 식으로 나타낼 수 있다.
(17)
(18)
여기서,H Cu 및H Oxide 는 각각 Cu 및 산화물의 물질 경도이다. 정상-상태 레짐이라고 가정하면, 즉 Cu의 디싱 양이 과도 연마 시간에 대해 일정하다면, Cu 및 산화물 표면 상의 물질 제거는 균일하고 동일한 속도가 된다.
(19)
식(17)과 식(18)을 평균화하고, 인접한 Cu 및 산화물 영역에서의 상대 속도가 사실상 동일하다고 함으로써, Cu 및 산화물에 분포된 압력과 이들 물질의 경도와의 관계는 다음과 같이 나타낼 수 있다.
(20)
p Cu 및p Oxide 를 패턴 기하학로 풀기 위해, 상호 연결부에 걸친 관심 영역 및 주변 산화물 스페이싱에 대한 힘 평형 조건이 사용될 수 있다.
(21)
여기서,는 특정 영역의 평균 압력이다. 면적 프랙션의 식A f =w/λ로, 식(21)은 다음과 같이 고쳐 쓸 수 있다.
(22)
단기간의 과도 연마 후 표면 변화(비균일성)는 보통 100∼200㎚ 미만으로 크지 않기 때문에,에 대한 국소적인 평균 압력은 다이(p av )에 대한 평균 압력과 거의 동일한 것으로 가정할 수 있다. 식(20)으로 주어진 관계에 의해 식(22)을 풀면, 정상-상태에서 산화물 표면의 압력은 다음과 같이 주어진다.
(23)
산화물 표면의 압력은 다이, 표면에 있는 물질의 경도, 및 패턴의 면적 프랙션에 관한 평균 압력의 함수이다. 식(18)에서의 압력이 식(23)으로 치환되면, 산화물 표면에 대한 프레스톤 방정식은 다음과 같이 다시 쓸 수 있다.
(24)
여기서 H'는 "겉보기 경도"로서 정의되며, 다음과 같이 다시 쓸 수 있다.
(25)
식(24)은 정상-상태에서 특정 패턴화된 영역에서의 연마 속도가 물질 경도가 H'이고 동일한 평균 압력을 갖는 필드 영역에서의 속도와 동일하다는것으로 해석될 수 있다. 패턴 면적 프랙션의 변화로 인한 다이 영역에 걸친H'의 변화가 있으면, 평균 두께로부터의 산화물 및 Cu 두께의 편차가 과도 연마 시간에 따라 증가한다. 따라서 다이에 걸친 겉보기 경도는 과도 연마를 줄이기 위해 가능한 한 균일하게 설계되어야 한다. 또한, 산화물 과도 연마 속도는 정상-상태 속도 및 블랭킷 산화물 연마 속도에 의해 제한된다. 힘 평형에 기초하여, 산화물에 대한 압력은 정상-상태 값에 도달할 때까지 디싱의 증가에 따라 증가하게 된다(Cu 라인에 압력이 거의 인가되지 않게 된다). 마찬가지로, Cu 연마 속도는 블랭킷 Cu 속도(앤드포인트에서의 평탄한 표면에서와 같은) 및 주변 산화물의 정상-상태 속도(매우 높은 면적 프랙션의 경우를 제외하고 블랭킷 산화물 연마 속도에 매우 가까운)에 의해 제한된다.
실험
다음의 예는 CMP법을 설명하기 위해 제공되며, 본 발명의 범위를 한정하는 것은 아니다.
금속 디싱 및 산화물 과도 연마에 관한 기하학의 효과를 연구하기 위해 Cu 다마신 구조물이 설계되었다. 도 8은 시험 웨이퍼 상의 패턴 레이아웃을 개략적으로 나타낸다. 각 다이(10㎜ ×10㎜) 상의 패턴은 2㎜ ×2㎜ 블록의 매트릭스(서브-다이 영역)로 구성된다. 이들 블록은 0.5㎛의 최소 라인 폭을 갖는 라인-간격 피쳐로 구성된다.
도 9a는 CMP 마스크 레이아웃을 개략적으로 나타낸다. 도 9b는 도 9a에 나타낸 CMP 마스크 레이아웃에 해당하는 패턴 형상 레이아웃을 나타낸다. 도 9a-9b에 나타낸 것처럼, 제 1 형태의 피쳐들은 0.5㎛의 일정한 라인폭과 1㎛ 내지 200㎛ 범위의 다양한 피치를 갖는 정제 Cu로 이루어진다. 이들은 임계 영역과 서로 다른 팩킹 밀도를 갖는 금속 상호연결부를 나타낸다. 제 2 형태의 피쳐들은 200㎛의 큰 피치를 갖는 0.5㎛ 내지 100㎛의 다양한 Cu 라인들을 포함하고, 디싱상의 라인폭 효과를 위해 인접한 Cu 상호연결부들간에 멀리 이격되도록 한다. 작은 Cu 라인들을 위해, 넓은 이격이 디싱의 SiO2과도 연마 효과를 감소시킬 수 있다. 제 3 형태의 피쳐들은 디싱과 과도 연마의 스케일링 효과를 고찰하기 위해 설계된 다양한 라인폭과 피치들을 갖는 0.01과 0.5의 두 개의 일정한 Cu 면적 프랙션을 포함한다. 0.5 면적 프랙션은 ULSI 회로에서 금속층 레이아웃의 본 설계 규정과 유사하다. 반대로, 0.01 면적 프랙션을 갖는 피쳐들은 단일의, 격리된 라인들을 나타낸다. 표 2는 전술한 다양한 패턴들의 설계 피쳐들을 나타낸다.
테스트 마스크상의 패턴들의 라인폭(w), 피치(λ) 및 면적 프랙션(Af)
w(㎛) λ(㎛) 1 2 4 10 50 100 200 500
0.5 0.50 0.25 0.125 0.05 0.01 0.0025
0.7 0.0035
1.0 0.01
2.0 0.50 0.01
5.0 0.025 0.01
25 9,59 0.125
100 0.50
상기 패턴은 100mm, (100) 배향 실리콘 웨이퍼상의 리소그래피에 의해 코팅되는 1.5㎛ 두께의 SiO2(TEOS)로 전달된다. 산화 트렌치들이 1㎛의 깊이로 에칭된후, 1.5㎛ 두께의 PVD Cu 막과 20nm 두꼐의 Ta 배리어층이 증착된다. 도 10은 패턴된 웨이퍼 횡단면의 스캐닝 전자 마이크로그래프(SEM)이다.
실험은 회전형 연마기상에서 수행된다. 접촉되는 웨이퍼/패드 인터페이스를 보장하기 위해 각각 48kPa 및 0.7m/s의 정상 압력과 상대 속도를 유지한다. 연마 주기는 언더-연마된(under-polished), 저스트-연마된(just-polished), 과도 연마된 주기를 커버하기 위해 1분 내지 6분의 범위로 가변된다. 연마 슬러리는 300nm의 평균 크기를 갖는 4 vol%의-Al2O3연마제로 이루어진다. 상업적인 Cu CMP에 사용되는 산성 용액과는 대조적으로, 슬러리 pH는 연마의 기계적 특징들에만 초점을 맞춘 7로 유지된다. Rodel IC-1400은 웨이퍼를 연마하기 위해 사용되고, 패드는 각 웨이퍼를 연마하기 전에 조절된다. 연마기의 실험조건들은 표 3과 같다.
실험 파라메터 실험 조건
웨이퍼의 직경(mm)정상 부하(N)정상 압력(kPa)회전 속도(rpm)선형 속도(m/s)기간(분)슬라이딩 간격(m)슬러리 흐름 속도(ml/min)연마제연마제 크기(nm)pH 10039148750.701-642-252150-Al2O33007
서로 다른 연마 시간에서 패턴 표면의 프로파일은 스타이러스 프로필로미터 및 거칠고 정제된 피쳐들을 위한 AFM(Automic Force Microscope)으로 측정된다. 이러한 데이터로부터, 산화물상에 코팅된 Cu를 제거한 이후 산화 표면에 대해 Cu라인들상의 리세스 량을 측정함으로써 Cu 디싱이 결정된다. 산화물 과도 연마는 잔여 산화물 두께를 측정함으로써 결정된다. 거친 피쳐들에 대해서, 타원편광법(ellipsometry)을 통해 산화물 두께를 직접 측정할 수 있다. 20㎛ 폭 이하의 정제 피쳐들에 대해, 서브-다이 블록들간에 이격되는 400㎛ 폭의 산화물상에서 타원편광법을 통해 기준 산화물 두께를 측정한다. 산화 피쳐들의 두께는 이러한 기준 이격으로 서브-다이 블록내부의 표면 프로파일을 형성함으로써 결정된다. 모든 측정법들은 웨이퍼-스키일 연마 비균일성으로 인한 공간적인 가변 효과를 최소화하기 위해 서브-다이 블록의 중심 다이의 중심에서 수행된다.
도 11a 내지 11f는 연마 시간을 갖는 패턴 표면(w=25㎛ 및 λ=25㎛)의 전개를 나타내는 광 마이크로그래프이다. 도 11a는 높은 반사율의 Cu로 인해 광 마이크로그래프에서 밝게 빛나는, 연마되지 않고, 스크래치 없는 하이 피쳐들을 나타낸다. 높고 낮은 표면들 사이의 벽들은 입사광이 반사되는 양이 적기 때문에 광시야 조명에서 어둡게 나타난다. 도 11b는 2분간의 연마 후에, 하이 피쳐들의 표면이 거칠어진 것을 나타낸다. 그러나, 낮은 영역의 표면은 Cu 증착으로부터 동일한 미세구조를 남기고, 이는 패드가 낮은 영역과 접촉되지 않음을 의미한다. 도 11c는 3분간의 연마 후, 하이 및 로우 피쳐들의 표면이 거칠어지고, 상기 하이 및 로우 피쳐들간의 경계가 구별될 수 없게 되는 것을 나타낸다. 이것은 스텝-높이가 감소되고 하이 및 로우 피쳐들의 뾰족한 에지들이 라운드되기 때문이다. 따라서, 패드는 하이 및 로우 피쳐들과 접촉되어 표면들이 연마된다. 도 11d는 3분 30초 이후, 경계들을 구별할 수 없게 되고, 스텝-높이는 소멸되어 Cu 표면이 평탄화되는 것을나타낸다. 도 11d는 공정이 거의 3분 30초의 끝점에 이르렀을 때, 덜 반사되는 배리어층 Ta가 나타나기 시작한다. 도 11e는 30초간 더 연마된 후, 상기 배리어층이 제거되고 하부의 산화물이 노출된다. 도 11f는 5분이 경과된 후 훨씬 더 어두워진 산화물 표면을 나타내며, Ta 층이 연마된 것을 보여준다. Cu 라인들은 산화물의 반사율이 Cu의 반사율보다 매우 작기 때문에 뚜렷하다.
도 12는 시간 주기로 측정하는 동안 패턴의 횡단면 프로파일을 나타내는 그래프이다(5㎛ 라인폭 및 200㎛ 피치). 연마 시작시에는, 하이 피쳐들이 로우 피쳐들보다 더 빨리 제거되고, 표면을 더 빨리 부드럽게 한다. 또한, 에지의 압력 농도 때문에 뾰족한 코너들이 상기 주기 동안 라운드된다. 이러한 피쳐들에 대한 평탄화 단계의 물질 제거율은 약 500nm/min이고, 0.025 면적 프랙션의 하이 피쳐들이 브랭킷 표면에 매우 인접해 있음에도 불구하고 블랭킷 비율의 약 2배이다. 이에 대한 한가지 설명은 표면상의 트렌치들이 로컬 슬러리 분배를 향상시킨다는 것이다. 더욱이, 각각의 서브-다이상의 압력은 다이-레벨 표면 비균일성으로 인해 균일하지 않을 수 있다.
하이 및 로우 피쳐들간의 스텝-높이가 감소됨에 따라, 하이 피쳐상의 물질 제거율은 로우 피쳐의 물질 제거율에 근접한다. 이것은 표면이 부드럽게 되는 동안 압력을 훨씬 더 균일하게 분배시키는 것을 나타낸다. 최종적으로, 물질 제거율은 약 220nm/min의 브랭킷 Cu 연마율에 근접하고, 표면은 평탄화된다. 그리고, Cu 표면은 공정의 끝점에 이를 때까지 평평하게 유지되고, 도 11c에 나타낸 것처럼 일정해 진다. 약 3 내지 4분 사이의 상기 끝점이 지난 후, Cu 라인들은 디싱을 개시하고, 디싱의 양은 과도 연마 시간과 함께 증가한다. 산화물도 연마되지만, 부드러운 Cu의 비율보다 훨씬 더 느린 비율로 연마된다. 따라서, 표면 토포그래피를 재형성할 수 있다.
도 13a 내지 13d는 가장 작은 피쳐들, 즉 0.5㎛ Cu 라인상의 유사한 경향의 패턴 전개를 나타낸다. 도 13a는 공정의 끝점인 약 3분 30초간의 CMP 후, 0.5㎛ 라인폭과 서로 다른 피치들(1, 2, 4 및 200㎛)을 갖는 다양한 패턴들을 나타내는 AFM들이다. 도 13b는 5분간의 CMP 후, AFM들이다. 도 13c-13d는 각각 3분 30초와 5분간의 CMP 후, 다양한 패턴들의 표면 프로파일을 나타내는 그래프이다. 도면들의 모든 표면들은 끝점 직전에 평탄화된다. 부드러운 Cu 표면들의 입자 연마로 인한 다소 얕은 스크래치들이 도 13a 및 13b에서 뚜렷히 나타난다. 과도 연마의 경우, 디싱은 Cu 라인들상에서 발생되고, 주변의 산화물 표면에 대한 낮은 위치 때문에 AFM에서 어둡게 나타난다. λ= 1 및 2㎛(또는 더 높은 Cu 면적 프랙션, Af= 0.5 및 0.25)를 갖는 피쳐들에서, 디싱의 양은 과도 연마 후, 30nm 이하이다. 비교적으로, 디싱은 200㎛ 피치를 갖는 격리된 라인 피쳐들에 대해 약 200nm로 매우 크다. 또한, 상기 격리된 라인 구조들에 대해 매우 큰 라운딩이 산화물의 에지에서 발생된다.
표 4는 테스트 웨이퍼의 중심 다이상의 구조에 대해 서로 다른 주기의 디싱의 양을 나타낸다. 3분 전에, 표면이 박층의 Cu로 여전히 커버된다면, 디싱은 개시되지 않는다. 디싱의 시작은 Cu의 선폭 및 면적 프랙션(area fraction)(또는 피치)을 특징으로 하는 패턴 구조에 따른다. 상기에서, 디싱은 Cu가 연마될때 시작된다. Cu는 다른 선폭, 또는 면적 프랙션을 가진 피처와 동시에 세척되지 않기 때문에, 디싱 시작은 동일 파라미터에 따라 변화한다. 디싱 시작 동안 시간 변화는 모든 패턴에 대해 1분 정도이다. 실제로, 이런 변화는 산화물 표면상 모든 Cu를 세척하기 위하여 웨이퍼의 과도 연마 부분을 요구하므로, 표면이 비균일해진다. 상기 데이타에 대한 최소 제곱 방법으로부터 얻어진 디싱 속도는 테이블 4에 나열된다.
디싱 진행중 실험 결과
피치,λ(㎛) 선폭, w(㎛) w/λ 여러 시간에서 디싱 양(㎚) 디싱 속도(㎚/분) 디싱 평균 속도
3분 3.5분 4분 5분 6분
1 0.5 0.50 0 0 0 26.6 18.5 9.3 0.04
2 0.5 0.25 0 0 0 27.5 71.3 35.7 0.17
4 0.5 0.125 0 16.4 27.6 36.4 92.1 27.7 0.13
2.0 0.50 0 26.7 13.6 30.8 34.2 9.4 0.04
10 0.5 0.05 0 12.3 34.5 42.0 154.0 46.7 0.22
50 0.5 0.01 0 0 0 112.4 228.2 114.1 0.54
25.0 0.50 0 150.0 120.0 113.0 143.5 28.8 0.14
100 1.0 0.01 0 65.3 16.5 158.0 267.1 87.5 0.42
200 0.5 0.0025 0 0 0 215.7 284.5 142.5 0.68
0.7 0.0035 0 0 0 254.7 359.5 179.8 0.86
2.0 0.01 0 127.6 200.0 273.4 395.7 121.0 0.58
5.0 0.025 0 225.0 123.3 546.3 786.5 259.1 1.23
25.0 0.125 0 183.5 400.0 628.3 705.0 236.5 1.13
100.0 0.5 0 200.0 215.0 364.5 445.5 135.9 0.65
500 5.0 0.01 0 243.8 398.0 847.5 878.5 292.3 1.39
도 14는 본 회로 설계와 유사한 0.5 면적 프랙션 피처에 대한 디시중 선폭 효과를 도시한다. 0.5, 1 또는 심지어 25㎛ 선과 같은 작은 선폭 리처에 대하여, 디싱 양은 짧은 기간의 과도 연마후 평탄화된다. 0.5 및 2㎛에 대한 일정한 디싱 레벨은 약 20 내지 30 nm이다. 게다가, 디싱 속도는 블랭킷 Cu 및 산화물 연마 속도에 의해 한정된다. 0.5 및 2㎛ 폭 선에 대하여, 디싱 속도는 블링킷 산화물 연마 속도, 약 12nm/분과 유사하다. 그러나, 100㎛ 같은 보다 큰 선폭에 대하여, 디싱은 과도 연마 시간과 더불어 증가되고 실험시 비교적 오랜 연마 기간내에서 일정한 레벨(안정된 상태)에 도달하지 못한다. 디싱 양은 3분의 과도 연마후약 450nm이다. 따라서 디싱 속도는 블링킷 Cu의 연마 속도, 약 210nm/분 과 유사한 약 150nm/분 이다.
디싱은 둘러싼 산화물이 미세한 Cu 라인의 연마을 제약하기 때문에 작은 피처에 대해서 산화물 제거 속도보다 느리다. 패드는 작은 트렌치내로 충분히 변형되지 않는다. 예를들어, 작은 선폭 및 Aj= 0.5를 갖는 0.5nm 선폭 같은 심하지 않는 면적 프랙션을 가진 피처에 대하여, 하부 방향으로 패드 변형은 약 0.08nm였고 패드 거칠기와 비교하여 거의 무시된다. 만약 화학 반응이 포함되지 않으면, 실제의 패드 변위 및 오목 깊이의 합과 디싱 양이 비교 가능하다는 것이 기대된다. 실험 결과를 바탕으로, 오목 깊이는 일반적인 CMP 조건에서 300nm Al2O3연마재에 대해 약 20 내지 20 nm였다. 그러므로, 최대 디싱은 측정과 동일한 약 20 nm로 기대된다.
Cu 라인이 충분한 폭일때, 패드는 디싱된 Cu 표면과 쉽게 일치되고 블랭킷 웨이퍼상 같은 Cu 및 산화물 표면상에 균일한 압력이 인가된다. 예를들어, 100㎛에서, 패드는 둘러싼 산화물의 제약없이 디싱된 영역내부로 변형된다. 300-400㎛ 선(패드 변형, 패드 거칠기 및 입자 크기 고려) 같이 큰 양의 디싱이 발생되었다는것을 고려하면, 디싱 대 선폭의 비율은 약 0.004로서 여전히 작다. Cu 및 산화물 접촉 영역 사이의 작은 스트레인 차에 대하여, 일반적인 압력은 균일하다고 가정된다. 즉, Pcu≒POxide≒. 따라서, 디싱 속도는 약 220nm/분 인 블랭킷 Cu 연마 속도와 유사하다. 게다가, 1㎛의 Cu 깊이를 가지는 설계에 대하여, 40% 이상의 Cu는 가장 최악의 경우 디싱으로 인해 손실된다.
도 15는 Af= 0.01을 가진 절연된 선의 디싱 작용중 선폭 효과를 도시한다. 상기 경향은 면적 프랙션 0.5의 것과 유사하고; 디싱은 과도 연마 시간과 함께 증가하고 그 속도는 블랭킷 Cu 및 산화물 연마 속도에 의해 제한된다. 절연된 선에서 디싱 양 및 속도는 0.5 면적 프랙션 선과 비교하여 증가된다. 디싱은 0.5 및 2㎛ 피처 양쪽에 대해 약 14배 증가되고, 5㎛ 또는 그 이상의 피처에 비해 작다. 그러나, 면적 프랙션상에서 50배 감소가 고려될때는 중요하지 않다. 게다가, 0.5㎛ 및 2㎛ 같은 작은 Cu 라인 디싱은 약 2.5분의 과도 연마로 안정 상태에 도달하지 못한다.
도 16은 0.5㎛ 선에 대한 디싱중 면적 프랙션의 효과를 도시한다. 면적 프랙션이 디싱에 큰 영향을 미치지지 않는다는 것이 확인되었다. 0.01 내지 0.5 범위의 면적 프랙션에 대하여, 디싱 속도는 블랭킷 산화물 연마 속도와 거의 유사하다. 도시된 바와같이, 매우 작은 0.01 면적 프랙션을 갖는 면적 프랙션을 제외하고, 디싱은 심지어 2분 연마로 35nm 이하의 낮은 레벨에 머문다.
도 17은 0.5 면적 프랙션을 가진 피처상에서 중성의 슬러리를 사용하는 본발명과 통상적인 화학 슬러리(파크 등에 의한 1999)를 사용하는 종래 기술을 비교한 것이 도시된다. 디싱 작용이 약 25㎛ 이하의 슬러리에서 화학품의 존재에 의해 영향을 받지않는 다는 것이 명백하다. 양쪽 실험에서, 디싱은 약 1 분 동안 과도 연마후 동일 정상 상태 레벨에 도달한다. 그러나, 예를들어 100㎛의 넓은 Cu 영역에 대해, 디싱 속도는 슬러리 pH 및 화학품을 적당히 조작함으로써 감소된다. 1분 과도연마의 짧은 기간 동안에 조차도, 디싱은 화학 슬러리를 사용함으로써 0.65 팩터만큼 감소된다. 이들 결과는 디싱의 화학 효과가 기계적 입자 마모의 도움에 따른다는 것을 제안한다. 순수한 화학에칭은 Cu 연마 처리에서 중요하지 않다. 작은 라인에 대하여, 입자 마모로 인한 재료 제거는 입자상 로드 감소로 인해 디싱 증가와 함께 감소된다. 따라서 표면 재료의 경도를 변경하는 화학 효과는 Cu 디싱 속도를 감소시키는데 중요하지 않다. 대조하여, 압력 분배는 매우 균일하였고 패드가 디싱된 표면과 일치하기 때문에 디싱 증가로 인해 크게 변화하지 않았다. 따라서 화학품에 의한 표면 특성의 변화 속도는 디싱 속도를 변경시킬수있고, 이것은 블랭킷 웨이퍼상에서 관찰된 결과와 유사하디.
도 18은 0.5㎛의 일정한 선폭 및 다양한 면적 프랙션에 대해 산화물 과도연마 대 연마 시간의 양을 도시한다. 산화물 과도연마은 Cu 층이 연마될때 패턴 구조에 따라 시작된다. 이 경우, 다이상 여러 패턴에 대해 3 내지 4분 연마을 달리한다. 과도연마 양은 과도연마 시간에 비례하여 증가된다. 과도연마 속도가 패턴 면적 프랙션으로 인해 증가되는 것이 도시된다. 0.01, 0.05 및 0.125 같은 작은 면적 프랙션에 대하여, 과도연마 속도는 블랭킷 산화물 연마 속도와 유사하고 근접한다. 0.25 및 0.5 같은 보다 큰 면적 프랙션을 가진 영역에 대하여, 과도연마 속도는 면적 프랙션으로 인해 증가된다.
도 19는 과도연마 속도에서 면적 프랙션의 효과에 대한 분석 및 실험 결과 사이의 비교를 도시한다. 고딕 라인은 Cu 및 산화물의 270 및 26nm/분에서 블랭킷 연마로 인한 방정식(24)의 분석 결과를 나타낸다. 실험 결과는 면적 프랙션이 0.25이하일때 특히 모델과 일치된다는 것이 도시되었다. 0.5와 같은 보다 높은 면적 프랙션에 대하여, 상기 속도는 모델에 의해 예측된 것보다 빠르다. 이런 차이에 대한 가능한 설명은 슬러리가 블랭킷 영역상 또는 보다 밀집되지 않은 영역에서보다 밀집된 패턴 영역상 인터페이스에서 보다 효율적으로 전달되었다는 것이다. 디싱된 Cu 리세스는 Cu 및 산화물 재료 본래 제거 속도를 개선하였고 따라서 과도연마 속도를 증가시켰다.
도 20 및 21은 0.5 및 0.01의 일정한 면적 프랙션 및 다양한 선폭을 가진 다양한 패턴의 산화물 과도연마을 각각 도시한다. 도 20 및 21은 과도연마이 작거나 큰 면적 프랙션에 대한 선폭에 크게 영향을 받지 않는 것을 도시한다. 0.5 면적 프랙션의 경우, 과도연마의 속도는 0.5 내지 100nm 범위의 선폭에 대해 약 100nm/분이었다. 표면상 절연된 상호접속부를 가진 영역을 몰딩한 0.01의 보다 작은 면적 프랙션에 대해, 산화물 과도연마 속도는 0.5 내지 5nm 범위의 선폭에 대한 산화물 연마의 블랭킷 속도와 매우 유사하였다. 이것은 스케일링이 Cu 및 산화물 양쪽상 압력 분배를 크게 변경시키지 않는다는 것을 의미한다. 과도연마 단계 동안 표면상 압력 분배는 반드시 면적 프랙션에 의해서만 영향을 받는다. 이것은 서브다이(sub-die) 영역에 걸친 평균 물질제거율(average removal rate)이 산화물 과도 연마율에 의하여 제한되었기 때문이며, 차례로 상기 산화 과도 연마율은 패턴의 면적 프랙션(area fraction)에 의존하였다. 이것은 또한 각 서브다이 영역 상의 압력 분포가 웨이퍼 상에 인가되는 평균 압력과 유사하고 근접함을 제안하였고, 이전의 이론 섹션에서 사용한 가정을 검증하였다.
도 20 및 도 21은 산화 과도 연마율이 안정상태 체제 이전에 과도 연마의 초기 단계에서 더 작음을 보여준다. 이것은 과도 연마 동안 두 Cu 및 산화 표면 상의 압력 분포의 편차에 의하여 설명된다. 압력은 두 Cu 및 산화 표면 상에서 균일하게 분포되었다. Cu는 디싱(dishing)되었고 표면 불균일성은 증가되었기 때문에, 패드(pad)가 디싱된 영역으로 약간 변형되어 Cu 상의 압력은 감소되었고 접촉 표면 상의 응력을 완화시켰다. 힘의 평형에 기초하여, 산화물 상의 부하(load)는 증가하였으며, 그리하여 MRR은 안정값에 도달할 때까지 증가하였다. 산화물의 MRR은 식(24) 및 블랭킷 비율(blanket rate)(표면이 평면일 때의 단계)에 의하여 주어진 안정상태율에 의해 제한되었다.
Cu CMP에서, 다이 영역 내의 두 가지 중요한 프로세스 요건인, 잔존하는 Cu 상호연결 두께 및 또한 표면 토포그래피(topography)의 편차를 나타내는 다이 내 상기 두께의 균일성이 존재한다. 웨이퍼의 i번째 다이의 j번째 서브다이 영역에서 랜덤하게 선택된 지점 k에서 임의의 지점에 잔존하는 Cu 두께는 이하와 같이 표현될 수 있다.
hijk= ho- (μi+ ξj(i)+ δj(i)+ rk(ij)(26)
여기서, ho는 산화물 트렌치 깊이와 동일한 Cu 상호연결의 초기 설계 두께이며, μi는 특정 다이 i 상의 산화물 과도 연마의 평균이며, ξj(i)는 다이 i 상의 서브다이 영역 j(동일한 패턴 기하학적 배열을 가짐) 상에 있는 μi로부터의 산화물 과도 연마량의 편차이다. 따라서, 과도 연마로 인한 Cu 손실의 양은 μi와 ξj(i)의 합니다. 또한 식(26)에서, δj(i)는 다이 i 상의 서브다이 영역 j 상에서의 디싱(dishing) 양이고, rk(ij)는 다이 i 상의 서브다이 영역 j 내 특정 지점 k에서의 랜럼 에러이다. 서브다이 영역에서 각각의 관측에 대한 랜덤 에러는 Cu 상호연결 두께의 복제물(replicate) n개를 랜덤하게 선택함으로써 추정된다. 반복 피쳐(feature)를 갖는 특정 서브다이가 충분히 더 크다면, 즉 이웃하는 서브다이의 상이한 패턴이 압력 분포에 영향을 미치지 않고 대부분의 서브다이 영역에서 슬러리(slurry)이 흐른다면, 랜덤 에러는 에러형(error form) 측정 및 다른 랜덤 요소들을 나타낸다. 식(26)은 프로세스 최적화를 위한 각각의 기하학적 배열 또는 프로세스 파라미터의 효과를 확인시켜 준다.
Cu 손실을 최소화하기 위하여, 식(26) 우변 상의 각각의 변수는 평균 및 분산 두 측면에서 모두 최소화되어야 한다. 산화물 광연마의 평균, μi은 평균 Cu 면적 프랙션에 의하여 영향받고, 과도 연마 시간에 따라 증가한다. 그리고, 웨이퍼에 걸친 그것의 분산은 웨이퍼 내 연마 불균일성이 증가함에 따라 증가하고, 연마불균일성은 웨이퍼/패드 접촉 조건, 슬러리 분배(dispensing) 및 패드 경도(stiffness)와 같은 전체적인(웨이퍼-스케일) 요소들에 의하여 결정된다. 실제로, 평균 면적 프랙션은 0.3 내지 0.5에 제한되고 유사한 IC 제품에 대하여 너무 많이 변하지는 않는다. 그리하여, μi의 최소화는 웨이퍼 내 연마 불균일성의 감소에 대부분 의존하고, 그 결과 상이한 다이에서의 초과 Cu를 제거하기 위해 요구되는 과도 연마 시간은 최소화될 수 있다.
식(26)에 의하여 제안된 것처럼, 서브다이 영역의 국부적 패턴 레이아웃에 기인한 과도 연마율, ∂ξ/∂t은 마모 계수, Cu 면적 프랙션, 및 Cu 및 산화물 둘 다의 경도에 의해 결정된다. 서브다이 면적 프랙션의 배열은 보통 회로 설계자에 의하여 미리 규정되고 변경될 수 없다. 과도 연마에 대한 국부적 패턴 레이아웃의 효과를 최소화시키기 위하여, ∂ξ/∂t는 가능한 낮게 조정되어야 하고, 그리고/또는 최종 연마 단계(또는 과도 연마의 개시 이후)에서의 국부적 기하학적 배열의 변화에 가능한 덜 민감하여야 한다. 과도 연마율은 마모 계수에 따라 감소한다. 본 발명의 일 실시예에서, 부드러운 연마제 입자들이 사용되는데, 연마제의 경도는 ILD 산화물에 근접하나 Cu의 경도보다는 훨씬 더 높다. 그러므로, 모든 초과 Cu를 세척하기 위한 과도 연마 시간이 여전히 동일할지라도 낮은 과도 연마가 발생할 것이다. 또다른 실시예에서, Cu의 경도는 증가하고, 그리고/또는 산화물 경도는 슬러리 pH 및 화학적 성질을 조정함에 의해 감소된다(필수적으로 산화물 MRR에 대한 Cu MRR의 비율, 소위 선택성을 감소시킴). 이것은 과도 연마율의 변화(또는 상이한 서브다이에 걸친 "상대 경도"의 변화) 상의 면적 프랙션 변화에 대한 민감도를 감소시킬 것이다. 슬러리 pH를 증가시킴으로써(그러나 Cu 제거를 저해할만큼 높지는 않은 정도로) 산화물 강도를 감소시키는 것은 과도 연마 시간이 증가하지 않기 때문에 Cu 경도를 증가시키는 것보다 더 낫다. 그러나, 엔드포인트(end-point) 검출 방법은 산화물이 훨씬 더 빠른 비율로 과도 연마되기 때문에 채택되어야 한다.
본 발명자는 디싱이 Cu 라인폭에 크게 관련됨을 발견하였다. 서브마이크론 라인에 대하여, 디싱 비율은 매우 낮고(산화물 블랭킷 비율에 근접하고 슬러리 화학적 성질에 민감하지 않음), 안정상태 디싱은 매우 작다. Cu 손실 및 표면 불균일성에 대한 디싱의 효과는 현재 및 향후 회로 설계에서 무시할 정도이다. 그러나, 큰 금속 패드 또는 광범위한 송전 라인을 구비한 어떤 설계에 대하여, 50-100 ㎛ 폭, 디싱 비율은 블랭킷 연마에서의 것에 근접한다. 이러한 경우에, 디싱은 Cu 손실 및 표면 불균일성을 가져온다. 패드 만입(pad indentation)을 줄이기 위하여 패드의 영률(Young's modulus)을 증가시키는 것, 또는 산화물 과도 연마율을 증가시키기 않으면서 Cu 연마율을 저해하기 위하여 약간 기본 슬러리을 사용하는 것은 필수적이다.
본 발명에 따른 CMP 방법의 한 가지 이점은 금속층의 상부 부분의 평탄화 및 연마에 대한 제 1 단계를 위한 콘택 모델(contact model), 및 금속 디싱 및 산화물 과도 연마의 제 2 단계를 위한 안정상태 모델에 기초한다는 것이다. 따라서, 프로세스 조건은 제 1 단계에 대하여 평평한 표면에 도달하기 위해 다양한 패턴(Af는 0.01 내지 0.5의 범위에 있음)의 초기 토포그래피를 신속하게 평탄화하고 연마하도록 선택될 수 있다. 표면이 평탄화된 이후에, 잔존하는 Cu는 블랭킷 연마율에 근접한 비율로 제거되고, 표면 변화는 Cu의 일부가 소정의 서브다이 영역을 통해 연마될 때까지 남아 있을 것이다. Cu가 제거된 이후, 표면 불균일성은 디싱 및 과도 연마로 인해 증가한다. 본 발명에 따른 제 2 단계의 안정상태 모델은 금속 디싱 및 산화물 과도 연마를 줄이기 위해 프로세스 조건을 최적화할 메커니즘을 제공한다. 실험들은 라인폭이 디싱에 대한 중요한 기하학적 파라미터임을 보여준다. 1㎛ 이하의 얇은 라인에 대하여, 디싱 비율은 산화물 블랭킷 비율에 근접하고 짧은 주기의 과도 연마 이후에 안정상태 프로파일에 도달할 수 있다. 약 50 내지 100 ㎛의 더 넓은 라인에 대하여, Cu는 블랭킷 비율에 근접한 비율로 디싱된다. 종래 기술과 비교하여, 슬러리 pH 및 화학적 성질은 작인 라인들에 대하여 디싱의 양 또는 디싱 비율을 증가시키지 않으나, 더 넓은 라인의 디싱을 저해할 수 있다. 이것은 패드의 변형 및 입자들의 물리적 작용(mechanical action)으로 인한 부하 분포가 Cu 디싱에, 특히 작은 라인들에 대하여 중요한 역할을 함을 의미한다. 산화물 과도 연마는 패턴 면적 프랙션에 더 많이 좌우되고 라인폭에는 덜 좌우된다. 실험들은 과도 연마가 더 짧은 주기 이후에 안정상태 비율에 도달함을 보여준다. 과도 연마의 안정상태 비율은 겉보기(apparent) 경도 및 Cu와 산화물의 고유 마모 계수에 의존한다. 실험들은 또한 큰 부분을 가진 패턴에 대하여 과도 연마 비율이 슬러리 운반의 개선으로 인한 상기 모델에 의하여 예측되는 것보더 더 증가할 수 있음을 보여준다. 더욱이, 과도 연마는 라인폭에 현저히 좌우되지 않기 때문에, 장치 스케일이 축소할 때, 큰 변화 면적 프랙션이 패턴 레이아웃 상에 나타나면 다이내 비균일성은 주로 디싱이 아닌 과도 연마에 기인할 것이다.
본 CMP 방법은 Cu 제거율을 최대화하고 디싱 및 과도 연마로 인한 표면 불균일성을 감소시키기 위하여 사용될 수 있다. 본 방법은 산화물 과도 연마를 감소시키고 상이한 면적 프랙션 및 라인폭의 효과로부터 나온 디싱 및 과도 연마의 분산을 최소화시킨다. 그리하여 표면 토포그래피는 짧은 주기의 과도 연마의 경우에서 조차 고르지 않다.
전술한 본 발명의 특정 실시예 및 예에 대한 설명은 예시 및 설명을 위한 목적으로 제공되었으며, 비록 본 발명은 전술한 실시예들에 의해 예시되었을지라도 이에 한정되는 것은 아니다. 이러한 예들은 본 발명을 개시된 특정한 형태에 제한하기 위한 것이 아니며, 많은 수정예, 실시예 및 변형예들이 전술한 발명의 개념 내에서 이루어질 수 있음이 자명하다. 본 발명의 범위는 본 명세서에 개시된 포괄적인 사상 및 청구범위와 그 균등범위에 의해 정해진다.

Claims (21)

  1. 웨이퍼 상에 형성된 트렌치를 갖는 절연층, 및 상기 절연층의 트렌치내에 위치된 하부 부분 및 상기 하부 부분 및 상기 절연층 위에 있는 상부 부분을 갖는 금속층을 포함하는 금속 다마신 구조의 화학적 기계적 연마 방법으로서,
    상기 웨이퍼와 연마 패드 사이의 콘택 모드에서 인가된 압력과 상대 속도에서 연마 패드로 웨이퍼를 처리함으로써 상기 금속층의 상부 부분을 평탄화시키는 제 1 단계; 및
    상기 트렌치 내에 금속 라인의 디싱 및 상기 절연층의 과도 연마가 최소화되는 개별 금속 라인을 형성하기 위해, 정상 모드에서 상기 절연층 및 상기 금속층의 하부 부분을 연마하는 제 2 단계를 포함하는 금속 다마신 구조의 화학적 기계적 연마 방법.
  2. 제 1 항에 있어서, 상기 제 2 단계에서 상기 절연층 연마는 마모 계수를 제어함으로써 제어되는, 금속 다마신 구조의 화학적 기계적 연마 방법.
  3. 제 2 항에 있어서, 상기 마모 계수는 상기 절연층의 경도와 가까운 경도 및 상기 금속의 경도보다 높은 경도를 갖는 연마 입자를 포함하는 연마 슬러리를 사용함으로써 상기 제 2 단계에서 제어되는, 금속 다마신 구조의 화학적 기계적 연마 방법.
  4. 제 1 항에 있어서, 상기 제 2 단계에서 상기 절연층의 과도 연마는 상기 금속의 경도를 증가시킴으로써 감소되는, 금속 다마신 구조의 화학적 기계적 연마 방법.
  5. 제 1 항에 있어서, 상기 제 2 단계에서 상기 절연층의 과도 연마는 상기 절연층의 경도를 감소시킴으로써 감소되는, 금속 다마신 구조의 화학적 기계적 연마 방법.
  6. 제 5 항에 있어서, 상기 절연층의 경도는 연마 슬러리의 pH 및/또는 조성을 제어함으로써 제어되는, 금속 다마신 구조의 화학적 기계적 연마 방법.
  7. 제 1 항에 있어서, 웨이퍼내의 연마 균일성을 제어하는 단계를 더 포함하는, 금속 다마신 구조의 화학적 기계적 연마 방법.
  8. 제 7 항에 있어서, 상기 웨이퍼내의 연마 균일성은 상기 웨이퍼 및 상기 패드의 콘택 조건을 제어하고, 연마 슬러리 및 상기 패드의 강도 조건을 분배함으로써 제어되는, 금속 다마신 구조의 화학적 기계적 연마 방법.
  9. 웨이퍼 상에 트렌치를 갖는 절연층 및 상기 절연층의 트렌치 내에 위치된 하부 부분과 상기 하부 부분과 상기 절연층 위에 놓인 상부 부분을 갖는 금속층을 포함하는 금속 다마신 구조를 화학적 기계적 연마하는 방법으로서,
    상기 웨이퍼와 연마 패드 사이의 콘택 모드에서 인가된 압력(pav) 및 상대 속도(vR)에서 연마 패드로 웨이퍼를 처리함으로써 상기 금속층의 상부 부분을 평탄화시키는 제 1 단계; 및
    상기 트렌치 내에 금속 라인의 디싱 및 상기 절연층의 과도 연마가 최소화되는 개별 금속 라인을 형성하기 위해, 이하 방정식을 만족시킴으로써 정상 모드에서 상기 절연층 및 상기 금속층의 하부 부분을 연마하는 제 2 단계를 포함하며, 상기 방정식은
    Rmetal= Rinsulation=이고,
    여기서, Rmetal은 구리 제거 속도이고, Rinsulation은 절연층 제거 속도이고, kw는 마모 계수이고, H'는 H' = HmetalAf+Hinsulation(1-Af)의 식으로 표시되는 연마 표면의 겉보기(apparent) 경도이고, 여기서 Hmetal은 구리의 경도이고, Hinsulation은 절연층의 경도이고, Af는 금속 패턴의 면적 프랙션인, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  10. 제 9 항에 있어서, 상기 겉보기 경도(H')는 웨이퍼 상의 다이 면적에 대해균일하게 설계되는, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  11. 제 9 항에 있어서, 상기 제 2 단계에서 상기 절연층의 과도 연마는 마모 계수(kw)를 제어함으로써 제어되는, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  12. 제 9 항에 있어서, 상기 마모 계수(kw)는 상기 절연층의 경도(Hinsulation)에 가까운 경도 및 상기 금속의 경도(Hmetal) 보다 높은 경도를 갖는 연마 입자를 포함하는 연마 슬러리를 사용함으로써 상기 제 2 단계에서 제어되는, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  13. 제 9 항에 있어서, 상기 제 2 단계에서 상기 절연층의 과도 연마는 금속의 경도(Hmetal)를 증가시킴으로써 감소되는, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  14. 제 9 항에 있어서, 상기 제 2 단계에서 상기 절연층의 과도 연마는 절연층의 경도(Hinsulation)를 감소시킴으로써 감소되는, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  15. 제 9 항에 있어서, 상기 절연층의 경도(Hinsulation)는 연마 슬러리의 pH 및/또는 조성을 제어함으로써 제어되는, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  16. 제 9 항에 있어서, 웨이퍼내의 연마 균일성을 제어하는 단계를 더 포함하는, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  17. 제 9 항에 있어서, 상기 웨이퍼내 연마 균일성은 상기 웨이퍼 및 상기 패드의 콘택 조건을 제어하고, 연마 슬러리 및 상기 패드의 강도 조건을 분배함으로써 제어되는, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  18. 제 9 항에 있어서, 상기 금속 다마신 구조는 0.5의 면적 프랙션(Af)을 갖고 상기 트렌치 내의 상기 금속 라인은 0.5 내지 25㎛의 라인폭(w)을 갖고, 상기 제 1 및 제 2 단계 동안의 전체 연마 시간은 180 내지 300초인 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  19. 제 9 항에 있어서, 상기 금속 다마신 구조는 0.5의 면적 프랙션(Af)을 갖고 상기 트렌치 내의 상기 금속 라인은 50 내지 100㎛의 라인폭(w)을 갖고, 상기 제 1및 제 2 단계 동안의 전체 연마 시간은 180 내지 210초인, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  20. 제 9 항에 있어서, 상기 금속 트렌치 내의 상기 금속 라인은 0.5㎛의 라인폭(w)을 갖고, 상기 금속 다마신 구조는 0.05 내지 0.5 사이의 면적 프랙션(Af)을 갖고, 상기 제 1 및 제 2 단계 동안의 전체 연마 시간은 180 내지 300초인, 금속 다마신 구조를 화학적 기계적 연마하는 방법.
  21. 제 9 항에 있어서, 상기 금속 트렌치 내의 상기 금속 라인은 0.5㎛의 라인폭(w)을 갖고, 상기 금속 다마신 구조는 0.01 이하의 면적 프랙션(Af)을 갖고, 상기 제 1 및 제 2 단계 동안의 전체 연마 시간은 180 내지 210초인 금속 다마신 구조를 화학적 기계적 연마하는 방법.
KR10-2003-7009755A 2001-01-23 2002-01-23 구리-산화물 다마신 구조의 화학적 기계적 연마 KR20030083696A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US26381301P 2001-01-23 2001-01-23
US60/263,813 2001-01-23
PCT/US2002/002254 WO2002059943A2 (en) 2001-01-23 2002-01-23 Chemical mechanical polishing of copper-oxide damascene structures

Publications (1)

Publication Number Publication Date
KR20030083696A true KR20030083696A (ko) 2003-10-30

Family

ID=23003327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7009755A KR20030083696A (ko) 2001-01-23 2002-01-23 구리-산화물 다마신 구조의 화학적 기계적 연마

Country Status (7)

Country Link
US (1) US6667239B2 (ko)
EP (1) EP1362378A2 (ko)
JP (1) JP2004532510A (ko)
KR (1) KR20030083696A (ko)
CN (1) CN1620355A (ko)
AU (1) AU2002245319A1 (ko)
WO (1) WO2002059943A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934032B1 (en) * 2002-09-30 2005-08-23 Advanced Micro Devices, Inc. Copper oxide monitoring by scatterometry/ellipsometry during nitride or BLOK removal in damascene process
JP3910921B2 (ja) * 2003-02-06 2007-04-25 株式会社東芝 研磨布および半導体装置の製造方法
US6946384B2 (en) * 2003-06-06 2005-09-20 Intel Corporation Stacked device underfill and a method of fabrication
US7320928B2 (en) * 2003-06-20 2008-01-22 Intel Corporation Method of forming a stacked device filler
US7146593B2 (en) 2003-11-04 2006-12-05 Freescale Semiconductor, Inc. Method of implementing polishing uniformity and modifying layout data
US7475368B2 (en) * 2006-01-20 2009-01-06 International Business Machines Corporation Deflection analysis system and method for circuit design
JP5434001B2 (ja) * 2008-07-23 2014-03-05 株式会社ニコン 研磨方法、研磨条件計算方法および研磨装置
US7899571B2 (en) * 2008-11-05 2011-03-01 Texas Instruments Incorporated Predictive method to improve within wafer CMP uniformity through optimized pad conditioning
JP5728239B2 (ja) * 2010-03-02 2015-06-03 株式会社荏原製作所 研磨監視方法、研磨方法、研磨監視装置、および研磨装置
CN108857860A (zh) * 2018-06-12 2018-11-23 宁波江丰电子材料股份有限公司 晶片定位环的研磨方法、晶片定位环及其应用和化学机械抛光装置
US10964549B2 (en) * 2018-11-30 2021-03-30 Taiwan Semiconductor Manufacturing Company Limited Wafer polishing with separated chemical reaction and mechanical polishing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103625A (en) * 1997-12-31 2000-08-15 Intel Corporation Use of a polish stop layer in the formation of metal structures
US6458017B1 (en) * 1998-12-15 2002-10-01 Chou H. Li Planarizing method
US6051496A (en) 1998-09-17 2000-04-18 Taiwan Semiconductor Manufacturing Company Use of stop layer for chemical mechanical polishing of CU damascene
US20020127845A1 (en) * 1999-03-01 2002-09-12 Paul A. Farrar Conductive structures in integrated circuits
US6375693B1 (en) * 1999-05-07 2002-04-23 International Business Machines Corporation Chemical-mechanical planarization of barriers or liners for copper metallurgy
US6429119B1 (en) 1999-09-27 2002-08-06 Taiwan Semiconductor Manufacturing Company Dual damascene process to reduce etch barrier thickness
WO2001027350A1 (en) * 1999-10-08 2001-04-19 Speedfam-Ipec Corporation Optimal offset, pad size and pad shape for cmp buffing and polishing
US6228771B1 (en) 2000-03-23 2001-05-08 Infineon Technologies North America Corp. Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication
US6380078B1 (en) 2000-05-11 2002-04-30 Conexant Systems, Inc. Method for fabrication of damascene interconnects and related structures
US6872329B2 (en) * 2000-07-28 2005-03-29 Applied Materials, Inc. Chemical mechanical polishing composition and process
US20020173140A1 (en) * 2000-11-18 2002-11-21 Sahota Kashmir S. Conductor chemical-mechanical polishing in integrated circuit interconnects
US6432811B1 (en) * 2000-12-20 2002-08-13 Intel Corporation Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures

Also Published As

Publication number Publication date
WO2002059943A3 (en) 2003-09-04
JP2004532510A (ja) 2004-10-21
US20030082904A1 (en) 2003-05-01
WO2002059943A2 (en) 2002-08-01
EP1362378A2 (en) 2003-11-19
US6667239B2 (en) 2003-12-23
AU2002245319A1 (en) 2002-08-06
CN1620355A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
US6849946B2 (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
Steigerwald et al. Pattern Geometry Effects in the Chemical‐Mechanical Polishing of Inlaid Copper Structures
US5395801A (en) Chemical-mechanical polishing processes of planarizing insulating layers
Stavreva et al. Characteristics in chemical-mechanical polishing of copper: comparison of polishing pads
EP0933811A2 (en) Dummy patterns for aluminium chemical polishing (CMP)
US6258711B1 (en) Sacrificial deposit to improve damascene pattern planarization in semiconductor wafers
EP1326733A1 (en) Method of chemical mechanical polishing
WO2000030159A1 (en) Method to decrease dishing rate during cmp in metal semiconductor structures
KR20030083696A (ko) 구리-산화물 다마신 구조의 화학적 기계적 연마
US6114246A (en) Method of using a polish stop film to control dishing during copper chemical mechanical polishing
US20230271298A1 (en) Chemical Mechanical Planarization Tool
Stavreva et al. Chemical-mechanical polishing of copper for interconnect formation
Lai Mechanics, mechanisms, and modeling of the chemical mechanical polishing process
US6726535B2 (en) Method for preventing localized Cu corrosion during CMP
Saka et al. Mechanisms of the chemical mechanical polishing (CMP) process in integrated circuit fabrication
Van Kranenburg et al. Influence of overpolish time on the performance of W damascene technology
Dishing Evolution of copper-oxide damascene structures in chemical mechanical polishing
Lai et al. Evolution of copper-oxide damascene structures in chemical mechanical polishing: II. Copper dishing and oxide erosion
US20040235398A1 (en) Chemical mechanical planarization method and apparatus for improved process uniformity, reduced topography and reduced defects
US6863595B1 (en) Methods for polishing a semiconductor topography
Renteln et al. The evolution of chem-mechanical planarization: from aberrant to prosaic
US6777807B1 (en) Interconnect integration
Noh et al. A mechanical model for erosion in copper chemical-mechanical polishing
Morimoto et al. Characterization of the chemical-mechanical polishing of intermetal dielectric film
Chun et al. Modeling Dielectric Erosion in Multi-Step Copper Chemical-Mechanical Polishing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application