KR20030080574A - chamber for semiconductor device manufacturing - Google Patents

chamber for semiconductor device manufacturing Download PDF

Info

Publication number
KR20030080574A
KR20030080574A KR1020020019272A KR20020019272A KR20030080574A KR 20030080574 A KR20030080574 A KR 20030080574A KR 1020020019272 A KR1020020019272 A KR 1020020019272A KR 20020019272 A KR20020019272 A KR 20020019272A KR 20030080574 A KR20030080574 A KR 20030080574A
Authority
KR
South Korea
Prior art keywords
chamber
wafer
heating wire
manufacturing
semiconductor
Prior art date
Application number
KR1020020019272A
Other languages
Korean (ko)
Inventor
김병엽
황철주
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020020019272A priority Critical patent/KR20030080574A/en
Publication of KR20030080574A publication Critical patent/KR20030080574A/en

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45544Atomic layer deposition [ALD] characterized by the apparatus

Abstract

PURPOSE: A chamber for manufacturing a semiconductor device is provided to be capable of minimizing the heat-shock supplied to a wafer and forming an improved thin film at the wafer by using a heating wire. CONSTITUTION: A chamber for manufacturing a semiconductor device is provided with a sealed reaction region(112) for loading a wafer(5) and an inlet pipe(114) installed at the upper portion of the chamber for supplying many kinds of gases from the outside to the reaction region. At this time, the chamber further includes a plurality of heating wires(152a) capable of generating heat, arrayed between the inlet pipe and the wafer. Preferably, each heating wire generates the heat of 1000-2000 °C. Preferably, the heating wire made of metal, is electrically connected to a power supply part.

Description

반도체 제조용 챔버{chamber for semiconductor device manufacturing}Chamber for semiconductor device manufacturing

본 발명은 반도체 제조장치에 관한 것으로, 좀 더 자세하게는 내부에 웨이퍼(wafer)가 안착되는 밀폐된 반응영역을 정의하여 이로 유입된 기체물질의 화학반응생성물을 웨이퍼 상에 박막으로 증착하는 반도체 제조용 박막증착장치인 챔버(chamber)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly, to a semiconductor manufacturing thin film defining a sealed reaction area in which a wafer is seated therein and depositing a chemical reaction product of the gaseous material introduced therein as a thin film on the wafer. A chamber is a vapor deposition apparatus.

반도체 소자는 기판인 웨이퍼(wafer) 상에 수 차례에 걸친 박막의 증착(deposition) 및 이의 패터닝(patterning) 공정을 통해 구현되는 고밀도집적 회로(LSI: Large Scale Integration)로서, 이들 반도체 제조공정은 크게 에피택시(epitaxy)공정, 박막증착공정, 확산/이온(ion)주입공정, 사진 노광공정(photo-lithography), 에칭공정(etching) 등으로 나열될 수 있다.A semiconductor device is a large scale integration (LSI) circuit which is realized through a plurality of deposition and patterning processes of a thin film on a wafer, which is a substrate. It may be listed as an epitaxy process, a thin film deposition process, a diffusion / ion implantation process, a photo-lithography, an etching process, and the like.

이 중 특히 박막증착공정은 반도체 소자의 각 구성요소를 위해 필연적으로 전제되어야 하므로, 반도체 소자의 전(全) 제조공정에 걸쳐 수 차례 반복되는 매우 중요한 공정인데, 이를 통해 구현되는 박막의 종류로는 게이트 산화막이나 필드 산화막에 주로 이용되는 산화막(SiO2), 도전층 간의 절연이나 확산/이온주입시의 마스크 또는 소자 보호층으로 사용되는 질화막(Si3N4), 금속을 대신하여 게이트 전극으로 이용되는 다결정실리콘막(poly-Si), 반도체 소자 내에서 구성요소 간의 연결이나 외부단자를 연결하는 전극역할의 금속막 등 크게 4 종류로 구분될 수 있다.Among them, the thin film deposition process is inevitably required for each component of the semiconductor device, and thus, a very important process is repeated several times throughout the entire manufacturing process of the semiconductor device. Oxide film (SiO 2 ) mainly used for gate oxide film and field oxide film, nitride film (Si 3 N 4 ) used as a mask or device protection layer for insulation or diffusion / ion implantation between conductive layers, and as a gate electrode instead of metal The polysilicon film (poly-Si), the metal film of the electrode role to connect the components or connect the external terminals in the semiconductor device can be largely classified into four types.

또한 이들 박막을 증착하는 방법으로는 통상 균일도(uniformity) 및 스텝 커버리지(step coverage)특성이 우수하며 생산성이 뛰어난 화학기상증착방법(CVD : Chemical Vapour Deposition)이 널리 사용되고 있는데, 이는 웨이퍼가 존재하는 반응영역 내로 다수의 반응기체를 동시에 주입함으로서 이들 기체들간에 발생되는 화학반응생성물을 웨이퍼 표면에 쌓아 증착하는 것이다.In addition, as a method of depositing these thin films, chemical vapor deposition (CVD), which is excellent in uniformity, step coverage and excellent productivity, is widely used. By simultaneously injecting multiple reactants into the zone, chemical reaction products generated between these gases are stacked and deposited on the wafer surface.

이들 박막증착공정은 통상 챔버(chamber)라 불리는 박막증착장치에서 진행되는데, 도 1은 이를 개략적으로 도시한 단면도이다.These thin film deposition processes are generally carried out in a thin film deposition apparatus called a chamber (chamber), Figure 1 is a schematic cross-sectional view.

챔버란 통상 그 내부에 밀폐된 반응영역(12)을 정의하는 밀폐된 반응용기로서, 외부의 기체물질이 유입되는 유입관(14)과, 내부의 기체물질을 배출하는 배출관(16) 및 이의 말단에 부설되는 펌프(P)를 포함하고, 특히 반응영역(12)으로는 웨이퍼(5)를 지지하는 웨이퍼 테이블, 일례로 서셉터(20)가 설치되어 있다. 이에 챔버(10) 내의 서셉터(20) 상면에 웨이퍼(5)가 안착된 후 챔버(10)가 밀폐되면 펌프(P) 및 배출관(16)을 통해 반응영역(12)을 적절하게 감압하고, 이어 유입관(14)을 통해 반응영역(12) 내로 유입된 기체물질의 화학반응을 유도하여 반응생성물을 웨이퍼(5) 표면에 쌓아 증착하게 된다.The chamber is a hermetically sealed reaction vessel defining a reaction zone 12 enclosed therein. The chamber is an inlet pipe 14 through which external gaseous material is introduced, a discharge pipe 16 through which gaseous material is discharged, and an end thereof. In the reaction region 12, a wafer table for supporting the wafer 5, for example, the susceptor 20 is provided. Accordingly, after the wafer 5 is seated on the upper surface of the susceptor 20 in the chamber 10 and the chamber 10 is sealed, the reaction region 12 is appropriately decompressed through the pump P and the discharge pipe 16. Subsequently, chemical reactions of gaseous substances introduced into the reaction zone 12 through the inlet pipe 14 are induced to deposit reaction products on the wafer 5 surface.

이때 특히 기체물질 간의 용이한 화학반응을 유도하기 위해 서셉터(20) 내에는 발열 가능한 히터(22)가 실장되는데, 이 히터(22)는 통상 전력에 의해 발열하는 저항가열방식을 사용함이 일반적이고, 이의 구동을 위해 챔버(10)는 전원전원공급장치(24)를 포함하고 있다.In this case, in order to induce an easy chemical reaction between gaseous substances, a heater 22 capable of generating heat is mounted in the susceptor 20. The heater 22 generally uses a resistance heating method that generates heat by electric power. In order to drive the chamber 10, the chamber 10 includes a power supply 24.

한편 챔버(10) 내에서 구현되는 박막의 종류에 따라 반응영역에는 700℃ 이상의 고온이 조성될 수 있는데, 이들 박막이 반도체 질화막(Si3N4) 또는 산화막(SiO2)인 경우에 반응영역으로 유입되는 제 1 가스(S1)로는 NH3, N2O, O2중적어도 하나 이상의 기체물질이, 제 2 가스(S2)로는 SiH4, Si2H6중 선택된 하나가 사용된다. 이 중 특히 NH3, N2O, O2등은 매우 안정한 상태를 유지하므로 이들 분자간의 결합을 끊기 위해서 700℃ 이상의 고온이 필요한 것이다.On the other hand, depending on the type of thin film implemented in the chamber 10, a high temperature of 700 ° C. or higher may be formed in the reaction region, and when the thin film is a semiconductor nitride film (Si 3 N 4 ) or an oxide film (SiO 2 ), At least one gaseous material among NH 3 , N 2 O, and O 2 may be used as the first gas S 1 introduced therein, and one selected from SiH 4 and Si 2 H 6 may be used as the second gas S 2 . In particular, since NH 3 , N 2 O, O 2, etc. maintain a very stable state, a high temperature of 700 ° C. or higher is required to break the bond between these molecules.

하지만 이러한 고온공정에서는 박막증착 대상물인 웨이퍼(5) 또한 장시간 고온에 노출되는 관계로 심각한 열충격을 받게 되는데, 이로 인해 기(旣) 증착된 박막 상태가 변형되거나, 이온불순물의 도핑상태가 틀려지는 등 여러 가지 문제가 발생하게 된다. 이와 더불어 고온공정을 위해서는 장치의 구성이 복잡해지는 단점과 함께 고온을 제어하기가 까다로워 원활한 박막증착공정을 기대하기 어려운 단점을 가지고 있어, 결국 완성된 반도체소자의 신뢰성을 크게 위협하는 요인이 되고 있다.However, in such a high temperature process, the wafer 5, which is a thin film deposition target, is also exposed to high temperature for a long time, and thus receives a severe thermal shock. As a result, the state of the previously deposited thin film is deformed, or the doping state of the ion impurity is changed. Various problems will arise. In addition, the high temperature process has a disadvantage in that the configuration of the device is complicated, and the high temperature control is difficult, so that it is difficult to expect a smooth thin film deposition process, which in turn causes a great threat to the reliability of the completed semiconductor device.

이에 전통적으로 박막증착의 공정온도를 저하시키려는 노력이 끊임없이 이어져 왔는데, 일례로 제 1 및/또는 제 2 가스(S1, S2)가 챔버(10)로 유입되기 전 플라즈마(plasma)로 여기시켜 반응영역(12)으로 유입하는 원거리 플라즈마(remote plasma)방법이 개발된 바 있다. 이를 위해 도 1의 A 및/또는 B 부분에 용량결합방식(Capacitively Coupled Plasma : CCP) 혹은 유도결합방식(Inductively Coupled Plasma : ICP)의 플라즈마 발생장치가 장착된다.In the past, efforts to lower the process temperature of thin film deposition have been continuously performed. For example, the first and / or second gases S 1 and S 2 are excited by plasma before being introduced into the chamber 10. A remote plasma method that flows into the reaction zone 12 has been developed. To this end, a plasma generating apparatus of capacitively coupled plasma (CCP) or inductively coupled plasma (ICP) is mounted on A and / or B of FIG. 1.

그러나 원거리 플라즈마를 사용하는 박막증착방법 또한 몇 가지 문제점을 나타내고 있는데, 이는 플라즈마 이온에 의한 웨이퍼(5)의 스퍼터링(sputtering) 현상 또는 플라즈마 차징손상(charging damage) 등이다.However, the thin film deposition method using the remote plasma also shows some problems, such as sputtering phenomenon or plasma charging damage of the wafer 5 by plasma ions.

부분적으로 전하를 가지는 이온의 형태를 띤 플라즈마는 제어하기 매우 어려운 특징을 가지고 있어, 플라즈마 이온이 웨이퍼(5)에 고속으로 충돌하는 스퍼터링 현상이 발생되면 웨이퍼(5)에 심각한 물리적 손상을 가하게 되고, 특히 반응영역(12) 내의 플라즈마 밀도가 불 균일하거나 과도하게 높을 경우 웨이퍼(5)에 기(旣) 증착된 실리콘 산화막(게이트 절연막)이 심하게 손상되는 플라즈마 차징손상(charging damage)등이 발생하게 되는 바, 이는 특히 반도체 소자의 집적도 증가에 따른 미세 패턴화 경향에 따라 더욱 심화되고 있는 실정이다.Plasma in the form of partially charged ions has very difficult characteristics to control, and sputtering phenomenon in which plasma ions collide with the wafer 5 at high speed causes severe physical damage to the wafer 5, In particular, if the plasma density in the reaction region 12 is uneven or excessively high, plasma charging damage or the like may occur, in which the silicon oxide film (gate insulating film) previously deposited on the wafer 5 is severely damaged. This is especially true as the patterning trend of the semiconductor device increases.

또한 기존의 챔버(10)에 원거리 플라즈마 발생장치가 별도로 추가 구비됨에 따라 장치의 구성비용이 상승하는 단점은 물론, 기체물질의 플라즈마로의 여기 및 유지를 위해서 챔버(10) 내로 유입되는 제 1 및/또는 제 2 가스(S1, S2)의 압력이 제한될 수밖에 없어 생산성이 저하되는 문제점을 가지고 있다.In addition, as the remote plasma generator is additionally provided in the existing chamber 10, the construction cost of the apparatus is increased, as well as the first and second flows into the chamber 10 for the excitation and maintenance of the gaseous material into the plasma. / Or the pressure of the second gas (S 1 , S 2 ) is bound to be limited, there is a problem that the productivity is lowered.

이외 도 1의 A 및/또는 B 영역에 히팅장치를 장착함으로서, 자신을 통과하는 가스를 고온으로 예열한 후 챔버(10)로 유입시키는 프리히팅(pre-heating) 방법도 소개된 바 있지만, 이 또한 기체물질의 챔버(10)로의 공급압력이 제한 될 수밖에 없어 생산성이 지대한 영향을 미치며, 장치의 구성을 위한 제조비용상승 및 일단 가열된 기체물질이 챔버(10)에 도달하기 전에 다시 식는 현상이 빈번하여 만족할만한 결과를 나타내지 못하고 있는 실정이다.In addition, by installing a heating device in the region A and / or B of Figure 1, a pre-heating method for preheating the gas passing through the high temperature and then introduced into the chamber 10 has been introduced, In addition, the supply pressure of the gaseous material to the chamber 10 is bounded to have a significant impact on productivity, and the increase in manufacturing cost for the construction of the device and the phenomenon that the heated gaseous material cools again before reaching the chamber 10 are caused. Frequently, the results are not satisfactory.

결국 반도체 소자의 제조를 위한 박막증착공정에 있어, 공정온도를 저하시키려는 노력은 끊임없이 이어져 왔고 이에 몇 가지 방안이 제시되기는 하였지만, 현재까지는 생산성이나 웨이퍼(5)에 가해지는 충격의 최소화 또는 저렴한 장치구성 비용 등을 만족시키는 방안은 개발되지 못한 실정이다.As a result, in the thin film deposition process for the manufacture of semiconductor devices, efforts to lower the process temperature have been continuously made and some methods have been proposed, but until now, minimizing productivity or impact on the wafer 5 or inexpensive device configuration The way to satisfy the cost, etc. has not been developed.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 웨이퍼에 가해지는 열충격을 최소화하면서 보다 개선된 박막의 구현이 가능하고, 특히 그 구성을 위한 장치의 비용이 저렴하면서도 생산성이 높은, 보다 개선된 박막증착용 챔버를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, it is possible to implement a more improved thin film while minimizing the thermal shock applied to the wafer, and in particular, the cost of the device for its configuration, while the productivity is more improved It is an object of the present invention to provide a thin film deposition chamber.

도 1은 일반적인 반도체 제조용 챔버의 개략단면도1 is a schematic cross-sectional view of a typical semiconductor manufacturing chamber.

도 2는 본 발명에 따른 반도체 제조용 챔버의 개략단면도2 is a schematic cross-sectional view of a chamber for manufacturing a semiconductor according to the present invention.

도 3a 내지 도 3b는 각각 본 발명의 일례에 따른 히팅부가 장착된 반도체 제조용 챔버의 내부사시도3A to 3B are respectively an internal perspective view of a chamber for manufacturing a semiconductor equipped with a heating unit according to an example of the present invention;

도 4는 본 발명에 따른 히팅부 만을 한정하여 도시한 사시도Figure 4 is a perspective view showing only the heating unit in accordance with the present invention

<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>

5 : 웨이퍼110 : 챔버5: wafer 110: chamber

112 : 반응영역116 : 배출관112: reaction zone 116: discharge pipe

120 : 서셉터150a : 히팅부120: susceptor 150a: heating unit

151a : 프레임152a : 히팅와이어151a: frame 152a: heating wire

본 발명은 상기와 같은 목적을 달성하기 위하여, 내부에 웨이퍼가 안착되는 밀폐된 반응영역을 정의하고, 외부로부터 상기 반응영역으로 다수의 기체물질을 공급하는 유입관을 포함하여, 상기 반응영역에서 발생되는 상기 다수의 기체물질의 화학반응생성물을 상기 웨이퍼 상에 박막으로 증착하는 반도체 제조용 챔버로서, 상기 유입관과 상기 웨이퍼 사이에 배열되는 적어도 하나 이상의 발열 가능한 히팅와이어를 포함하는 반도체 제조용 챔버를 제공한다. 이때 상기 적어도 하나 이상의 히팅와이어는 각각 1000 내지 2000℃ 이하의 온도로 발열하는 것을 특징으로 하며,상기 반도체 제조용 챔버는 내부에 히터가 실장된 상태로 상기 웨이퍼를 지지하도록 상기 반응영역 내에 설치되는 서셉터와; 상기 히터에 전력을 공급하는 전원공급장치를 더욱 포함하고, 상기 적어도 하나 이상의 히팅와이어는 상기 전원공급장치에 전기적으로 연결되는 금속재질로 이루어져 저항가열방식으로 발열하는 것을 특징으로 한다. 또한 상기 히팅와이어는 하나의 히팅와이어가 동일 평면상에서 서로 평행하도록 지그재그 반복되거나 또는 다수의 히팅와이어가 서로 종횡으로 교차하는 그물형상 중 선택된 하나인 것을 특징으로 한다. 또한 이때 상기 적어도 하나 이상의 히팅와이어가 각각 내부를 종단하여 끼워지도록 상기 웨이퍼 보다 큰 내경을 가지고, 상기 유입관과 상기 웨이퍼 사이에 고정되는 적어도 하나 이상의 링 형상의 프레임을 더욱 포함하며, 상기 히팅와이어는, 하나의 히팅와이어가 상기 적어도 하나 이상의 프레임 내로 동일 평면상에서 서로 평행하도록 지그재그 반복하여 고정되거나 또는 다수의 히팅와이어가 서로 종횡으로 교차하는 그물형상 중 선택된 하나인 것을 특징으로 하는 바, 이하 본 발명에 대한 올바른 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.In order to achieve the above object, the present invention defines an enclosed reaction region in which a wafer is seated therein, and includes an inlet tube for supplying a plurality of gaseous substances from the outside to the reaction region, and thus, generated in the reaction region. A chamber for manufacturing a semiconductor for depositing a plurality of chemical reaction products of the gaseous material on the wafer as a thin film, the semiconductor manufacturing chamber comprising at least one heating heating wire arranged between the inlet pipe and the wafer. . In this case, the at least one heating wire is characterized in that it generates heat at a temperature of 1000 to 2000 ℃ or less, respectively, the semiconductor manufacturing chamber is a susceptor is installed in the reaction region to support the wafer with a heater mounted therein Wow; Further comprising a power supply for supplying power to the heater, wherein the at least one heating wire is made of a metal material electrically connected to the power supply is characterized in that it generates heat in a resistance heating method. In addition, the heating wire is characterized in that one of the heating wire is zigzag repeated so that the parallel to each other on the same plane or a plurality of heating wires are selected from the cross-section crosswise longitudinally. In addition, the at least one heating wire has a larger inner diameter than the wafer so that each of the at least one heating wire is inserted into each other, and further comprises at least one ring-shaped frame fixed between the inlet pipe and the wafer, the heating wire is In the present invention, the heating wire is one selected from a mesh shape in which one heating wire is zigzag and repeatedly fixed to be parallel to each other on the same plane in the at least one frame, or a plurality of heating wires cross each other in a longitudinal direction. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Correct embodiments will now be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 히팅부(150)가 구비된 박막증착용 챔버(110)를 간략하게 도시한 개략단면도로서, 내부에 웨이퍼(5)가 안착되는 반응영역(112)을 정의하는 밀폐된 반응용기인 챔버(110)는 외부로부터 전달되는 기체물질을 반응영역(112)으로 공급하는 유입관(114)과, 내부의 기체물질을 배출하는 배출관(116) 및 이의 말단에 부설되는 펌프(P)를 포함하고, 특히 내부 반응영역에는 웨이퍼(5)를 지지하는 웨이퍼 테이블, 일례로 서셉터(120)가 설치된다. 이 서셉터(120) 내에는 발열 가능한 히터(122)가 실장되어 반응영역(112)으로 유입된 기체물질 간의 화학반응을 보조하는 것이 유리한데, 이 히터(122)는 일반적인 경우와 동일하게 전력에 의해 발열하는 저항가열방식이 사용될 수 있으며, 이를 위해 챔버(110)에 전원공급장치(124)가 포함될 수 있음은 일반적인 경우와 동양(同樣)이라 할 수 있을 것이다.FIG. 2 is a schematic cross-sectional view schematically illustrating a thin film deposition chamber 110 having a heating unit 150 according to the present invention, which is a sealed container defining a reaction region 112 in which a wafer 5 is seated therein. The chamber 110, which is a reaction container, has an inlet pipe 114 for supplying gaseous material transferred from the outside to the reaction zone 112, a discharge pipe 116 for discharging the gaseous material therein, and a pump installed at an end thereof. In particular, the internal reaction region is provided with a wafer table for supporting the wafer 5, for example, the susceptor 120. In the susceptor 120, a heat-generating heater 122 may be mounted to assist the chemical reaction between the gaseous substances introduced into the reaction region 112. A resistive heating method that generates heat may be used, and for this purpose, the power supply device 124 may be included in the chamber 110.

그러나 본 발명은 특히 챔버(110)의 반응영역(112) 내로 웨이퍼(5)와 유입관(114) 사이를 종단하는 히팅부(150)가 설치됨이 상이한 바, 이는 자신을 통과하는 기체물질을 가열함으로서 활성화 에너지를 낮추는 역할을 하고 있다. 이에 반응영역(112) 내의 기체물질에 주는 영향을 최소화하면서 효과적으로 가열될 수 있도록 도 3a 내지 도 3b에 도시한 바와 같이 웨이퍼(5)와 유입관(114) 사이에 설치되는 적어도 하나 이상의 히팅 와이어(152a 또는152b)를 포함하고 있다.However, according to the present invention, the heating unit 150 terminating between the wafer 5 and the inlet pipe 114 is installed in the reaction region 112 of the chamber 110, which heats the gaseous material passing therethrough. Thereby lowering the activation energy. Accordingly, at least one heating wire installed between the wafer 5 and the inlet pipe 114 as shown in FIGS. 3A to 3B so as to effectively heat while minimizing the influence on the gaseous material in the reaction region 112 ( 152a or 152b).

이때 도 3a는 본 발명에 따른 히팅부를 설명하기 위해 도 2의 일부 만을 한정하여 내부구조를 개략적으로 도시한 사시도이고, 도 3b는 본 발명에 따른 히팅부의 다른 변형예를 채택한 챔버 내부구조의 개략사시도인 바, 이들을 편의상 제 1 및 제 2 히팅부(150a, 150b)로 구분하지만 실질적으로 는 동일한 구성을 가지고 있다. 이들 제 1 히팅부(150a) 또는 제 2 히팅부(150b)는 각각 반응영역(112) 내로 웨이퍼(5)와 유입관(114) 사이에 설치되는 적어도 하나 이상의 제 1 히팅와이어(152a)와 제 1 프레임(151a) 및 제 2 히팅와이어(152b)와 제 2 프레임(151b)을 포함하고 있는데, 제 1 프레임(151a)과 제 2 프레임(151b)은 각각 제 1 또는 제 2 히팅와이어(152a 또는 152b)를 고정하기 위한 것으로, 바람직하게는 웨이퍼(5) 보다 큰 직경을 가지는 원형 링 형상을 가지고 있다. 따라서 유입관(114)을 통해 반응영역(112)으로 유입된 기체물질은 제 1 또는 제 2 프레임(151a 또는 151b)을 관통하게 되는데, 이들 프레임(151a, 151b)은 각각 후술하는 본 발명에 따른 제 1 또는 제 2 히팅와이어(152a 또는 152b)를 유입관(114)과 웨이퍼(5) 사이에 고정되도록 지지하는 역할 외 다른 기능은 가지지 못하는 것으로, 이의 형상은 목적에 따라 도 3a와 같이 챔버(112) 측벽 일부를 이루는 것도 가능하고 또는 도 3b와 같이 저면으로 돌출된 다수의 지지대를 포함하여 서셉터(120) 상에 안착될 수도 있다. 그 외 얼마든지 변형될 수 있음은 이하의 설명을 통해 당업자에게 자명해 질 것이다.At this time, Figure 3a is a perspective view schematically showing the internal structure by limiting only a part of Figure 2 to explain the heating unit according to the present invention, Figure 3b is a schematic perspective view of a chamber internal structure adopting another modification of the heating unit according to the present invention In bar, these are divided into first and second heating parts 150a and 150b for convenience, but have substantially the same configuration. Each of the first heating part 150a or the second heating part 150b includes at least one first heating wire 152a and a first heating wire 152a installed between the wafer 5 and the inlet pipe 114 into the reaction region 112, respectively. And a first frame 151a, a second heating wire 152b, and a second frame 151b, wherein the first frame 151a and the second frame 151b are respectively the first or second heating wire 152a or 152b), and preferably has a circular ring shape having a diameter larger than that of the wafer 5. Therefore, the gaseous material introduced into the reaction zone 112 through the inlet pipe 114 passes through the first or second frame 151a or 151b, and these frames 151a and 151b are respectively described in accordance with the present invention. The first or second heating wire 152a or 152b does not have any function other than the role of being fixed to be fixed between the inlet pipe 114 and the wafer 5, the shape of which is according to the purpose as shown in FIG. 112) It is also possible to form part of the sidewall, or may be mounted on the susceptor 120, including a plurality of supports protruding to the bottom as shown in FIG. Any other modifications will be apparent to those skilled in the art through the following description.

본 발명에 따른 히팅부의 핵심적인 요소는 웨이퍼(5)와 유입관(114) 사이에 배열되는 적어도 하나 이상의 제 1 및 제 2 히팅와이어(152a, 152b)로서, 이하 도면부호152를 부여하여 함께 설명한다.The essential elements of the heating unit according to the present invention are at least one or more first and second heating wires 152a and 152b arranged between the wafer 5 and the inlet pipe 114, which will be described together with the reference numeral 152. do.

이 히팅와이어(152)는 구리나 텅스텐 또는 백금 등의 금속재질로 이루어져 전력이 공급되면 1000 내지 2000℃ 이하의 온도로 발열하는 저항가열방식인 것을 특징으로 하는 바, 이 히팅와이어(152)에 전력을 공급하는 부분은 전술한 도 2의 서셉터(120) 내에 실장된 히터(122)의 구동을 위한 전원공급장치(124)가 사용될 수 있을 것이다. 또한 이들 적어도 하나 이상의 히팅와이어(152)는 특히 기체물질과의 접촉면적을 최대한 확대하기 위해 도 3a 또는 도 3b와 같이 각각의 프레임(151a, 151b)을 따라 동일평면 상에서 서로 평행하도록 지그재그로 감아 구현할 수 있고, 이와 달리 다수를 구비하여 종횡으로 교차시켜 그물형상을 구현하는 것 또한 가능할 것이다.The heating wire 152 is made of a metallic material such as copper, tungsten, or platinum, when the power is supplied, characterized in that the resistance heating method that generates heat at a temperature of 1000 to 2000 ℃ or less, the power to the heating wire 152 The power supply unit 124 for driving the heater 122 mounted in the susceptor 120 of FIG. 2 may be used. In addition, at least one of the heating wires 152 may be zigzagly wound to be parallel to each other on the same plane along each of the frames 151a and 151b, as shown in FIG. 3A or 3B, in order to maximize the contact area with the gaseous material. Alternatively, it may also be possible to have a plurality to cross the length and breadth to implement the net shape.

결국, 본 발명에 따른 히팅와이어(152)는 챔버(110) 반응영역(112) 내에서 웨이퍼(5)를 향해 흐르는 반응기체 물질을 가열할 수 있도록 유입관(114)과 웨이퍼(5) 사이에 설치되는 것으로, 이 목적을 달성하는 한 그 배열구조 또한 얼마든지 변형이 가능하고, 특히 필요에 따라 복층으로 중첩 배열되거나 또는 기타 다른 방법이 고려될 수도 있는 것이다.As a result, the heating wire 152 according to the present invention is disposed between the inlet pipe 114 and the wafer 5 to heat the reactant material flowing toward the wafer 5 in the reaction region 112 of the chamber 110. As long as this object is achieved, the arrangement may also be modified as much as possible, and in particular, if necessary, it may be arranged in multiple layers or other methods may be considered.

이상에서 설명한 본 발명에 따른 히팅부(150)를 포함하는 챔버(110)는 특히 원자층증착방법에 적용될 경우 더욱 탁월한 효과를 가질 수 있는데, 이에 대해 간단히 설명한다.The chamber 110 including the heating unit 150 according to the present invention described above may have a more excellent effect, especially when applied to the atomic layer deposition method, it will be briefly described.

원자층증착방법은 통상 에이엘디(ALD : Atomic Layer Deposition)라 약칭되기도 하는데, 균일도(uniformity) 및 스텝커버리지(step coverage) 특성이 매우 뛰어나고 높은 순도의 박막을 구현할 수 있어 최근 각광받고 있는 박막증착방법의 하나이다.Atomic layer deposition is commonly abbreviated as Atomic Layer Deposition (ALD), which is very popular in recent years because it has excellent uniformity and step coverage characteristics and can realize high purity thin films. Is one of.

이는 둘 이상의 기체물질 간에 화학반응을 이용한다는 점에서 화학기상증착방법의 일종으로 분류될 수 있지만, 통상의 화학기상증착방법이 웨이퍼가 존재하는 반응영역 내로 다수의 반응가스를 동시에 유입시켜 이의 반응생성물을 웨이퍼 상방에서 표면으로 쌓여 증착시키는 것과는 달리 반응가스 간의 화학반응을 웨이퍼 표면에서만 한정시킨다는 점에서 상이하다.This may be classified as a chemical vapor deposition method in that a chemical reaction is used between two or more gaseous substances, but a conventional chemical vapor deposition method simultaneously introduces a plurality of reaction gases into a reaction zone in which a wafer is present, thereby reacting products thereof. Is deposited on the surface from above the wafer and is deposited in that the chemical reaction between the reaction gases is limited only on the wafer surface.

이에 다수의 반응가스를 각각 순차적으로 반응영역으로 유입함과 동시에 각각의 반응가스 유입단계 전 후로 반응영역 내의 잔류물질을 제거하는 퍼지(purge)공정을 필수적으로 진행하게 되는데, 원자층증착방법으로 A+B의 화합물 박막을 증착하는 경우를 설명하면, 먼저 대상물인 웨이퍼가 존재하는 반응영역 내로 A를 포함하는 제 1 반응가스를 유입함으로써 웨이퍼 표면에 A 물질을 흡착되도록 하는 제 1 서브(sub) 단계가 진행된다.Accordingly, a plurality of reaction gases are sequentially introduced into the reaction zones, and at the same time, a purge process for removing residual substances in the reaction zones before and after each reaction gas introduction step is essentially performed. In the case of depositing a + B compound thin film, a first sub-step of adsorbing A material on the surface of a wafer by first introducing a first reaction gas containing A into a reaction region in which a target wafer exists is described. Proceeds.

이어 웨이퍼 표면에 흡착된 A 물질 흡착층을 제외한 잔류물질을 모두 제거하는 제 1 퍼지(purge) 공정이 제 2 서브단계로 진행되고, 이후 B를 포함하는 제 2 반응가스를 반응영역 내로 유입시키는 제 3 서브단계가 진행된다. 이때 웨이퍼 상면에는 A 물질의 흡착층이 존재하고 있으므로 반응영역 내로 유입된 제 2 반응가스에 포함된 B 물질의 일부는 이들 A 물질 흡착층과 웨이퍼 표면에서 반응하여 A+B의 화합물 박막을 구성하게 되고, 최종적으로 챔버 내부에 존재하는 기체물질을 모두 제거하는 제 2 퍼지공정이 제 4 서브단계로 진행되는 것이다.Subsequently, a first purge process of removing all the remaining materials except the A material adsorption layer adsorbed on the wafer surface proceeds to a second sub-step, and then a second reaction gas containing B is introduced into the reaction zone. Three substeps are performed. At this time, since the adsorption layer of the A material exists on the upper surface of the wafer, a part of the B material included in the second reaction gas introduced into the reaction zone reacts with the A material adsorption layer on the wafer surface to form a thin film of A + B compound. Finally, a second purge process for removing all the gaseous substances present in the chamber is performed in a fourth sub-step.

전술한 제 1 내지 제 4 서브단계를 순서대로 1 회 진행할 경우 웨이퍼의 표면에는 A+B 화합물의 매우 얇은 두께의 박막이 증착되고, 원하는 두께의 박막이 구현될 때까지 전술한 제 1 내지 제 4 서브단계로 정의되는 박막증착주기를 순차적으로 수십 회 내지 수백 회 반복함으로써 공정을 완료하게 된다.When the above-described first to fourth sub-steps are performed once in order, a thin film of very thin thickness of A + B compound is deposited on the surface of the wafer, and the above-described first to fourth until the thin film of the desired thickness is realized. The process is completed by repeatedly repeating the thin film deposition cycle defined by the sub-steps several tens to several hundred times.

따라서 원자층증착방법을 사용할 경우 우수한 박막을 구현할 수 있는 장점이 있는 반면 일반적인 화학기상증착 방법에 비해 생산성이 저하되는 것을 피할 수 없는 바, 챔버 내로 유입되는 기체물질의 압력이 제한될 수 밖에 없는 리모트 플라즈마 또는 프리히팅 방법은 사용되기 어렵지만, 본 발명에 따른 히팅부는 챔버 내에 다수의 히팅와이어를 배열한 후 이 사이로 기체물질을 통과시키게 되므로 반응기체의 유입압력이 제한되지 않는 장점을 가지고 있다.Therefore, when using the atomic layer deposition method, there is an advantage in that an excellent thin film can be realized, but productivity is inevitably reduced compared to the general chemical vapor deposition method, and the pressure of the gaseous material flowing into the chamber can be limited. Plasma or preheating method is difficult to use, but the heating unit according to the present invention has the advantage that the inlet pressure of the reactant is not limited because the gas is passed through the arrangement of a plurality of heating wires in the chamber.

이하 도 2 및 도 3a 내지 도 3b를 참조하여 본 발명에 따른 히팅부가 장착된 챔버를 통해 이상에서 설명한 원자층증착방법으로 반도체 질화막(Si3N4) 또는 산화막(SiO2)을 구현하는 방법을 설명한다.Hereinafter, a method of implementing a semiconductor nitride film (Si 3 N 4 ) or an oxide film (SiO 2 ) by the atomic layer deposition method described above through a chamber equipped with a heating unit according to the present invention with reference to FIGS. 2 and 3A to 3B. Explain.

이 경우 챔버(110)로 유입되는 제 1 가스(S1)로는 NH3, N2O, O2중적어도 하나 이상의 기체물질이, 제 2 가스(S2)로는 SiH4, Si2H6중 선택된 하나가 각각 사용되는데, 최초 본 발명에 따른 히팅부(150)가 장착된 챔버(110) 내로 웨이퍼(5)가 로딩(loading)되어 서셉터(120) 상에 안착된 후 챔버(110)가 밀폐되면, 이어 배출관(116) 및 이의 말단에 부설된 펌프(P)를 통해 반응영역(112)을 감압하게 된다.In this case, at least one gaseous material among NH 3 , N 2 O, and O 2 may be used as the first gas S 1 flowing into the chamber 110, and SiH 4 and Si 2 H 6 may be used as the second gas S 2 . Each selected one is used. First, after the wafer 5 is loaded and seated on the susceptor 120, the chamber 110 is loaded into the chamber 110 in which the heating unit 150 is mounted. When closed, the reaction zone 112 is decompressed through the discharge pipe 116 and the pump P installed at the end thereof.

이와 동시에 서셉터(120) 내에 실장된 히터(122)와 본 발명에 따른 히팅부(150)에 포함된 다수의 히팅와이어(152)가 각각 전기 발열하게 되는데, 이들은 하나의 전원공급장치(124)를 공유하여 가열될 수 있음은 전술한 바 있다. 이후 유입관(114)을 통해 제 1 가스(S1)인 NH3, N2O, O2중적어도 하나 이상의 기체물질이 반응영역(112)으로 유입되고, 이들은 본 발명에 따른 다수의 히팅와이어(152)를 통과하면서 가열되어 일부 열분해 된다.At the same time, the heater 122 mounted in the susceptor 120 and the plurality of heating wires 152 included in the heating unit 150 according to the present invention are each electrically heated, and these are one power supply device 124. It can be heated to share the above has been described above. Thereafter, at least one gaseous substance of NH 3 , N 2 O, O 2 , which is the first gas S 1 , is introduced into the reaction zone 112 through the inlet pipe 114. It is heated while passing through 152 and partially pyrolyzed.

도 4는 이 단계에 있어 NH3가스가 본 발명에 따른 다수의 히팅와이어를 통과하면서 열분해되는 것을 도시한 것으로, 1000 내지 2000℃ 이하의 온도로 발열하는 히팅와이어에 의해 NH2+, H+, NH 등의 라디칼 형태로 활성화되어 웨이퍼(5)로 흐르게 된다. 이때 또한 서셉터(120) 상의 히터(122)도 발열하여 웨이퍼(5)를 가열하므로, NH3기체는 또 다시 웨이퍼(5) 표면에서 라디칼로 분해되고, 이는 본 발명에 따른 히팅부(150)가 열분해한 라디칼과 함께 웨이퍼(5) 표면에 흡착된다.Figure 4 shows that NH 3 gas is pyrolyzed while passing through a plurality of heating wires according to the present invention in this step, NH 2 + , H + , by the heating wire to heat to a temperature of 1000 to 2000 ℃ or less; It is activated in the form of a radical such as NH and flows to the wafer 5. At this time, since the heater 122 on the susceptor 120 also heats the wafer 5, the NH 3 gas is further decomposed into radicals on the surface of the wafer 5, which is the heating part 150 according to the present invention. Is adsorbed on the surface of the wafer 5 together with the pyrolyzed radicals.

이어 제 2 서브 단계로서 제 1 퍼지 공정이 진행되는 바, 이는 Ar 등의 불활성 퍼지가스(P1)를 반응영역(112)으로 주입하면서 펌프(P)를 구동함으로서 가능하게 된다. 이에 챔버(110) 내에는 웨이퍼(5) 상에 흡착된 라디칼 형태의 제 1 가스(S1) 성분을 제외한 잔류물질이 제거되고, 이후 SiH4, Si2H6중 선택된 하나의 제 2 가스(S2)가 챔버(110)로 유입되는 제 3 서브단계가 진행된다.이때 이들 제 2 가스(S2) 또한 본 발명에 따른 다수의 히팅와이어(152)를 통과하면서 활성화 에너지가 낮은 라디칼 형태로 분해된 후, 웨이퍼(5) 표면에서 제 1 가스(S1)의 라디칼 성분과 반응하여 반도체 질화막(Si3N4) 또는 산화막(SiO2)의 얇은 박막을 구현하게 된다.Subsequently, a first purge process proceeds as a second sub-step, which is made possible by driving the pump P while injecting an inert purge gas P 1 such as Ar into the reaction region 112. Accordingly, the residual material except for the first gas (S 1 ) component of the radical form adsorbed on the wafer 5 is removed in the chamber 110, and then a second gas selected from SiH 4 and Si 2 H 6 ( A third sub-step, in which S 2 ) enters the chamber 110, proceeds. At this time, the second gas S 2 also passes through a plurality of heating wires 152 according to the present invention, in the form of radicals having low activation energy. After decomposition, the thin film of the semiconductor nitride film Si 3 N 4 or the oxide film SiO 2 is formed by reacting with the radical component of the first gas S 1 on the surface of the wafer 5.

이후 최종적으로 반도체 질화막(Si3N4) 또는 산화막(SiO2)의 얇은 박막을 제외한 챔버(110) 내의 모든 잔류가스를 제거하는 제 4 서브단계가 진행되는데, 이는 전술한 제 2 서브단계와 동일하게 챔버 내로 Ar 등의 불활성 퍼지가스(P2)를 유입함으로서 가능하게 되는 바, 전술한 제 1 내지 제 4 서브단계로 정의되는 박막증착주기를 순차적으로 수십 회 내지 수백 회 반복함으로써 웨이퍼 상에 목적하는 두께의반도체 질화막(Si3N4) 또는 산화막(SiO2)이 구현되는 것이다.Subsequently, a fourth substep of removing all residual gases in the chamber 110 except for a thin film of the semiconductor nitride film Si 3 N 4 or the oxide film SiO 2 is performed, which is the same as the above-described second sub-step. It is possible by introducing an inert purge gas (P 2 ) such as Ar into the chamber. The thin film deposition cycle defined in the above-described first to fourth sub-steps is repeatedly performed several tens to hundreds of times. The semiconductor nitride film (Si 3 N 4 ) or the oxide film (SiO 2 ) of the thickness is implemented.

이때 특히 본 발명에 따른 히팅와이어(150)에 공급되는 전력을 적절하게 온/오프(on/off) 함에 따라 필요에 따라 더욱 개선된 효과를 기대할 수 있음은 이상의 설명을 통해 쉽게 이해될 수 있을 것이다.In this case, it can be easily understood through the above description that a more improved effect can be expected as needed by properly turning on / off the power supplied to the heating wire 150 according to the present invention. .

본 발명은 반응영역 내로 유입관과 웨이퍼 사이에 배열되는 적어도 하나 이상의 발열 가능한 히팅와이어를 포함하는 반도체 제조용 챔버를 제공함으로, 웨이퍼에 가해지는 열적 충격을 최소화하면서 보다 개선된 박막의 구현이 가능한 장점을 가지고 있다. 특히 본 발명은 그 구성이 비교적 단순하지만 이를 통해 얻을 수 있는 장점은 매우 크다 할 수 있는데, 이때 본 발명에 따른 히팅와이어로 저항가열방식으로 발열하는 금속재질을 사용함에 따라 일반적인 반도체 제조용 챔버에 포함된 서셉터 내에 실장되는 히터의 전원공급장치를 공유할 수 있어 저렴한 비용으로 구축이 가능한 장점을 가지고 있다.The present invention provides a chamber for manufacturing a semiconductor including at least one heat generating heating wire arranged between an inlet tube and a wafer into a reaction zone, thereby minimizing thermal shock applied to a wafer, thereby enabling an improved thin film. Have. In particular, the present invention is relatively simple in configuration, but the advantages obtained through this may be very large. In this case, as a heating wire according to the present invention uses a metal material that generates heat in a resistance heating method, it is included in a general semiconductor manufacturing chamber. Since the power supply of the heater mounted in the susceptor can be shared, it can be constructed at low cost.

특히 본 발명은 원자층증착방법에 적용될 경우 그 효과가 더욱 큰데, 일반적인 원자층증착방법은 화학기상증착방법에 비해 저온에서 공정이 진행됨에 따라 막질이 다소 불량해질 가능성과 공정속도가 느린 단점을 가지고 있다. 그러나 본 발명에 따른 히팅부가 포함된 반도체 제조용 챔버를 사용할 경우 웨이퍼의 온도를 종전대로 유지하면서도 특히 반응영역 내로 활성화된 반응기체의 라디칼의 비율을 대폭 증가할 수 있는 잇점을 가지는 바, 보다 높은 생산성은 물론 우수한 박막을 구현할 수 있는 장점을 가지고 있다.In particular, the present invention has a greater effect when applied to the atomic layer deposition method, the general atomic layer deposition method has the disadvantage that the film quality is somewhat poor as the process proceeds at a low temperature compared to the chemical vapor deposition method and the process speed is slow have. However, the use of the semiconductor manufacturing chamber including the heating unit according to the present invention has the advantage that can significantly increase the ratio of the radicals of the activated reactor in the reaction zone, while maintaining the temperature of the wafer as before, higher productivity is Of course, it has the advantage of realizing an excellent thin film.

이에 본 발명의 주된 적용은 원자층증착방법을 위한 반도체 제조용 챔버가 될 수 있을 것이다.Therefore, the main application of the present invention may be a chamber for manufacturing a semiconductor for an atomic layer deposition method.

Claims (6)

내부에 웨이퍼가 안착되는 밀폐된 반응영역을 정의하고, 외부로부터 상기 반응영역으로 다수의 기체물질을 공급하는 유입관을 포함하여, 상기 반응영역에서 발생되는 상기 다수의 기체물질의 화학반응생성물을 상기 웨이퍼 상에 박막으로 증착하는 반도체 제조용 챔버로서,Defining an enclosed reaction zone in which a wafer is seated therein, and including an inlet pipe for supplying a plurality of gaseous materials from the outside to the reaction zone, wherein the chemical reaction products of the plurality of gaseous substances generated in the reaction zone are A chamber for manufacturing a semiconductor deposited on a wafer as a thin film, 상기 유입관과 상기 웨이퍼 사이에 배열되는 적어도 하나 이상의 발열 가능한 히팅와이어At least one heating heating wire arranged between the inlet pipe and the wafer 를 포함하는 반도체 제조용 챔버Chamber for manufacturing a semiconductor comprising a 청구항 1에 있어서,The method according to claim 1, 상기 적어도 하나 이상의 히팅와이어는 각각 1000 내지 2000℃ 이하의 온도로 발열하는 반도체 제조용 챔버The at least one heating wire is a semiconductor manufacturing chamber that generates heat at a temperature of 1000 to 2000 ℃ or less, respectively 청구항 1 또는 2항 중 어느 하나의 항에 있어서,The method according to claim 1 or 2, 상기 반도체 제조용 챔버는 내부에 히터가 실장된 상태로 상기 웨이퍼를 지지하도록 상기 반응영역 내에 설치되는 서셉터와;The semiconductor manufacturing chamber includes: a susceptor installed in the reaction region to support the wafer with a heater mounted therein; 상기 히터에 전력을 공급하는 전원공급장치를 더욱 포함하고,Further comprising a power supply for supplying power to the heater, 상기 적어도 하나 이상의 히팅와이어는 상기 전원공급장치에 전기적으로 연결되는 금속재질로 이루어져 저항가열방식으로 발열하는 반도체 제조용 챔버The at least one heating wire is made of a metal material electrically connected to the power supply device semiconductor manufacturing chamber for generating heat in a resistance heating method 청구항 3에 있어서,The method according to claim 3, 상기 히팅와이어는 하나의 히팅와이어가 동일 평면상에서 서로 평행하도록 지그재그 반복되거나 또는 다수의 히팅와이어가 서로 종횡으로 교차하는 그물형상 중 선택된 하나인 반도체 제조용 챔버The heating wire is a chamber for manufacturing a semiconductor, wherein one heating wire is zigzag-repetitively repeated so as to be parallel to each other on the same plane, or a plurality of heating wires are selected from each other in a mesh shape that crosses each other in a longitudinal direction. 청구항 3항에 있어서,The method according to claim 3, 상기 적어도 하나 이상의 히팅와이어가 각각 내부를 종단하여 끼워지도록 상기 웨이퍼 보다 큰 내경을 가지고, 상기 유입관과 상기 웨이퍼 사이에 고정되는 적어도 하나 이상의 링 형상의 프레임At least one ring-shaped frame having an inner diameter larger than that of the wafer such that the at least one heating wire is terminated and fitted inside the at least one heating wire, and is fixed between the inlet pipe and the wafer 을 더욱 포함하는 반도체 제조용 챔버Chamber for manufacturing a semiconductor further comprising 청구항 5에 있어서,The method according to claim 5, 상기 히팅와이어는, 하나의 히팅와이어가 상기 적어도 하나 이상의 프레임 내로 동일 평면상에서 서로 평행하도록 지그재그 반복하여 고정되거나 또는 다수의히팅와이어가 서로 종횡으로 교차하는 그물형상 중 선택된 하나인 반도체 제조용 챔버The heating wire is a chamber for manufacturing a semiconductor, wherein one heating wire is zigzag-fixed repeatedly so as to be parallel to each other on the same plane into the at least one frame or a mesh shape in which a plurality of heating wires cross each other longitudinally and horizontally.
KR1020020019272A 2002-04-09 2002-04-09 chamber for semiconductor device manufacturing KR20030080574A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020019272A KR20030080574A (en) 2002-04-09 2002-04-09 chamber for semiconductor device manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020019272A KR20030080574A (en) 2002-04-09 2002-04-09 chamber for semiconductor device manufacturing

Publications (1)

Publication Number Publication Date
KR20030080574A true KR20030080574A (en) 2003-10-17

Family

ID=32378314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020019272A KR20030080574A (en) 2002-04-09 2002-04-09 chamber for semiconductor device manufacturing

Country Status (1)

Country Link
KR (1) KR20030080574A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102298163B1 (en) 2020-06-10 2021-09-07 (주)티티에스 Suscepteor and welding method therof
KR20220008403A (en) 2020-07-13 2022-01-21 (주)티티에스 Suscepteor for temperature compensating

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232371A (en) * 1989-03-03 1990-09-14 Nec Corp Thin-film forming device
JPH0570958A (en) * 1991-09-17 1993-03-23 Sumitomo Heavy Ind Ltd High-frequency plasma cvd device
JPH10251856A (en) * 1997-03-11 1998-09-22 Mitsubishi Heavy Ind Ltd Method for deposition of amorphous silicon film and plasma enhanced cvd system
JPH11315379A (en) * 1998-04-30 1999-11-16 Nissin Electric Co Ltd Thin film forming device
JP2000182970A (en) * 1998-12-17 2000-06-30 Mitsubishi Heavy Ind Ltd Plasma cvd device
JP2002093713A (en) * 2000-09-11 2002-03-29 Hitachi Kokusai Electric Inc Semiconductor-manufacturing apparatus and manufacturing method of semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232371A (en) * 1989-03-03 1990-09-14 Nec Corp Thin-film forming device
JPH0570958A (en) * 1991-09-17 1993-03-23 Sumitomo Heavy Ind Ltd High-frequency plasma cvd device
JPH10251856A (en) * 1997-03-11 1998-09-22 Mitsubishi Heavy Ind Ltd Method for deposition of amorphous silicon film and plasma enhanced cvd system
JPH11315379A (en) * 1998-04-30 1999-11-16 Nissin Electric Co Ltd Thin film forming device
JP2000182970A (en) * 1998-12-17 2000-06-30 Mitsubishi Heavy Ind Ltd Plasma cvd device
JP2002093713A (en) * 2000-09-11 2002-03-29 Hitachi Kokusai Electric Inc Semiconductor-manufacturing apparatus and manufacturing method of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102298163B1 (en) 2020-06-10 2021-09-07 (주)티티에스 Suscepteor and welding method therof
KR20220008403A (en) 2020-07-13 2022-01-21 (주)티티에스 Suscepteor for temperature compensating

Similar Documents

Publication Publication Date Title
JP2020136677A (en) Periodic accumulation method for filing concave part formed inside front surface of base material, and device
US10930472B2 (en) Methods for forming a metal silicide interconnection nanowire structure
US7067439B2 (en) ALD metal oxide deposition process using direct oxidation
US8168269B2 (en) Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
KR100841866B1 (en) Production method for semiconductor device and substrate processing device
US8967082B2 (en) Plasma processing apparatus and gas supply device for plasma processing apparatus
JP3529989B2 (en) Film forming method and semiconductor device manufacturing method
JP4820864B2 (en) Plasma atomic layer growth method and apparatus
US20060231017A1 (en) Atomic layer deposition methods and chemical vapor deposition methods
JP4426642B2 (en) Atomic layer growth apparatus and atomic layer growth method
KR20100132779A (en) Method for manufacturing thin film and apparatus for the same
JP2006188729A (en) Substrate treatment apparatus
US8297224B2 (en) Substrate processing apparatus
JP2004538374A (en) Atomic layer deposition reactor
US7442615B2 (en) Semiconductor processing system and method
US6167837B1 (en) Apparatus and method for plasma enhanced chemical vapor deposition (PECVD) in a single wafer reactor
TWI407509B (en) Vertical plasma processing apparatus and method for using same
JPH05217922A (en) Precipitation method of layer from vapor phase by means of plasma
US7867905B2 (en) System and method for semiconductor processing
KR20180014656A (en) Substrate processing apparatus and substrate processing method
US20140080317A1 (en) Mehod of manufacturing a semiconductor device and substrate processing apparatus
JP6937806B2 (en) Substrate processing equipment and semiconductor manufacturing method
JPH1154441A (en) Catalytic chemical evaporation device
KR20030080574A (en) chamber for semiconductor device manufacturing
KR20090087190A (en) Equipment for manufacturing semiconductor device and semiconductor device manufacturing methode used the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application