KR20030079278A

KR20030079278A - Ｃｓｉｘ－ｌ１ 인터페이스를 지원하는 패킷 프로세서

Info

Publication number: KR20030079278A
Application number: KR1020020018219A
Authority: KR
Inventors: 윤빈영; 김봉완; 이형섭; 이형호; 이민형; 임종윤
Original assignee: 한국전자통신연구원
Priority date: 2002-04-03
Filing date: 2002-04-03
Publication date: 2003-10-10
Also published as: KR100441882B1

Abstract

본 발명은 CSIX-L1인터페이스를 지원하는 패킷 프로세서에 관한 것으로, 상기 패킷 프로세서는, 패킷을 추출하는 물리 링크 정합부, 및 스위치 패브릭을 구비한 라우터에 있어서: 상기 패킷의 종류 식별 및 출력 포트의 결정을 수행하고, 상기 물리 링크 정합부와의 인터페이스를 수행하는 룩업 프로세서; 및 상기 스위치 패브릭과의 인터페이스를 수행하고, 상기 각각의 출력 포트별로 트래픽을 관리하는 트래픽 프로세서를 포함한다.

Description

ＣＳＩＸ－Ｌ１ 인터페이스를 지원하는 패킷 프로세서{Packet processor supporting CSIX-L1 interface}

본 발명은 네트워크 시스템에 관한 것으로, 특히 CSIX-L1 인터페이스를 지원하는 패킷 프로세서에 관한 것이다.

인터넷 수요의 증가로 인하여 고속으로 패킷을 처리할 수 있는 고성능 라우터의 출현이 요구되고 있다. 하드웨어 측면에서 볼 때 고성능 라우터가 갖추어야 될 주요 요구 사항으로는 대규모 용량의 스위치 패브릭과 기가급 이상의 가입자 링크 처리 능력이다. 특히 사용자들의 다양한 요구사항의 증가로 인하여 더욱 더 복잡하고 구현이 까다로운 가입자 정합 장치가 요구되고 있다. 이러한 가입자 정합 장치에서 가장 핵심적인 기능을 수행하는 것이 패킷 프로세서이다. 패킷 프로세서는 라우터의 가입자 정합 장치에 위치하여, 사용자의 요구 사항에 따른 패킷의 처리를 수행한다. 현재 패킷 프로세서는 과거처럼 단순히 레이어 3 계층 처리에서 벗어나, 레이어 2 부터 레이어 7 계층에 이르는 광범위한 계층 처리를 요구받고 있다.

지금까지 라우터 시스템의 패킷 프로세서와 스위치 패브릭 사이의 인터페이스는 각 회사별로 독자적인 방법에 의하여 구현되어 왔다. 그러나, 이것은 타 사 제품과의 연동을 불가능하게 만들뿐 아니라, 각 개발 회사들이 스위치 패브릭과 패킷 프로세서를 모두 만들어야 하는 경제적인 부담을 안겨 주었다. 근래 들어서는 이러한 문제를 해결하기 위해 트래픽 매니저와 스위치 패브릭 사이의 표준 인터페이스 규격으로 CSIX-L1(Common Switch Interface Specification-Level 1)이 권고되고 있다. 패킷 프로세서는 패킷을 목적지로 전달하기 위해 패킷의 어드레스 룩업기능과 트래픽 처리 기능을 필요로 하는데, 특히 CSIX-L1 인터페이스가 적용되기 위해서는 패킷 프로세서의 효율적인 기능 구성이 더욱 요구된다.

본 발명이 이루고자 하는 기술적 과제는, 타 사에서 제작된 스위치 패브릭과 호환될 수 있도록 CSIX-L1 인터페이스를 지원하는 고성능 패킷 프로세서를 제공하는데 있다.

도 1은 고속 패킷 프로세서가 구비된, 본 발명의 바람직한 실시예에 따른 고속 라우터의 개략적인 구조를 보여주는 블록도이다.

도 2는 본 발명의 바람직한 실시예에 따른 패킷 프로세서의 구성을 보여주는 블록도이다.

도 3은 도 2에 도시된 룩업 프로세서에서 수행되는 패킷 검색 및 패킷 테이블 갱신 절차를 보여주는 블록도이다.

도 4는 도 2에 도시된 트래픽 프로세서의 상세 구성을 보여주는 블록도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

100 : 가입자 정합 장치200 : 물리 링크 정합부

300 : 패킷 처리부320 : 룩업 프로세서

340 : 트래픽 프로세서342 : 입력 트래픽 프로세서

344 : 출력 트래픽 프로세서400 : 직/병렬 변환부

500 : 스위치 패브릭1000 : 고속 라우터

상기의 과제를 이루기 위하여 본 발명에 의한 패킷 프로세서는, 패킷의 종류 식별 및 출력 포트의 결정을 수행하고, 물리 링크 정합부와의 인터페이스를 수행하는 룩업 프로세서; 및 스위치 패브릭과의 인터페이스를 수행하고, 상기 각각의 출력 포트별로 트래픽을 관리하는 트래픽 프로세서를 포함하는 것을 특징으로 한다.

바람직한 실시예에 있어서, 상기 룩업 프로세서는, 상태 신호를 감시하여 상기 물리 링크 정합부로부터 패킷이 수신되었는지 여부를 확인하고, 상기 패킷의 수신이 확인되면 상기 패킷을 출력하는 입력 정합 회로; 상기 입력 정합 회로로부터 입력된 상기 패킷 데이터에 응답해서 메모리에 저장된 데이터를 관리하고, 수신된 상기 패킷에 등록 번호를 부여하는 입력 분석 회로; 상기 입력 분석 회로로부터 전달된 상기 패킷 및 상기 등록 번호에 응답해서 상기 패킷의 상기 출력 포트를 결정하고, 이에 다른 포워딩 테이블 관리를 수행하는 입력 검색회로; 상기 입력 검색회로로부터 전달된 상기 패킷의 헤더를 갱신하는 입력 조정 회로; 및 상기 트래픽 처리부로부터 입력된 패킷을 내부 FIFO에 저장하고, 상기 물리 링크 정합부로부터 전달된 클럭 및 제어 신호에 동기되어 상기 패킷을 상기 물리 링크 정합부로 출력하는 출력 정합 회로를 포함하는 것을 특징으로 한다.

바람직한 실시예에 있어서, 상기 트래픽 프로세서는, 상기 입력 조정 회로와 상기 스위치 패브릭 사이에 연결된, 복수 개의 입력 트래픽 프로세서들을 구비한 입력 트래픽 프로세서; 및 상기 스위치 패브릭과 상기 출력 정합 회로 사이에 연결된, 복수 개의 출력 트래픽 프로세서들을 구비한 출력 트래픽 프로세서를 포함하는 것을 특징으로 한다.

이하에서, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.

도 1은 고속 패킷 프로세서가 구비된, 본 발명에 따른 고속 라우터(1000)의 개략적인 구조를 보여주는 블록도이다. 도 1을 참조하면, 고속 라우터(1000)는 가입자 정합 장치(Line Interface ; 100)와 스위치 패브릭(500)으로 구성되며, 가입자 정합 장치(100)에는 고속으로 패킷을 처리하기 위해 패킷 포워딩 기능이 구비된다.

가입자 정합 장치(100)는 물리 링크 정합부(200), 패킷 처리부(300), 및 직/병렬 변환부(400)로 구성된다.

물리 링크 정합부(200)는 복수 개의 물리 링크 정합 회로들(200a, 200b, …, 200z)(또는 PHY 회로라 칭함)로 구성된다. 각각의 물리 링크 정합 회로들(200a, 200b, …, 200z)은, OC-48 또는 기가 비트 이더넷 링크로부터 패킷을 추출하고, 추출된 패킷을 SPI-3 인터페이스를 통해 패킷 처리부(300)로 전달한다. 그리고, 패킷처리부(300)에서 전달되는 패킷을 받아들여, 이를 물리 링크 정합부(200)로 전달한다. 여기서, SPI 3 인터페이스는 OIF(Optical Internetworking Forum:http://www.oiforum.com/public/technical.html/)에서 제안하는 인터페이스로서, 물리 계층과 링크 계층 사이의 전기적인 타이밍 신호를 제공한다.

패킷 처리부(300)는 복수 개의 패킷 프로세서들(300a, 300b, …, 300z ; Packet Processors)로 구성되고, SPI-3 인터페이스 및 CSIX-L1 인터페이스를 통해 물리 링크 정합부(200)와 직/병렬 변환부(400) 사이에 연결된다. 패킷 처리부(300)는 사용자의 요구에 의하여 패킷을 처리하고, 처리된 패킷을 직/병렬 변환부(400)를 통해 스위치 패브릭(500)에게 전달한다. 패킷 처리부(300)의 상세 구성 및 동작은 아래에서 상세히 설명될 것이다.

직/병렬 변환부(400)는 복수 개의 직/병렬 변환 회로들(400a, 400b, …, 400z)로 구성된다. 각각의 직/병렬 변환 회로들(400a, 400b, …, 400z)은, CSIX-L1 인터페이스와 고속 링크(high-speed link)를 통해 패킷 처리부(300) 및 스위치 패브릭(500)에 연결된다. 직/병렬 변환부(400)는 CSIX-L1 인터페이스를 통해 전달받은 병렬 데이터를 직렬 데이터로 변환하여 스위치 패브릭(500)으로 전달하거나, 스위치 패브릭(500)에서 전달받은 직렬 데이터를 CSIX-L1 인터페이스에 적합한 병렬데이터로 변환하는 기능을 수행한다. 그리고 각 스위치 포트별로 입/출력되는 데이터를 관리하는 기능을 수행한다.

도 2는 본 발명의 바람직한 실시예에 따른 패킷 프로세서(300k)의 구성을 보여주는 블록도이고, 도 3은 도 2에 도시된 룩업 프로세서(320)에서 수행되는 패킷검색 및 패킷 테이블 갱신 절차를 보여주는 블록도이다. 여기서, 도 2 및 도 3에 도시된 패킷 프로세서(300k)는 도 1에 도시된 복수 개의 패킷 프로세서들(300a, 300b, …) 중 어느 하나를 예로 들어 설명하는 것이다.

먼저 도 2를 참조하면, 본 발명에 따른 패킷 프로세서(300k)는 룩업 프로세서(320)와 트래픽 프로세서(340)로 구성된다. 룩업 프로세서(320)는 패킷 종류의 식별 및 출력 포트의 결정을 수행하고, 물리 링크 정합부(200)와의 인터페이스를 수행한다. 그리고, 트래픽 프로세서(340)는 스위치 패브릭(500)에 인터페이스 기능을 제공하며, 각각의 출력 스위치 포트별로 트래픽을 관리한다.

룩업 프로세서(320)의 상세 구성 및 동작을 살펴보면 다음과 같다.

룩업 프로세서(320)는 패킷의 전달 방향에 따라 데이터 송신부와 데이터 수신부로 구분된다. 데이터 수신부는 입력 정합 회로(iPHY ; 321), 입력 분석 회로(iPARSE ; 322), 입력 검색회로(iSEARCH ; 323), 및 입력 조정 회로(iMODIFY ; 324)로 구성되어, 물리 링크 정합부(200)로부터 수신된 패킷을 트래픽 프로세서(340)로 전달하는 기능을 수행한다. 반면, 데이터 송신부는 출력 정합 회로(ePHY ; 305)로 구성되어, 트래픽 프로세서(340)에서 전달된 패킷을 물리 링크 정합부(200)로 전달하는 기능을 수행한다.

iPHY(321)는 SPI-3 표준 인터페이스를 통하여 물리 링크 정합부(200)로 연결되며, 물리 링크 정합부(200)로부터 패킷 수신여부를 확인하기 위해 상태 신호를 감시한다. 감시 결과, 물리 링크 정합부(200)에 패킷 수신이 확인되면, iPHY(321)는 상기 패킷을 iPARSE(322)로 전달한다. iPARSE(322)와 iSEARCH(323)는 패킷의 목적지 주소(Destination Address ; DA)를 사용하여 패킷의 목적지 위치를 결정하는 기능을 수행한다. 상기 iPARSE(322) 및 iSEARCH(323)에 의한 패킷 검색 및 패킷 테이블 갱신 절차는 다음과 같다.

도 3을 참조하면, 패킷 프로세서(300k)는 IP 패킷의 포워딩 정보를 획득하기 위해서 CAM(Content-Addressable Memory: 306)을 사용한다. CAM(306)은 각각의 IP 패킷의 주소에 따라서 고유한 등록 번호를 저장하고 있기 때문에, 수신된 패킷을 식별하는 소자로서 사용된다. 일반적으로, CAM(306)은 전력 소모가 많고 엔트리 개수가 적은 단점을 가지고 있으나, 고속의 룩업 기능을 제공할 수 있고, 다양한 응용이 가능하기 때문에 향후 많은 수요가 기대되는 소자이다.

iPARSE(322)는 CAM(Content-Addressable Memory: 306)에 저장된 데이터를 관리하는 테이블 갱신 기능과, 수신된 패킷에 등록 번호를 부여하는 검색 기능을 수행한다. iPARSE(322)의 검색 기능은 도 3에 도시된 바와 같이 ①과 ②의 두 단계에 의해 진행된다. 첫 번째 단계인 ① 단계에서 iPARSE(322)는 iPHY(321)로부터 패킷의 목적지 주소(Destination Address ; DA)가 포함된 패킷을 전달받고, 이를 CAM(306)으로 전달한다. 그리고, 두 번째 단계인 ② 단계에서 iPARSE(322)는 CAM(306)으로부터 목적지 주소(DA)에 매칭 되는 등록 번호(Entry Number ; ETN)를 전달받아서 패킷 데이터와 함께 iSEARCH(323)로 전달한다.

그리고, iPARSE(322)의 테이블 갱신 기능은 ⓐ와 ⓑ 두 단계에 의해 진행된다. 첫 번째 단계인 ⓐ 단계에서 외부 제어장치(controller ; 700)는 iPARSE(322)에게 목적지 주소(DA)와 등록 번호를 전달하고 CAM(306)에게 등록 번호 갱신을 요구한다. 그리고, 두 번째 단계인 ⓑ 단계에서 iPARSE(322)는 등록 번호 갱신의 완료 후 테이블 갱신 상태를 외부 제어장치(700)에게 전달한다.

iSEARCH(323)는 수신된 패킷의 출력포트를 결정하는 검색 기능과, 포워딩 테이블을 관리하는 테이블 갱신 기능을 수행한다.

iSEARCH(323)의 검색 기능은 도 3에 도시된 ③과 ④의 두 단계에 의하여 진행된다. 첫 번째 단계인 ③ 단계에서 iSEARCH(323)는, iPARSE(322)로부터 데이터를 전달받고, 등록 번호를 어드레스로 사용하여 SRAM(Synchronous Random Address Memory: 307)에 저장된 라우팅 정보를 읽어들인다. 그리고, 두 번째 단계인 ④ 단계에서 iSEARCH(323)는, SRAM(307)로부터 읽어들인 라우팅 정보를 패킷 헤더에 부착하여 iMODIFY(324)로 전달한다.

iSEARCH(323)의 테이블 갱신 기능은 그림 3의 ⓒ와 ⓓ의 두 단계에 의하여 처리된다. 첫 번째 단계인 ⓒ 단계에서 외부 제어장치(700)는, iSEARCH(323)에게 SARM 메모리(307)의 라우팅 정보 갱신을 요청한다. 그리고, 두 번째 단계인 ⓓ 단계에서 iSEARCH(323)는 라우팅 정보를 SARM(307)으로 갱신시킨 후, 라우팅 정보 갱신의 완료 여부를 외부 제어장치(700)에게 알려준다.

다시 도 2를 참조하면, iMODIFY(325)는 iSEARCH(323)로부터 패킷을 전달받아 IP 패킷의 헤더에 부착된 TTL(Time to Live)과 Checksum 필드를 갱신하여, 이를 입력 트래픽 프로세서(ingress Traffic Processor ; iTP)(342)로 전달한다. 그리고 필요시 패킷 헤더를 수정하고, 링크별로 송/수신된 패킷의 바이트 크기와 개수를 카운트한다. iMODIFY(325)는 물리 링크로부터 전달되는 특정 패킷(ICMP(InternetControl Message Protocol), IGMP(Internet Group Management Protocol) 등)을 추출하거나, 반대로 CPU(미 도시됨)에서 전달되는 패킷을 스위치 패브릭(500)으로 전달하는 기능을 수행한다.

ePHY(325)는 출력 트래픽 프로세서(egress Traffic Processor ; eTP)(344)로 부터 패킷을 전달받아서 내부 FIFO(First In First Output)에 저장한다. 그리고 물리 링크 정합부(200)에서 전달된 클럭 및 제어 신호에 동기된 데이터를 출력한다. 이 때, ePHY(325) 와 물리 링크 정합부(200) 사이에는 SPI-3 인터페이스가 사용된다.

도 4는 도 2에 도시된 트래픽 프로세서(340)의 상세 구성을 보여주는 블록도이다.

도 4를 참조하면, 트래픽 프로세서(340)는 NP Forum에 의해 권고된 CSIX-L1 표준 인터페이스를 사용하여 스위치 패브릭(500)과 연결된다. 트래픽 프로세서(340)는 스위치 패브릭(500) 전단에 위치한 입력 트래픽 처리부(iTP ; 342)와, 스위치 후단에 위치한 출력 트래픽 처리부(eTP ; 344)를 포함한다.

입력 트래픽 처리부(342)는 N 개(N은 정수)의 입력 트래픽 프로세서들(iTPs ; 3420a, 3420b, …)을 포함한다. 각각의 입력 트래픽 프로세서(3420a, 3420b, …)는 패킷 세그먼트(Packet Segment ; 3421), N 개의 가상 출력 큐(Virtual Output Queue ; VOQ0, VOQ1, …, VOQ N-1), 스케줄러(3422), 및 제어 CFrame 처리부(Control CFrame Handler ; 3423)를 포함한다.

패킷 세그먼트(3421)는 룩업 프로세서(320)에서 수신된 데이터를 CSIX-L1의표준 데이터 포맷인 CFrame으로 변환한다. CFrame은 NP Forum(http://www.npforum.org/)에 의하여 스위치 패브릭(500)과 패킷 프로세서(300a, 300b, …) 사이의 인터페이스에 사용되는 데이터 포맷이다. CFrame은 페이로드(payload: 유료 시간 간격) 크기를 256 바이트 이하로 제한하기 때문에 대부분의 사용자 패킷들(user packets)은 분할 과정을 거쳐 CFrame으로 변환된다. 가상 출력 큐(VOQ0, VOQ1, …, VOQ N-1)는 각각의 스위치 포트에 전달될 CFrame을 저장하는데 사용되며, 출력 스위치 포트 수만큼(즉, N 개) 입력 트래픽 프로세서(3420a, 3420b, …)에 구비된다. CSIX-L1은, 트래픽을 관리하기 위해서, 큐의 상태 정보를 제공할 수 있는 제어 CFrame(Control CFrame)을 권고하고 있다. 제어 CFrame은, 패킷이 전달되는 경로와 반대 방향으로 큐의 상태 정보를 제공하기 때문에, 패킷을 수신하는 큐가 폭주 상태에 이르면 업스트림(upstream)에서 패킷 전송을 억제하는데 사용된다. 제어 CFrame 처리부(3423)는 스위치 패브릭(500)으로부터 수신된 제어 CFrame을 처리하고, 스위치 패브릭(500)에 있는 큐의 상태 정보를 스케줄러(3422)에게 제공한다. 스케줄러(3422)는 제어 CFrame 처리부(3423)에서 제공되는 큐들의 상태 정보에 따라서 스위치 패브릭(500)으로 전달될 패킷들의 우선 순위를 결정한다.

출력 트래픽 처리부(344)는 N 개(N은 정수)의 출력 트래픽 프로세서들(eTPs ; 3440a, 3440b, …)을 포함한다. 각각의 출력 트래픽 프로세서(3440a, 3440b, …)는 버퍼(3446), 패킷 재조립부(Packet Reassembly Unit ; 3447), 및 제어 CFrame 발생부(Control CFrame Generator ; 3448)를 포함한다.

버퍼(3446)는 스위치 패브릭(500)으로부터 전달되는 사용자 CFrame을 저장한다. 패킷 재조립부(3447)는 버퍼(3446)를 통해 전달받은 CFrame으로부터 패킷을 복원한다. 일반적으로, 사용자 패킷은 복수 개의 CFrame으로 구성된다. 따라서, 완전한 한 개의 패킷이 수신될 때까지 패킷을 대기시키기 위해 버퍼(3446)가 요구되는 것이다. 제어 CFrame 발생부(3448)는 버퍼(3446)의 상태 정보가 업스트림(upstream)으로 전달될 수 있도록 제어 CFrame을 발생한다.

이와 같은 구성을 가지는 패킷 프로세서는 최대 2.5 Gbps의 링크 처리 속도를 가지며, 구현이 단순하고 성능 보장이 잘 되는 커스텀 ASIC(Custom ASIC) 기반 방식을 사용하여 구현된다.

이상에서, 본 발명의 실시예로서 이더넷 기반 라우터에서 수행되는 패킷 포워딩 처리에 대해 구체적으로 예시되었으나, 그밖에도 POS 또는 기가 비트 이더넷 기반 라우터에도 본 발명을 적용할 수 있다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드로 저장되고 실행될 수 있다.

이상에 설명한 바와 같이, 본 발명에 의한 패킷 프로세서는 산업체 표준인 CSIX-L1 인터페이스를 지원하므로, CSIX-L1 인터페이스를 통해 타사에서 제작된 스위치 패브릭과의 호환성을 제공할 수 있다.

Claims

패킷을 추출하는 물리 링크 정합부, 및 스위치 패브릭을 구비한 라우터에 있어서:

상기 패킷의 종류 식별 및 출력 포트의 결정을 수행하고, 상기 물리 링크 정합부와의 인터페이스를 수행하는 룩업 프로세서; 및

상기 스위치 패브릭과의 인터페이스를 수행하고, 상기 각각의 출력 포트별로 트래픽을 관리하는 트래픽 프로세서를 포함하는 것을 특징으로 하는 패킷 프로세서.
제 1 항에 있어서, 상기 룩업 프로세서는

상태 신호를 감시하여, 상기 물리 링크 정합부로부터 패킷이 수신되었는지 여부를 확인하고, 상기 패킷의 수신이 확인되면 상기 패킷을 출력하는 입력 정합 회로;

상기 입력 정합 회로로부터 입력된 상기 패킷 데이터에 응답해서 메모리에 저장된 데이터를 관리하고, 수신된 상기 패킷에 등록 번호를 부여하는 입력 분석회로;

상기 입력 분석 회로로부터 전달된 상기 패킷 및 상기 등록 번호에 응답해서 상기 패킷의 상기 출력 포트를 결정하고, 이에 다른 포워딩 테이블 관리를 수행하는 입력 검색회로;

상기 입력 검색회로로부터 전달된 상기 패킷의 헤더를 갱신하는 입력 조정 회로; 및

상기 트래픽 처리부로부터 입력된 패킷을 내부 FIFO에 저장하고, 상기 물리 링크 정합부로부터 전달된 클럭 및 제어 신호에 동기되어 상기 패킷을 상기 물리 링크 정합부로 출력하는 출력 정합 회로를 포함하는 것을 특징으로 하는 패킷 프로세서.
제 2 항에 있어서,

상기 입력 조정 회로는 필요시 상기 패킷의 상기 헤더를 수정하고, 상기 링크별로 송/수신된 상기 패킷의 바이트 크기와 개수를 카운트하는 것을 특징으로 하는 패킷 프로세서.
제 1 항에 있어서, 상기 트래픽 프로세서는

상기 입력 조정 회로와 상기 스위치 패브릭 사이에 연결된, 복수 개의 입력 트래픽 프로세서들을 구비한 입력 트래픽 프로세서; 및

상기 스위치 패브릭과 상기 출력 정합 회로 사이에 연결된, 복수 개의 출력트래픽 프로세서들을 구비한 출력 트래픽 프로세서를 포함하는 것을 특징으로 하는 패킷 프로세서.
제 4 항에 있어서, 상기 각각의 입력 트래픽 프로세서는

상기 룩업 프로세서에서 수신된 데이터를 상기 CSIX-L1을 지원하는 CFrame으로 변환하는 패킷 세그먼트;

상기 각각의 출력 포트에 전달될 상기 CFrame을 저장하는 N 개의 가상 출력 큐;

상기 스위치 패브릭으로부터 수신된 제어 CFrame을 처리하고, 상기 큐의 상태 정보를 발생하는 제어 CFrame 처리부; 및

상기 제어 CFrame 처리부로부터 발생된 상기 큐의 상태 정보에 따라 상기 스위치 패브릭으로 전달될 상기 패킷들의 우선 순위를 결정하는 스케줄러를 포함하는 것을 특징으로 하는 패킷 프로세서.
제 5 항에 있어서, 상기 각각의 출력 트래픽 프로세서는

상기 스위치 패브릭을 통해 전달되는 상기 CFrame을 저장하는 버퍼;

상기 버퍼를 통해 전달받은 상기 CFrame으로부터 상기 패킷을 복원하는 패킷 재조립부; 및

상기 버퍼의 상태 정보가 업스트림으로 전달될 수 있도록 상기 제어 CFrame을 발생하는 제어 CFrame 발생부를 포함하는 것을 특징으로 하는 패킷 프로세서.
제 6 항에 있어서,

상기 업스트림은 상기 패킷을 수신하는 상기 큐가 폭주 상태에 이르는 경우 패킷 전송을 억제하는 것을 특징으로 하는 패킷 프로세서.