KR20030076804A - Semiconductor with trench gate structure and its making method - Google Patents
Semiconductor with trench gate structure and its making method Download PDFInfo
- Publication number
- KR20030076804A KR20030076804A KR1020020015474A KR20020015474A KR20030076804A KR 20030076804 A KR20030076804 A KR 20030076804A KR 1020020015474 A KR1020020015474 A KR 1020020015474A KR 20020015474 A KR20020015474 A KR 20020015474A KR 20030076804 A KR20030076804 A KR 20030076804A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- conductivity type
- drift layer
- high concentration
- trench gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 210000000746 body region Anatomy 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000009740 moulding (composite fabrication) Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Abstract
Description
본 발명은 트렌치 게이트 구조를 갖는 반도체 장치 및 그 제조방법에 관한 것으로, 특히 안정적인 브레이크다운(breakdown) 전압을 얻을 수 있는 반도체 장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a trench gate structure and a method for manufacturing the same, and more particularly, to a semiconductor device capable of obtaining a stable breakdown voltage and a method for manufacturing the same.
통상적으로, 전력용 모스펫(MOSFET)의 수행시 가장 중요한 특성은 게이트 바이어스(gate bias)가 온(on)시 소오스와 드레인 사이의 저항을 나타내는 Rds(on) 특성과, 게이트 바이어스가 오프(off)시 이들 두 단자 사이에 나타나는 브레이크다운 전압으로 나타낼 수 있다.Typically, the most important characteristics in the performance of power MOSFETs are Rds (on), which represents the resistance between the source and drain when the gate bias is on, and the gate bias is off. The breakdown voltage that appears between these two terminals.
기타 중요한 특성으로는 L-로드(load)를 부하로 사용할 때 나타날 수 있는 스위칭 오프시 발생하는 역기전력을 얼마나 효율적으로 칩이 흡수, 방출할 수 있는 지의 여부를 나타내는 에벌런치 에너지(avalanche energy) 특성이 있다.Other important features include the avalanche energy characteristic, which indicates how efficiently a chip can absorb and release back EMF that occurs during switching off that can occur when an L-load is used as a load. have.
특히, 소오스와 드레인 사이의 디바이스의 온, 오프 특성을 대변하는 Rds(on)와 브레이크다운 전압은 서로 트래드 오프(trade off) 관계를 가지고 있다. 즉, 소오스-드레인간 저항을 줄이기 위해서는 브레이크다운 전압이 감소하며, 브레이크다운 전압을 증가시키기 위해서는 Rds(on)가 증가하는 특성을 가진다. 따라서, 안정적인 브레이크다운 전압의 발생은 필수적이다.In particular, Rds (on) and breakdown voltages representing the on and off characteristics of the device between the source and the drain have a trade off relationship with each other. That is, the breakdown voltage decreases to reduce the source-drain resistance, and Rds (on) increases to increase the breakdown voltage. Therefore, the generation of a stable breakdown voltage is essential.
도 1은 종래 기술에 의한 트렌치 게이트 구조를 갖는 모스펫(MOSFET)의 수직 구조도로서, 역기전력의 발생시 전류 경로는 순수 다이오드로만 구성된 P- 바디 영역(12) 및 N- Epi(11)로 흐르는 전류와 N+ 소오스 영역(14) 하단으로 흐르는 전류로 크게 분류할 수 있다. 그런데, N+ 소오스 영역(14) 하단의 P+ 불순물(13) 농도가 낮을 경우 N+ 소오스 영역(13), P- 바디 영역(12) 및 N- Epi(11)로 이어지는 바이폴라 동작을 야기 시켜 모스펫이 감당할 수 있는 전류이상을 디바이스가 흡수해야 하므로 실패 모드(failure mode)로 스위칭 된다.FIG. 1 is a vertical structure diagram of a MOSFET having a trench gate structure according to the prior art, in which a current path is generated when a counter electromotive force is generated in a P-body region 12 and an N-Epi 11 and N + only consisting of pure diodes. The current flowing into the lower end of the source region 14 may be broadly classified. However, when the concentration of P + impurities 13 at the bottom of the N + source region 14 is low, it causes bipolar operation leading to the N + source region 13, the P-body region 12, and the N- Epi 11, thereby allowing the MOSFET to handle. Since the device must absorb more current than it can, it switches to failure mode.
이와 유사한 실패 모드를 설명하면, 모스펫의 한계 전류레벨에서 디바이스는 고 전력 상태에서 동작을 하게되고, 이 전력은 디바이스의 온도를 상승시키게 되며, 바이폴라 트랜지스터는 ℃당 2 mV의 Vbe 전압을 감소시켜 한계 전류레벨 이하에서 바이폴라 트랜지스터를 동작시키는 결과를 가져오게 된다.In a similar failure mode, at the MOSFET's limit current level, the device operates at high power, which increases the device's temperature, and the bipolar transistor reduces the Vbe voltage by 2 mV per ° C. This results in operating the bipolar transistor below the current level.
이와 같은 현상은 디바이스의 온 구간이 길어질수록 더욱 심해지며 이를 해결하기 위한 방법은 오프 전류를 빠른 시간 내에 효과적으로 디바이스 밖으로 방출시켜주어야 하는 것이다. 따라서, 이를 위해서는 N+ 소오스 영역 하단에 P+ 농도를 보강시키는 방법이 있다.This phenomenon becomes worse as the on period of the device becomes longer, and a way to solve this problem is to discharge the off current out of the device effectively in a short time. Therefore, for this purpose, there is a method of enhancing the P + concentration at the bottom of the N + source region.
그러나, 상기 종래의 기술에 의한 모스펫은 다이오드와 모스 셀(MOS Cell)이 동일한 웰(well)상에 구성되어 있으므로 N+ 소오스 영역 하단에 P+ 농도를 보강시키는 것이 불가능하였다.However, in the MOSFET according to the related art, since the diode and the MOS cell are configured on the same well, it is impossible to reinforce the P + concentration at the bottom of the N + source region.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 기생적으로 발생하는 바이폴라 동작을 억제시킴으로써 안정적인 브레이크다운 전압을 얻을 수 있는 트렌치 게이트 구조를 갖는 반도체 장치 및 그제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device having a trench gate structure capable of obtaining a stable breakdown voltage by suppressing parasitic bipolar operation, and a method of manufacturing the same. To provide.
상기와 같은 목적을 달성하기 위해 본 발명의 트렌치 게이트 구조를 갖는 반도체 장치는 저농도의 제 1 도전형 드리프트 층이 형성된 고농도의 제 1 도전형 기판과, 상기 드리프트 층위에 형성된 금속막과, 상기 드리프트 층 내에 이격되어 형성된 저농도 제 2 도전형 바디 영역과, 상기 바디 영역 상에 형성된 고농도 제 2 도전형 불순물 영역과, 상기 바디영역의 열린 영역을 통해 드리프트 층 내에서 수직으로 형성되는 트렌치 게이트 및 트렌치 다이오드와, 상기 트렌치 게이트 외측의 드리프트 층 상부에 형성되는 고농도 제 1 도전형 소오스 영역과, 상기 트렌치 다이오드 하단에 형성되는 고농도 제 2 도전형 불순물 영역을 포함하는 것을 특징으로 한다.In order to achieve the above object, a semiconductor device having a trench gate structure according to the present invention includes a first conductive substrate having a high concentration and a first conductive type drift layer, a metal film formed on the drift layer, and the drift layer. A low-concentration second conductivity type body region formed in the body region, a high-concentration second conductivity type impurity region formed on the body region, a trench gate and a trench diode vertically formed in the drift layer through the open region of the body region; And a high concentration first conductivity type source region formed above the drift layer outside the trench gate and a high concentration second conductivity type impurity region formed below the trench diode.
또한, 상기와 같은 목적을 달성하기 위해 본 발명의 트렌치 게이트 구조를 갖는 반도체 장치의 제조방법은 고농도 제 1 도전형 기판 위에 저농도 제 1 도전형 드리프트 층을 형성하는 단계와, 상기 제 1 도전형 드리프트 층위의 에지부분에 사진 및 식각 공정을 통해 링을 형성하는 단계와, 상기 고농도 제 1 도전형 기판 상에 사진 및 식각 공정을 통해 소정 길이의 트렌치를 3개 형성하는 단계와, 상기 3개의 트렌치 중 가운데 트렌치를 제외한 양쪽 트렌치 내에 폴리를 증착시킨 후 사진 및 식각 공정을 통해 폴리 게이트 전극을 형성하는 단계와, 상기 드리프트 층 전면에 저농도 제 2 도전형 불순물을 주입하고, 확산 공정을 통해 저농도 제 2 도전형 바디 영역을 형성하는 단계와, 고농도 제 2 도전형 불순물을, 사진, 식각 및 이온 주입을 통해 상기 바디 영역 내에 형성시킴과 아울러 상기 트렌치들 중 가운데 트렌치 하단에 형성하는 단계와, 고농도 제 1 도전형 불순물을 상기 양쪽 트렌치 외측의 드리프트 층에 이온 주입, 사진 및 식각 공정을 통해 소오스 영역을 형성하는 단계와, 컨텍트, 메탈 공정을 진행하여 상기 드리프트 층 위 및 상기 가운데 트렌치내에 금속막을 형성시키는 단계를 포함하는 것을 특징으로 한다.In addition, in order to achieve the above object, a method of manufacturing a semiconductor device having a trench gate structure of the present invention comprises the steps of forming a low concentration first conductivity type drift layer on a high concentration first conductivity type substrate, and the first conductivity type drift Forming a ring on the edge portion of the layer through a photolithography and an etching process, forming three trenches of a predetermined length on the high-concentration first conductivity type substrate by photolithography and etching, and among the three trenches Depositing poly in both trenches except the center trench, and then forming a poly gate electrode through photolithography and etching processes, injecting a low concentration second conductivity type impurity into the entire surface of the drift layer, and performing a low concentration second conductivity through a diffusion process. Forming a body type region, and performing a photoconducting, etching, and ion implantation of a high concentration second conductivity type impurity Forming a source region at the bottom of the center of the trenches and forming a source region through ion implantation, photolithography, and etching processes in the drift layer outside the trenches; And forming a metal film on the drift layer and in the middle trench by performing a contact and metal process.
도 1은 종래 기술에 의한 트렌치 게이트 구조를 갖는 모스펫(MOSFET)의 수직 단면도,1 is a vertical cross-sectional view of a MOSFET having a trench gate structure according to the prior art,
도 2는 본 발명의 실시예에 의한 트렌치 게이트 구조를 갖는 반도체 장치의 수직 단면도,2 is a vertical cross-sectional view of a semiconductor device having a trench gate structure in accordance with an embodiment of the present invention;
도 3 내지 도 10은 도 2의 반도체 장치를 제조하는 공정을 순서대로 나타낸 도면.3 to 10 are views sequentially showing a process of manufacturing the semiconductor device of FIG.
<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>
1 : 기판 2 : 드리프트 층1 substrate 2 drift layer
7, 7' : P+ 고농도 불순물 4, 4' : 트렌치7, 7 ': P + high concentration impurity 4, 4': trench
5 : 폴리 게이트 전극 6 : 바디 영역5 poly gate electrode 6 body region
8 : 소오스 영역 9 : 금속막8 source region 9 metal film
이하, 본 발명의 실시예에 의한 트렌치 게이트 구조를 갖는 반도체 장치 및 그 제조방법에 대하여 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a semiconductor device having a trench gate structure and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
하기에 설명하는 본 발명의 실시예에 의하여 본 발명을 국한되는 것으로 해석되어서는 안 된다. 도면에서 동일한 참조 부호는 동일한 구성요소를 나타낸다. 또한 어떤 층이 다른 층 또는 기판의 상부에 있다고 기재된 경우 상기 어떤 층이 다른 층 또는 기판의 상부에 직접 접촉하면서 존재할 수도 있으며, 그 사이에 다른 제3의 층이 개재될 수도 있다.The present invention should not be construed as being limited to the embodiments of the present invention described below. Like reference numerals in the drawings denote like elements. In addition, if a layer is described as being on top of another layer or substrate, the layer may be present in direct contact with another layer or top of the substrate, and another third layer may be interposed therebetween.
도 2는 본 발명의 실시예에 의한 트렌치 게이트 구조를 갖는 반도체 장치의 수직 구조도로서, 본 발명에 의한 반도체 장치의 구성을 설명한다.2 is a vertical structural diagram of a semiconductor device having a trench gate structure according to an embodiment of the present invention, illustrating the configuration of the semiconductor device according to the present invention.
본 발명의 반도체 장치 구성은 도 2에 도시한 바와 같이, N+ 기판(1) 위에는 N- 저농도 드리프트 층(2)이 형성되고, 드리프트 층(2) 위에는 금속막(9)이 형성된다. P- 바디 영역(6)이 드리프트 층(2) 내에 이격되어 형성된다. P- 바디영역(6) 상에는 P+ 고농도 불순물(7)이 형성된다. P- 바디영역(6)의 열린 영역을 통해 드리프트 층(2) 내에서 수직으로 트렌치 게이트(A) 및 트렌치 다이오드(B)가 형성되어있다.In the semiconductor device configuration of the present invention, as shown in FIG. 2, an N− low concentration drift layer 2 is formed on the N + substrate 1, and a metal film 9 is formed on the drift layer 2. P-body regions 6 are formed spaced apart in the drift layer 2. P + high concentration impurity 7 is formed on the P− body region 6. A trench gate A and a trench diode B are formed vertically in the drift layer 2 through the open region of the P-body region 6.
트렌치 게이트(A)는 트렌치(4) 내에 폴리 게이트 전극이 형성되며, 트렌치 다이오드(B)는 트렌치(4')내에 금속막(9)과 동일한 물질이 충진된 구조이다.The trench gate A has a poly gate electrode formed in the trench 4, and the trench diode B has a structure in which the same material as the metal film 9 is filled in the trench 4 ′.
트렌치 다이오드(B)는 트렌치 게이트(A)와 동일한 깊이를 갖거나 이 게이트(A)보다 얕은 구조일 수 있다.The trench diode B may have the same depth as the trench gate A or may be shallower than the gate A. FIG.
트렌치 게이트(A) 외측의 드리프트 층(2) 상부에 소오스 영역(8)이 형성된다. 트렌치 다이오드(B) 하단의 드리프트 층(2) 내에는 P+ 고농도 불순물(7')이 형성된다.The source region 8 is formed on the drift layer 2 outside the trench gate A. P + high concentration impurity 7 'is formed in the drift layer 2 at the bottom of the trench diode B.
상기와 같은 본 발명에 의한 반도체 장치에 의하면, 상기와 같은 셀구조를 칩 내에 지역적 또는 칩 전체에 사용한 디바이스는 트렌치 다이오드(B)의 하단에 형성된 P+ 고농도 불순물(7')로 인해 다른 모스 셀(MOS CELL)에 비해 브레이크다운이 먼저 발생하게 되고, 수 ns 사이에 전체 칩 내로 브레이크다운이 전이되게 된다. 순간적으로 흐르는 과도 전류의 상당부분을 트렌치 다이오드(B)가 흡수, 방출할 수 있으며, 이후 브레이크다운이 전체 칩 내에 전이될 때는 이미 트렌치 다이오드(B)가 오프 전류를 상당부분 흡수, 방출한 상태이므로 칩에 가해지는 충격을 완화시키는 기능을 한다.According to the semiconductor device according to the present invention as described above, a device using such a cell structure locally or throughout the chip has a different MOS cell due to the P + high concentration impurity 7 'formed at the bottom of the trench diode B. MOS CELL) breakdown occurs first, and the breakdown transitions into the entire chip within a few ns. Trench diode (B) can absorb and emit a large part of the transient current that flows instantaneously, and when breakdown is transferred to the entire chip, trench diode (B) has already absorbed and emitted a large part of off current. It acts to alleviate the impact on the chip.
따라서, 트렌치 다이오드(B)는 디바이스 오프시 발생하는 오프 전류를 대부분 수용하게 되어 디바이스의 내량을 극대화시킨다.Therefore, the trench diode B accommodates most of the off current generated when the device is turned off, thereby maximizing the tolerance of the device.
또한, 브레이크다운 전압이 링(ring) 보다도 엑티브 스테이지(active stage)에서 브레이크다운을 발생시킬 수 있어 디바이스의 신뢰도가 높아진다.In addition, the breakdown voltage can cause breakdown in the active stage rather than the ring, resulting in higher device reliability.
이하, 본 발명에 의한 트렌치 게이트 구조를 갖는 반도체 장치의 제조방법을 도 3 내지 도 10을 참조하여 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a semiconductor device having a trench gate structure according to the present invention will be described in detail with reference to FIGS. 3 to 10.
먼저, 도 3에 도시한 바와 같이 N+ 실리콘 기판(1) 위에 같은 도전형의 N- 드리프트 층(2)을 형성한다.First, as shown in FIG. 3, an N- drift layer 2 of the same conductivity type is formed on the N + silicon substrate 1.
도 4에 도시한 바와 같이 전력용 반도체 소자의 특성중 하나인 브레이크다운 전압을 얻기 위해 드리프트 층(2) 위의 에지부분에 링(ring)(3)을 형성한다. 상기 링(3)은 산화물로 이루어지며 사진 식각 공정을 통해 형성된다.As shown in FIG. 4, a ring 3 is formed at an edge portion of the drift layer 2 to obtain a breakdown voltage, which is one of the characteristics of the power semiconductor device. The ring 3 is made of an oxide and formed through a photolithography process.
이어서, 도 5에 도시한 바와 같이 N+ 실리콘 기판(1)상에 트렌치 게이트 및 트렌치 다이오드를 형성하기 위해 사진 식각 공정을 통해 필요한 트렌치 깊이 및 길이의 트렌치(4, 4')를 형성한다. 여기서는 드리프트 층(2)내로 제한한다.Next, as shown in FIG. 5, trenches 4 and 4 ′ having the necessary trench depth and length are formed through a photolithography process to form trench gates and trench diodes on the N + silicon substrate 1. Limited here to the drift layer 2.
도 6에 도시한 바와 같이 전력 반도체 소자의 단자인 게이트를 형성하기 위해 폴리를 증착시킨 후 사진 식각 공정을 통해 트렌치(4) 내에 폴리 게이트 전극(5)을 형성한다.As illustrated in FIG. 6, the poly gate electrode 5 is formed in the trench 4 through a photolithography process after depositing poly to form a gate as a terminal of the power semiconductor device.
이어서, 도 7에 도시한 바와 같이 드리프트 층(2) 전면에 실리콘 기판(1) 및 드리프트 층(2)과 반대되는 극성(P)의 저농도 불순물을 주입하고, 확산 공정을 통해 P- 바디 영역(6)을 형성한다.Subsequently, as shown in FIG. 7, a low concentration impurity having a polarity (P) opposite to the silicon substrate 1 and the drift layer 2 is implanted into the drift layer 2, and the P-body region ( 6) form.
도 8에 도시한 바와 같이 반도체 장치의 내부 다이오드 전극 및 에벌런치 에너지를 향상시키기 위해 상기 P- 바디 영역(6)과 동일한 타입(P)의 고농도 불순물인 P+ 불순물(7, 7')을 사진, 식각 및 이온 주입을 통해 P- 바디 영역(6) 내에 형성시킴과 아울러 트렌치 다이오드(B) 하단에도 동일하게 형성한다.As shown in FIG. 8, in order to improve internal diode electrodes and avalanche energy of the semiconductor device, P + impurities (7 and 7 '), which are high concentration impurities of the same type (P) as the P-body region 6, are photographed. It is formed in the P-body region 6 through etching and ion implantation, and is also formed at the bottom of the trench diode B.
이어서, 도 9에 도시한 바와 같이 소오스 영역을 형성시키기 위해 N+ 기판(1) 및 N- 드리프트 층(2)과 동일한 타입의 고농동 불순물인 N+ 불순물을 트렌치 외측의 드리프트 층(2)에 이온 주입, 사진 및 식각 공정을 통해 N+ 소오스 영역(8)을 형성시킨다.Subsequently, as shown in FIG. 9, an N + impurity, which is a highly concentrated impurity of the same type as the N + substrate 1 and the N- drift layer 2, is implanted into the drift layer 2 outside the trench to form a source region. The N + source region 8 is formed through photo, and etching processes.
최종적으로, 도 10에 도시한 바와 같이 컨텍트(contact), 메탈(metal) 공정을 진행하여 드리프트 층(2) 위에 및 트렌치(4') 내에 금속막(9)을 형성시킨다.Finally, as shown in FIG. 10, a contact and metal process is performed to form a metal film 9 on the drift layer 2 and in the trench 4 ′.
상기와 같은 본원 발명의 제조방법에 의하면 디바이스가 가지고 있는 에벌런치 에너지를 극대화 할 수 있으며, 동시에 안정적인 브레이크다운 전압을 얻을 수 있다.According to the manufacturing method of the present invention as described above it is possible to maximize the avalanche energy possessed by the device, and at the same time obtain a stable breakdown voltage.
한편, 본 발명의 실시예에서는 N형이 제 1 도전형으로 사용되고, P형이 제 2 도전형으로 사용되거나, 이와 반대로 P형이 제 1 도전형으로 사용되고, N형이 제 2 도전형으로 사용될 수 있다.Meanwhile, in the embodiment of the present invention, N type is used as the first conductivity type, P type is used as the second conductivity type, or P type is used as the first conductivity type, and N type is used as the second conductivity type. Can be.
상술한 바와 같이, 본 발명에 의한 트렌치 게이트 구조를 갖는 반도체 장치 및 그 제조방법에 의하면 트렌치 다이오드(B)의 하단에 형성된 P+ 고농도 불순물(7')로 인해 다른 모스 셀(MOS CELL)에 비해 브레이크다운이 먼저 발생하게 되고, 수 ns 사이에 전체 칩 내로 브레이크다운이 전이되게 된다. 순간적으로 흐르는 과도 전류의 상당부분을 트렌치 다이오드(B)가 흡수, 방출할 수 있으며, 이후 브레이크다운이 전체 칩 내에 전이될 때는 이미 트렌치 다이오드(B)가 오프 전류를상당부분 흡수, 방출한 상태이므로 칩에 가해지는 충격을 완화시키는 기능을 한다.As described above, according to the semiconductor device having the trench gate structure according to the present invention and a method of manufacturing the same, the P + high concentration impurity 7 'formed at the bottom of the trench diode B causes the brake to be compared with other MOS cells. Down occurs first, and the breakdown transitions into the entire chip in a few ns. Trench diode (B) can absorb and emit a large part of the transient current that flows instantaneously, and when breakdown is transferred to the whole chip, trench diode (B) has already absorbed and emitted a large part of off current. It acts to alleviate the impact on the chip.
따라서, 트렌치 다이오드(B)는 디바이스 오프시 발생하는 오프 전류를 대부분 수용하게 되어 디바이스의 내량을 극대화시킨다.Therefore, the trench diode B accommodates most of the off current generated when the device is turned off, thereby maximizing the tolerance of the device.
또한, 브레이크다운 전압이 링(ring) 보다도 엑티브 스테이지(active stage)에서 브레이크다운을 발생시킬 수 있어 디바이스의 신뢰도가 높아진다.In addition, the breakdown voltage can cause breakdown in the active stage rather than the ring, resulting in higher device reliability.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020015474A KR20030076804A (en) | 2002-03-21 | 2002-03-21 | Semiconductor with trench gate structure and its making method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020015474A KR20030076804A (en) | 2002-03-21 | 2002-03-21 | Semiconductor with trench gate structure and its making method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030076804A true KR20030076804A (en) | 2003-09-29 |
Family
ID=32225770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020015474A KR20030076804A (en) | 2002-03-21 | 2002-03-21 | Semiconductor with trench gate structure and its making method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030076804A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940642B1 (en) * | 2007-12-28 | 2010-02-05 | 주식회사 동부하이텍 | Method for fabricating semiconductor device |
| CN107644903A (en) * | 2017-09-14 | 2018-01-30 | 全球能源互联网研究院 | Trench gate IGBT device with high anti-short circuit capability and preparation method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679966A (en) * | 1995-10-05 | 1997-10-21 | North Carolina State University | Depleted base transistor with high forward voltage blocking capability |
| KR19990081274A (en) * | 1998-04-28 | 1999-11-15 | 김덕중 | Manufacturing Method of Power Semiconductor Device Having Trench Gate Structure |
| KR20000013572A (en) * | 1998-08-11 | 2000-03-06 | 김덕중 | Manufacturing method for trench type power mosfet |
| WO2000024977A1 (en) * | 1998-10-26 | 2000-05-04 | Greentechtexas International, Inc. | Water purification arrangement for drain water catch basins |
| WO2001088997A2 (en) * | 2000-05-13 | 2001-11-22 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device and method of making the same |
-
2002
- 2002-03-21 KR KR1020020015474A patent/KR20030076804A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679966A (en) * | 1995-10-05 | 1997-10-21 | North Carolina State University | Depleted base transistor with high forward voltage blocking capability |
| KR19990081274A (en) * | 1998-04-28 | 1999-11-15 | 김덕중 | Manufacturing Method of Power Semiconductor Device Having Trench Gate Structure |
| KR20000013572A (en) * | 1998-08-11 | 2000-03-06 | 김덕중 | Manufacturing method for trench type power mosfet |
| WO2000024977A1 (en) * | 1998-10-26 | 2000-05-04 | Greentechtexas International, Inc. | Water purification arrangement for drain water catch basins |
| WO2001088997A2 (en) * | 2000-05-13 | 2001-11-22 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device and method of making the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940642B1 (en) * | 2007-12-28 | 2010-02-05 | 주식회사 동부하이텍 | Method for fabricating semiconductor device |
| CN107644903A (en) * | 2017-09-14 | 2018-01-30 | 全球能源互联网研究院 | Trench gate IGBT device with high anti-short circuit capability and preparation method thereof |
| CN107644903B (en) * | 2017-09-14 | 2020-03-17 | 全球能源互联网研究院 | Trench gate IGBT device with high short-circuit resistance and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11888047B2 (en) | Lateral transistors and methods with low-voltage-drop shunt to body diode | |
| US7625799B2 (en) | Method of forming a shielded gate field effect transistor | |
| US7863678B2 (en) | Insulated-gate field-effect transistor | |
| US9214521B2 (en) | Reverse conducting IGBT | |
| US20200273981A1 (en) | Power device having super junction and schottky diode | |
| JP4746927B2 (en) | Manufacturing method of semiconductor device | |
| US20020005559A1 (en) | Lateral semiconductor device | |
| JP2983110B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20150187877A1 (en) | Power semiconductor device | |
| JP4469524B2 (en) | Manufacturing method of semiconductor device | |
| US6972459B2 (en) | Metal oxide semiconductor transistor having a nitrogen cluster containing layer embedded in the substrate | |
| US20210043765A1 (en) | Silicon carbide semiconductor device and manufacturing method of same | |
| US10141455B2 (en) | Semiconductor device | |
| KR20150051067A (en) | Power semiconductor device and method of fabricating the same | |
| US20090026533A1 (en) | Trench MOSFET with multiple P-bodies for ruggedness and on-resistance improvements | |
| KR20030076804A (en) | Semiconductor with trench gate structure and its making method | |
| JP2003332577A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |