KR20030075681A - A wafer dicing method for preventing a chipping - Google Patents
A wafer dicing method for preventing a chipping Download PDFInfo
- Publication number
- KR20030075681A KR20030075681A KR1020020015035A KR20020015035A KR20030075681A KR 20030075681 A KR20030075681 A KR 20030075681A KR 1020020015035 A KR1020020015035 A KR 1020020015035A KR 20020015035 A KR20020015035 A KR 20020015035A KR 20030075681 A KR20030075681 A KR 20030075681A
- Authority
- KR
- South Korea
- Prior art keywords
- spindle
- wafer
- dicing
- cutting
- chipping
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
Description
본 발명은 웨이퍼 다이싱(dicing) 공정에 관한 것으로 특히 웨이퍼 절단면 상의 칩핑(chipping)을 방지하기 위한 웨이퍼 다이싱 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a wafer dicing process, and more particularly to a wafer dicing method for preventing chipping on a wafer cut surface.
일반적으로 반도체나 집적회로 칩 등의 제조 공정에서 웨이퍼는 기재로 사용되는 것으로, 반도체나 집적회로 칩의 제조공정은 웨이퍼 상에 칩 회로 구성물질을 증착하는 증착공정과 회로에 맞는 구조로 만들기 위한 현상공정 및 식각공정, 이 웨이퍼 상에 형성된 다수의 칩을 각 칩별로 조각 내어 패키지화 하는 공정으로 구성된다. 본 발명은 상기 패키지 공정 중, 웨이퍼 상에 형성된 다수의 칩을 조각내는 다이싱 방법에 관한 것이다. 웨이퍼 다이싱은 다이아몬드 블레이드(blade)를 장착한 휠을 고속으로 회전시켜 다이아몬드의 경도와 회전력을 이용하여 웨이퍼에 내장된 칩을 필요한 크기로 절단하여 각각의 칩으로 분리시키는 것이다.In general, a wafer is used as a substrate in a manufacturing process of a semiconductor or an integrated circuit chip. The manufacturing process of a semiconductor or an integrated circuit chip is a deposition process for depositing chip circuit materials on a wafer and a phenomenon to make a structure suitable for a circuit. Process and etching process, and a plurality of chips formed on the wafer is sliced and packaged for each chip. The present invention relates to a dicing method for scrapping a plurality of chips formed on a wafer during the packaging process. In wafer dicing, a wheel equipped with diamond blades is rotated at high speed, and the chips embedded in the wafer are cut into the required size using the diamond hardness and rotational force, and separated into individual chips.
상기 다이싱 방법에서 종래에는 2개의 스핀들을 이용하여 절단 깊이와 폭을 2단계로 나누어 웨이퍼 다이싱을 하는 듀얼 타입 스핀들 다이싱 방식을 이용하였다.In the dicing method, a dual type spindle dicing method is conventionally used in which wafer dicing is performed by dividing a cutting depth and a width into two stages using two spindles.
이하 종래 다이싱 방법을 도면을 참조하여 자세히 설명한다.Hereinafter, a conventional dicing method will be described in detail with reference to the accompanying drawings.
도 1은 종래의 웨이퍼 다이싱 방법을 보이는 도면이다. 웨이퍼(107)는 웨이퍼 접착용 필름 테이프(109)에 의해 베이컴(vacuum) 테이블(110)에 고정된다. 제 1 스핀들에 장착된 다이싱 블레이드를 이용하여 반도체 웨이퍼의 절반 정도의 깊이로 자르는 하프커팅(half cutting)을 하고 제 2 스핀들에 장착된 다이싱 블레이드를 이용하여 완전하게 웨이퍼를 자르는 풀커팅(full cutting)을 하도록 제 1 스핀들(101)과 제 2 스핀들(102)의 높이를 달리 설정(108)한다. 그리고, 스핀들의 회전 속도를 설정한 후 베이컴 테이블을 이송(111)시키면서 제 1 스핀들에 장착된 넓은 폭의 다이싱 블레이드(103)를 이용하여 먼저 하향절단(105)으로 웨이퍼를 하프 커팅 하고, 제 1 스핀들에 장착된 다이싱 블레이드 보다 좁은 폭의, 제 2 스핀들에 장착된 다이싱 블레이드(104)를 이용하여 역시 제 1 스핀들의 절단 방향과 같은 하향절단(106)으로 제 1 스핀들에 의해 하프 커팅된 부분을 통과하도록 풀 커팅을 하게 된다. 이 방식은 두 개의 다이싱 블레이드를 모두 하향절단의 방식으로 이용하므로 제 2 스핀들에 장착된 다이싱 블레이드에 의한 풀커팅 시 절삭저항에 의해 절단면의 하단부에 칩핑이 발생하는 문제점이 있다.1 is a view showing a conventional wafer dicing method. The wafer 107 is fixed to the baum table 110 by the wafer adhesive film tape 109. Half cutting to about half the depth of the semiconductor wafer using the dicing blade mounted on the first spindle, and full cutting to cut the wafer completely using the dicing blade mounted on the second spindle. The heights of the first spindle 101 and the second spindle 102 are set 108 differently for cutting. Then, after setting the rotational speed of the spindle, the wafer is first half-cut by the downward cutting 105 by using the wide dicing blade 103 mounted on the first spindle while transferring the baum table 111. With the dicing blade 104 mounted on the second spindle, which is narrower than the dicing blade mounted on the first spindle, it is also halved by the first spindle into a downward cut 106 which is also in the same cutting direction of the first spindle. A full cut is made to pass through the cut portion. In this method, since both dicing blades are used as the downward cutting method, there is a problem that chipping occurs at the lower end of the cutting surface due to cutting resistance during the full cutting by the dicing blade mounted to the second spindle.
도 2는 상기의 종래 웨이퍼 다이싱 방법에 의해 발생한 웨이퍼 절단면 하단부의 칩핑 발생(201)을 보이는 확대 단면도이다.2 is an enlarged cross-sectional view showing chipping generation 201 at the lower end of the wafer cut surface generated by the conventional wafer dicing method.
이러한 칩핑의 발생은 반도체나 집적회로 칩의 불량을 발생시키고 이로 인하여 전체적인 수율이 떨어지게 되어 생산성을 저하시키는 원인이 된다.The occurrence of such chipping causes a defect of a semiconductor or an integrated circuit chip, which causes a decrease in the overall yield, thereby reducing productivity.
이에 본 발명은 상술한 종래의 문제점을 해결하기 위해 발명된 것으로서, 그목적은 이중 스핀들 모두를 하향절단 방식으로 이용하는데서 오는 웨이퍼 절단면 하단부의 칩핑 발생을 해결할 수 있는 웨이퍼 다이싱 방법을 제공하는 것이다.Accordingly, the present invention has been invented to solve the above-mentioned conventional problems, and an object thereof is to provide a wafer dicing method capable of solving the occurrence of chipping at the lower end of the wafer cut surface resulting from the use of both of the dual spindles in a downward cutting manner.
도 1은 종래 기술에 따른 듀얼 타입 스핀들 다이싱 방법의 작동 방식을 보이는 개략도 이다1 is a schematic view showing the operation of the dual type spindle dicing method according to the prior art.
도 2는 종래 기술에 따른 듀얼 타입 스핀들 다이싱 방식에 의해 절단된 웨이퍼의 단면 확대도이다.Figure 2 is an enlarged cross-sectional view of a wafer cut by the dual type spindle dicing method according to the prior art.
도 3a은 본 발명에 따른 새로운 듀얼 타입 스핀들 다이싱 방법의 작동 방식을 보이는 개략도이다.3A is a schematic diagram showing the operation of the new dual type spindle dicing method according to the present invention.
도 3b는 듀얼 타입 스핀들 다이싱 방식에서 다이싱 블레이드를 이용하여 웨이퍼를 절삭하는 모습을 정면에서 보이는 상세도이다FIG. 3B is a detailed view of a wafer cutting using a dicing blade in a dual type spindle dicing method.
도 4는 본 발명에 따른 새로운 듀얼 타입 스핀들 다이싱 방법에 의해 절단된 웨이퍼의 단면 확대도이다.4 is an enlarged cross-sectional view of a wafer cut by the new dual type spindle dicing method according to the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
301 : 제 1 스핀들301: first spindle
302 : 제 2 스핀들302: second spindle
303 : 제 1 스핀들에 장착된 다이싱 블레이드303: dicing blade mounted to the first spindle
304 : 제 2 스핀들에 장착된 다이싱 블레이드304: Dicing blade mounted on the second spindle
307 : 웨이퍼307: Wafer
309 : 웨이퍼 접착용 필름 테이프309: Wafer Bonding Film Tape
310 : 베이컴(vaccum) 테이블310: vaccum table
상술한 본 발명의 목적을 달성하기 위한 수단으로서, 본 발명에 의한 웨이퍼 다이싱 방법은,As a means for achieving the above object of the present invention, the wafer dicing method according to the present invention,
제 1 스핀들 및 제 2 스핀들을 갖는 듀얼 타입 스핀들 다이싱 방법으로서, 웨이퍼를 웨이퍼 접착용 필름 테이프에 의해 베이컴 테이블에 고정시킨 후 2개의 스핀들에 의한 절단 깊이에 차이를 두어, 제 1 스핀들에 장착된 넓은 폭의 다이싱 블레이드를 이용하여 먼저 웨이퍼를 하프 커팅 하고 제 2 스핀들에 장착된 좁은 폭의 다이싱 블레이드를 이용하여 하프 커팅된 위를 풀 커팅 하되, 특히 제 1 스핀들에 장착된 다이싱 블레이드의 회전 방향은 하향절단을, 제 2 스핀들에 장착된 다이싱 블레이드의 회전방향은 상향절단을 하도록 회전방향을 변화시키는 것이다. 그 후 베이컴 테이블을 이송시켜 웨이퍼 다이싱을 한다.A dual type spindle dicing method having a first spindle and a second spindle, wherein the wafer is fixed to the bacon table by a wafer adhesive film tape and then mounted on the first spindle with a difference in cutting depths by the two spindles. First, the wafer is half-cut using the wider dicing blade, and the dicing blade is half-cut using the narrow dicing blade mounted on the second spindle, especially the dicing blade mounted on the first spindle. The direction of rotation of the rotating direction is to change the direction of cutting so that the downward cutting, the direction of rotation of the dicing blade mounted on the second spindle is the upward cutting. Thereafter, the bacon table is transferred to perform wafer dicing.
이하 첨부한 도면을 참조하여 본 발명에 따른 칩핑 방지를 위한 웨이퍼 다이싱 방법에 대하여 상세하게 설명한다.Hereinafter, a wafer dicing method for chipping prevention according to the present invention will be described in detail with reference to the accompanying drawings.
도 3a와 도 3b는 본 발명에 따른 새로운 웨이퍼 다이싱 방법을 보이는 도면으로서, 도 3a는 제 1 스핀들(301)에 장착된 다이싱 블레이드(303)를 이용하여 반도체 웨이퍼의 절반 정도의 깊이로 자르는 하프커팅(half cutting)을 하고 제 2 스핀들(302)에 장착된 다이싱 블레이드(304)를 이용하여 완전하게 웨이퍼를 자르는 풀커팅(full cutting)을 하도록 제 1 스핀들과 제 2 스핀들의 높이를 달리설정(308)하여, 제 1 스핀들에 장착된 다이싱 블레이드는 하향절단(305) 방식, 제 2 스핀들에 장착된 다이싱 블레이드는 상향절단(306) 방식으로 회전시킨 다음, 스핀들의 회전 속도를 설정한 후 베이컴 테이블(310)을 웨이퍼(307) 두께에 따라 이송속도를 설정 후 이송(311)시켜 웨이퍼 접착용 필름(309)에 의해 베이컴 테이블에 고정된 웨이퍼를 다이싱 하는 것을 보인다. 웨이퍼 절단면 하단부에 칩핑 발생을 가져오는 하향절단 방식의 제 1 스핀들에 장착된 다이싱 블레이드는 웨이퍼 절단면 상단부의 칩핑을 방지하게 되고 상향절단 방식의 제 2 스핀들에 장착된 다이싱 블레이드는 웨이퍼 절단면 하단부의 칩핑을 방지하게 된다.3A and 3B illustrate a new wafer dicing method according to the present invention, and FIG. 3A is cut to about half the depth of a semiconductor wafer using a dicing blade 303 mounted on a first spindle 301. Different heights of the first and second spindles are used for half cutting and for full cutting of the wafer using the dicing blade 304 mounted on the second spindle 302. Setting 308, the dicing blade mounted on the first spindle is rotated in the downward cutting 305 manner, the dicing blade mounted on the second spindle is rotated in the upward cutting 306 manner, and then the rotational speed of the spindle is set. After the bake table 310 is set according to the thickness of the wafer 307, the feed rate is set and then the feed 311 is used to dice the wafer fixed to the bake table by the wafer bonding film 309. The dicing blade mounted on the first spindle of the downward cutting type that generates chipping at the lower end of the wafer cutting surface prevents the chipping of the upper part of the wafer cutting surface, and the dicing blade mounted on the second spindle of the upward cutting type prevents the chipping of the lower wafer cutting surface. This prevents chipping.
도 3b는 제 1 스핀들에 장착된 다이싱 블레이드를 이용하여 넓은 폭으로 하프 커팅을 한 후 제 2 스핀들에 장착된 다이싱 블레이드를 이용하여 제 1 스핀들에 장착된 다이싱 블레이드가 하프 커팅한 부분을 통과하도록, 제 1 스핀들에 장착된 다이싱 블레이드에 의한 하프커팅 보다 좁은 폭으로 완전 절단을 하는 것을 정면에서 상세히 보인다.FIG. 3B shows a half cut of the dicing blade mounted on the first spindle using a dicing blade mounted on the first spindle, and then a half cut portion of the dicing blade mounted on the first spindle. In order to pass, a full cut with a narrower width than half cutting by a dicing blade mounted to the first spindle is seen in detail from the front.
하향 절단 방식의 경우 휠에 의한 절단이 마무리되는 웨이퍼 절단면 하단부에서 칩핑이 발생되므로, 제 1 스핀들에 장착된 다이싱 블레이드를 이용하여 하향절단으로 하프 커팅 하면 웨이퍼 절단면 상단부의 칩핑을 방지하게 되고, 제 2 스핀들에 장착된 다이싱 블레이드를 이용하여 상향절단으로 풀 커팅을 하게 되면 웨이퍼 절단면 하단부의 칩핑을 해소할 수 있게 된다.In the case of the downward cutting method, since chipping is generated at the lower end of the wafer cutting surface where the cutting by the wheel is finished, half cutting in the downward cutting using the dicing blade mounted on the first spindle prevents the chipping of the upper wafer cutting surface. Full cutting with up cutting using dicing blades mounted on two spindles can eliminate chipping at the bottom of the wafer cutting surface.
도 4는 본 발명에 따른 새로운 웨이퍼 다이싱 방법으로 절단된 웨이퍼 단면을 확대한 도면이다. 도 2의 종래 웨이퍼 다이싱 방법에 의해 웨이퍼 절단면 하단부의 칩핑(201)과 비교해 보았을 때 웨이퍼 절단면 하단부의 칩핑이 방지됨(401)을 보인다.4 is an enlarged view of a wafer cross section cut by the novel wafer dicing method according to the present invention. Compared with the chipping 201 of the lower end of the wafer cutting surface by the conventional wafer dicing method of FIG. 2, the chipping of the lower end of the wafer cutting surface is prevented (401).
상술한 바와 같이 본 발명에 따른 웨이퍼 다이싱 방법은 듀얼 타입 스핀들의 제 1 스핀들은 하향 절단 방식, 제 2 스핀들은 상향 절단 방식을 이용함으로써, 제 2 스핀들에 장착된 다이싱 블레이드를 이용하여 풀 커팅을 할 때 하향 절단 방식에 의해 발생하는 웨이퍼 절단면 하단부의 칩핑을 방지할 수 있어 반도체나 집적회로 칩의 품질을 향상시키고 불량률을 줄여 생산성을 향상시키며 원가를 절감하는 효과가 있다.As described above, in the wafer dicing method according to the present invention, the first spindle of the dual-type spindle uses a downward cutting method, and the second spindle uses an upward cutting method, thereby using a dicing blade mounted on the second spindle. In this case, the chipping of the lower end portion of the wafer cut surface generated by the downward cutting method can be prevented, thereby improving the quality of the semiconductor or integrated circuit chip, reducing the defect rate, improving productivity, and reducing the cost.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020015035A KR20030075681A (en) | 2002-03-20 | 2002-03-20 | A wafer dicing method for preventing a chipping |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020015035A KR20030075681A (en) | 2002-03-20 | 2002-03-20 | A wafer dicing method for preventing a chipping |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030075681A true KR20030075681A (en) | 2003-09-26 |
Family
ID=32225479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020015035A KR20030075681A (en) | 2002-03-20 | 2002-03-20 | A wafer dicing method for preventing a chipping |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030075681A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180104566A (en) * | 2017-03-13 | 2018-09-21 | 가부시기가이샤 디스코 | Method for processing a workpiece |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950004492A (en) * | 1993-07-29 | 1995-02-18 | 사토 겐이치로 | Dicing method and apparatus for cutting product mother |
JPH1064853A (en) * | 1996-08-13 | 1998-03-06 | Tokyo Seimitsu Co Ltd | Dicing device |
JP2001230221A (en) * | 2000-02-18 | 2001-08-24 | Tokyo Seimitsu Co Ltd | Wafer cutting equipment and method |
-
2002
- 2002-03-20 KR KR1020020015035A patent/KR20030075681A/en not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950004492A (en) * | 1993-07-29 | 1995-02-18 | 사토 겐이치로 | Dicing method and apparatus for cutting product mother |
JPH1064853A (en) * | 1996-08-13 | 1998-03-06 | Tokyo Seimitsu Co Ltd | Dicing device |
JP2001230221A (en) * | 2000-02-18 | 2001-08-24 | Tokyo Seimitsu Co Ltd | Wafer cutting equipment and method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180104566A (en) * | 2017-03-13 | 2018-09-21 | 가부시기가이샤 디스코 | Method for processing a workpiece |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9034731B2 (en) | Integrated, integrated circuit singulation system | |
US7183137B2 (en) | Method for dicing semiconductor wafers | |
CN101026126B (en) | Method for producing semiconductor chip | |
US6890836B2 (en) | Scribe street width reduction by deep trench and shallow saw cut | |
JPH04276645A (en) | Dicing method of compound semiconductor wafer | |
JP5657302B2 (en) | Cutting method | |
JP2005116844A (en) | Method for manufacturing semiconductor device | |
CN111029301B (en) | Processing method of silicon carbide-based wafer | |
KR20140133451A (en) | Wafer cutting method | |
JP2014183310A (en) | Cutting method in wafer manufacturing process | |
JP2007165371A (en) | Method of manufacturing semiconductor device | |
CN110600372B (en) | Three-side cutting method for wafer | |
JP2592489B2 (en) | Wafer dicing method | |
JP2861264B2 (en) | Method for manufacturing semiconductor device | |
JP2002043254A (en) | Dicing apparatus and dicing method | |
KR20030075681A (en) | A wafer dicing method for preventing a chipping | |
CN106392785B (en) | A kind of sharpening method for cutting the blade of GaAs base LED chips | |
JP2009016420A (en) | Method of manufacturing semiconductor device | |
JP2637852B2 (en) | Dicing method for semiconductor wafer | |
JP2008130929A (en) | Semiconductor device and manufacturing method of same | |
JPH04245663A (en) | Semiconductor wafer dicing method and dicing blade cooling mechanism | |
JPH01310906A (en) | Manufacture of semiconductor device | |
JPH01293613A (en) | Substrate for discrete devices and manufacture of the same | |
JP2007229831A (en) | Cutting method by dicing blade | |
JP2009124036A (en) | Dicing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |