KR20030072954A - semiconductor pressure sensor and its manufacturing method - Google Patents

semiconductor pressure sensor and its manufacturing method Download PDF

Info

Publication number
KR20030072954A
KR20030072954A KR1020020012249A KR20020012249A KR20030072954A KR 20030072954 A KR20030072954 A KR 20030072954A KR 1020020012249 A KR1020020012249 A KR 1020020012249A KR 20020012249 A KR20020012249 A KR 20020012249A KR 20030072954 A KR20030072954 A KR 20030072954A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
glass
protective film
pressure sensor
semiconductor
Prior art date
Application number
KR1020020012249A
Other languages
Korean (ko)
Inventor
이곤재
이종홍
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020020012249A priority Critical patent/KR20030072954A/en
Publication of KR20030072954A publication Critical patent/KR20030072954A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

PURPOSE: A semiconductor pressure sensor and a method for manufacturing the same are provided to simplify processes and to prevent surface damage and scratch by direct anodic bonding of a glass on a passivation layer. CONSTITUTION: A semiconductor pressure sensor comprises a semiconductor substrate(10), a passivation layer(20) formed on the front and backside of the substrate, a plurality of electrodes(30), and a glass(40). The semiconductor substrate(10) having a groove(11) is provided with a die frame(12) formed on the groove and a plurality of piezo-resistor(13). The electrodes(30) are connected to the piezo-resistor(13). The glass(40) made of pyrex borosilicate glass is formed by anodic bonding to the passivation layer(20) formed at the backside of the substrate.

Description

반도체 압력 센서 및 그 제조 방법{semiconductor pressure sensor and its manufacturing method}Semiconductor pressure sensor and its manufacturing method {semiconductor pressure sensor and its manufacturing method}

본 발명은 반도체 압력 센서 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 반도체 기판의 하면에 보호막이 형성된 채 글래스가 부착된 반도체 압력 센서 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor pressure sensor and a method of manufacturing the same, and more particularly, to a semiconductor pressure sensor having a glass with a protective film formed on a lower surface of a semiconductor substrate and a method of manufacturing the same.

도1은 종래의 일반적인 반도체 압력 센서(100')를 도시한 단면도이다.1 is a cross-sectional view of a conventional semiconductor pressure sensor 100 '.

도시된 바와 같이 하면에 일정 깊이의 요홈(11')이 형성되고, 상기 요홈(11') 상부에 얇은 다이아프레임(12')이 형성된 반도체 기판(10')이 구비되어 있다. 상기 반도체 기판(10')의 다이아프레임(12') 상면에는 대략 4개의 피에조 저항(13')이 휘스톤브리지 형태로 배열 및 형성되어 있다. 또한, 상기 반도체 기판(10') 및 피에조 저항(13')의 상면에는 보호막(20')(산화막(20a') 및 질화막(20b'))이 순차적으로 적층되어 있고, 상기 보호의 표면에는 상기 피에조 저항(13')과 전기적으로 연결된 다수의 전극(30')이 형성되어 있다.As illustrated, a recess 11 ′ having a predetermined depth is formed on a lower surface thereof, and a semiconductor substrate 10 ′ having a thin diaphragm 12 ′ is formed on the recess 11 ′. On the upper surface of the diaphragm 12 'of the semiconductor substrate 10', approximately four piezo resistors 13 'are arranged and formed in a Wheatstone bridge shape. In addition, a protective film 20 '(an oxide film 20a' and a nitride film 20b ') is sequentially stacked on the upper surface of the semiconductor substrate 10' and the piezo resistor 13 ', and the protective surface has the above-mentioned. A plurality of electrodes 30 'are electrically connected to the piezo resistor 13'.

한편, 상기 반도체 기판(10')의 하면에는 상기 요홈(11')을 통해 상기 다이아프레임(12')으로 압력을 인가할 수 있도록 압력 인가용 홀(41')이 형성된 글래스(40')가 부착되어 있다.On the other hand, a glass 40 'having a pressure application hole 41' is formed on the bottom surface of the semiconductor substrate 10 'to apply pressure to the diaphragm 12' through the recess 11 '. Attached.

이러한 반도체 압력 센서(100')는 상기 글래스(40')의 요홈(11')을 통해 압력이 상기 반도체 기판(10')의 다이아프레임(12')에 인가되고, 이어서 상기 압력에 의해 상기 다이아프레임(12')에 형성된 4개의 피에조 저항(13')값이 각각 변화하게 되며, 이 값을 측정함으로써 실질적인 인가 압력을 감지하게 된다.In the semiconductor pressure sensor 100 ', pressure is applied to the diaphragm 12' of the semiconductor substrate 10 'through the groove 11' of the glass 40 ', and then the dia by the pressure. Each of the four piezoresistors 13 'formed in the frame 12' changes, and by measuring these values, the actual applied pressure is sensed.

첨부된 도2a 내지 도2e를 참조하여 종래 반도체 압력 센서(100')의 제조 방법을 간략히 설명하면 다음과 같다.2A to 2E, a method of manufacturing a conventional semiconductor pressure sensor 100 'will be briefly described as follows.

먼저, 도2a에 도시된 바와 같이 통상의 방법으로 반도체 기판(10')의 상면에 저농도의 붕소(B) 이온을 주입하여 다수의 피에조 저항(13')을 형성한다. 즉, 평면상 대략 휘스톤브리지 형태의 피에조 저항(13')을 배열 및 형성한다.First, as shown in FIG. 2A, a low concentration of boron (B) ions are implanted into the upper surface of the semiconductor substrate 10 ′ to form a plurality of piezo resistors 13 ′. That is, the piezo resistor 13 'in a substantially Wheatstone bridge shape is arranged and formed on a plane.

그리고, 상기 반도체 기판(10')의 상면 및 하면에 보호막(20')을 순차 형성한 후, 상기 반도체 기판(10')의 상면에 상기 피에조 저항(13')과 연결되도록 전극(30')을 형성한다.After the protective film 20 'is sequentially formed on the upper and lower surfaces of the semiconductor substrate 10', the electrode 30 'is connected to the piezo resistor 13' on the upper surface of the semiconductor substrate 10 '. To form.

이어서, 도2b에 도시된 바와 같이 반도체 기판(10') 하면의 일정 영역이 오픈되도록 통상의 사진/식각 방법을 이용하여 소정 영역의 보호막(20')을 제거한다.Subsequently, as shown in FIG. 2B, the protective film 20 ′ of the predetermined region is removed by using a conventional photo / etching method so that a predetermined region of the lower surface of the semiconductor substrate 10 ′ is opened.

이어서, 도2c에 도시된 바와 같이 상기 보호막(20')을 마스크로 이용하여 상기 반도체 기판(10')의 하면을 일정 깊이로 식각하여 요홈(11')을 형성함으로써, 상기 반도체 기판(10')에 얇은 다이아프레임(12')이 형성되도록 한다. 물론, 상기 다이아프레임(12')은 상기 피에조 저항(13') 하면에 형성된다.Subsequently, as shown in FIG. 2C, the lower surface of the semiconductor substrate 10 ′ is etched to a predetermined depth using the passivation layer 20 ′ as a mask to form grooves 11 ′, thereby forming the semiconductor substrate 10 ′. ) To form a thin diaphragm 12 '. Of course, the diaphragm 12 'is formed on the lower surface of the piezo resistor 13'.

이어서, 도2d에 도시된 바와 같이 상기 반도체 기판(10')의 하면에서 상기 보호막(20')을 식각하여 제거한다. 이는 하기할 글래스(40')가 상기 보호막(20')에 직접 접착되지 않기 때문이며, 상기 보호막(20')의 제거에는 통상 RIE(Reactive Ion Etching) 장비를 이용한다.Next, as shown in FIG. 2D, the passivation layer 20 ′ is etched and removed from the bottom surface of the semiconductor substrate 10 ′. This is because the glass 40 'to be described below is not directly bonded to the passivation layer 20', and a reactive ion etching (RIE) device is generally used to remove the passivation layer 20 '.

마지막으로, 도2e에 도시된 바와 같이 상기 반도체 기판(10')의 하면에 압력인가용 홀(41')이 형성된 글래스(40')를 통상의 접착부재를 이용하여 접착한다.Finally, as shown in FIG. 2E, the glass 40 ′ having the pressure application hole 41 ′ formed on the bottom surface of the semiconductor substrate 10 ′ is bonded using a conventional adhesive member.

그러나, 이러한 종래의 반도체 압력 센서 및 그 제조 방법은 반도체 기판 하면의 보호막을 제거함으로써, 상기 반도체 기판의 표면이 심하게 손상되거나 또는 스크래치(scrach)되는 문제가 있다.However, such a conventional semiconductor pressure sensor and a method of manufacturing the same have a problem in that the surface of the semiconductor substrate is severely damaged or scratched by removing the protective film on the lower surface of the semiconductor substrate.

즉, 상기 반도체 기판중 압력에 가장 민감한 부분인 다이아프레임의 표면이 손상되거나 또는 스크래치 됨으로써, 상기 다이아프레임 상의 피에조 저항값에 오차가 심하게 발생되고, 이에 따라 압력센서의 정확성이 저하되는 문제가 있다.That is, when the surface of the diaphragm, which is the most sensitive part of the pressure in the semiconductor substrate, is damaged or scratched, an error is severely generated in the piezo resistor value on the diaphragm, thereby degrading the accuracy of the pressure sensor.

그렇다고 해서, 상기 반도체 기판 하면의 보호막을 제거하지 않을 경우에는 상기 글래스가 접착부재에 의해 상기 보호막에 강하게 접착되지 않게 되어 더 큰 문제를 유발한다.However, when the protective film on the lower surface of the semiconductor substrate is not removed, the glass is not strongly adhered to the protective film by the adhesive member, which causes a bigger problem.

더불어, 제조 공정중에서도 상기 글래스를 상기 반도체 기판에 용이하게 접착하기 위해 상기 보호막을 제거하는 공정을 반듯이 수행해야 함으로써, 제조 공정수가 증가하고 또한 불량률도 그만큼 증가하는 문제가 있다.In addition, since the process of removing the protective film must be performed in order to easily adhere the glass to the semiconductor substrate during the manufacturing process, there is a problem in that the number of manufacturing processes increases and the defect rate increases accordingly.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체 기판의 하면에 보호막이 형성된 채 글래스가 부착된 반도체 압력 센서 및 그 제조 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, to provide a semiconductor pressure sensor with a glass and a method of manufacturing the same with a protective film formed on the lower surface of the semiconductor substrate.

도1은 종래의 반도체 압력 센서를 도시한 단면도이다.1 is a cross-sectional view showing a conventional semiconductor pressure sensor.

도2a 내지 도2e는 종래 반도체 압력 센서의 제조 방법을 도시한 설명도이다.2A to 2E are explanatory views showing a conventional method for manufacturing a semiconductor pressure sensor.

도3은 본 발명에 의한 반도체 압력 센서를 도시한 단면도이다.3 is a cross-sectional view showing a semiconductor pressure sensor according to the present invention.

도4a 내지 도4d는 본 발명에 의한 반도체 압력 센서의 제조 방법을 도시한 설명도이다.4A to 4D are explanatory views showing a method for manufacturing a semiconductor pressure sensor according to the present invention.

도5는 도4d에서 반도체 기판과 글래스 애노딕 본딩 방법을 상세히 도시한 순차 설명도이다.FIG. 5 is a sequential explanatory diagram showing the semiconductor substrate and the glass anodizing bonding method in detail in FIG. 4D.

- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-

100; 본 발명에 의한 반도체 압력 센서100; Semiconductor pressure sensor according to the present invention

10; 반도체 기판11; 요홈10; Semiconductor substrate 11; Groove

12; 다이아프레임13; 피에조 저항12; Diamond frame 13; Piezo resistance

20; 보호막20a; 산화막20; Protective film 20a; Oxide film

20b; 질화막30; 전극20b; Nitride film 30; electrode

40; 글래스41; 압력 인가용 홀40; Glass 41; Pressure application hole

상기한 목적을 달성하기 위해 본 발명에 의한 반도체 압력 센서는 하면에 요홈이 형성되고, 상기 요홈의 상면에는 다이아프레임이 형성된 동시에, 상기 다이아프레임에는 다수의 피에조 저항이 형성된 반도체 기판과; 상기 반도체 기판의 상면 및 요홈을 제외한 하면에 일정두께로 형성된 보호막과; 상기 반도체 기판의 상면중 보호막 상면에 상기 피에조 저항과 전기적으로 연결된 다수의 전극과; 상기 반도체 기판의 하면중 보호막 하면에 압력 인가용 홀이 형성된 채 애노딕 본딩(anodic bonding)된 글래스를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a semiconductor pressure sensor according to the present invention includes a semiconductor substrate having a groove formed on a lower surface thereof, a diaphragm formed on an upper surface of the groove, and a plurality of piezo resistors formed on the diaframe; A protective film formed on the upper surface of the semiconductor substrate and the lower surface of the semiconductor substrate except for grooves; A plurality of electrodes electrically connected to the piezo resistor on an upper surface of the passivation layer of the upper surface of the semiconductor substrate; It characterized in that it comprises anodically bonded glass with a pressure application hole formed on the lower surface of the protective film of the lower surface of the semiconductor substrate.

또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 압력 센서의 제조 방법은 상면에 다수의 피에조 저항이 형성되고, 상면 및 하면에는 일정 두께의 보호막이 형성된 대략 판상의 반도체 기판을 제공하는 단계와; 상기 반도체 기판의 하면중 일정 부분의 보호막을 사진/식각 방법으로 제거하는 단계와; 상기 반도체 기판의 하면중 잔존하는 보호막을 마스크로 하여 반도체 기판의 하면을 일정깊이 식각하여 요홈 및 다이아프레임을 형성하는 단계와; 상기 반도체 기판의 하면중 잔존하는 보호막에 압력 인가용 홀이 형성된 글래스를 애노딕 본딩(anodic bonding)하는 단계를 포함하여 이루어진 것을 특징으로 한다.In addition, the manufacturing method of the semiconductor pressure sensor according to the present invention for achieving the above object is a step of providing a substantially plate-like semiconductor substrate having a plurality of piezo resistors are formed on the upper surface, a protective film of a predetermined thickness on the upper and lower surfaces; ; Removing a portion of the protective film of the lower surface of the semiconductor substrate by a photo / etching method; Etching the bottom surface of the semiconductor substrate by using a protective film remaining in the bottom surface of the semiconductor substrate as a mask to form grooves and a diaframe; And anodic bonding the glass on which the pressure application hole is formed in the remaining protective film in the lower surface of the semiconductor substrate.

여기서, 상기 반도체 기판과 글래스의 애노딕 본딩 단계는 반도체 기판과 글래스의 위치를 정렬하여 상호 접촉시키는 단계와; 진공 상태에서 상기 정렬 및 접촉된 반도체 기판과 글래스를 소정 온도로 가열하는 단계와; 상기 반도체 기판과 글래스에 직류 전압을 인가하는 단계와; 상기 반도체 기판과 글래스를 소정 온도로 하강시킨 후, 직류 전압의 인가를 해제하고 냉각 및 배기하는 단계로 이루어져 있다.Here, the anodic bonding of the semiconductor substrate and the glass may include the steps of aligning the positions of the semiconductor substrate and the glass to be in contact with each other; Heating the aligned and contacted semiconductor substrate and glass to a predetermined temperature in a vacuum state; Applying a DC voltage to the semiconductor substrate and glass; After lowering the semiconductor substrate and the glass to a predetermined temperature, the step of releasing the application of DC voltage, cooling and exhausting.

상기와 같이 하여 본 발명에 의한 반도체 압력 센서 및 그 제조 방법에 의하면 압력 센서의 제조 공정중 형성되는 보호막 표면에 그대로 글래스가 애노딕 본딩됨으로써, 종래와 같은 보호막 제거 공정이 불필요하게 되고, 또한 이로써 반도체 기판의 표면 손상이나 스크래치 등의 염려가 전혀 없는 장점이 있다. 즉, 상기 반도체 기판중 압력에 가장 민감한 부분인 다이아프레임의 표면을 최적의 상태로 유지할 수 있게 되고, 이에 따라 압력 센서의 정확성이 향상되는 장점이 있다.As described above, according to the semiconductor pressure sensor and the manufacturing method thereof according to the present invention, the glass is anodically bonded to the surface of the protective film formed during the manufacturing process of the pressure sensor as it is, so that the protective film removing process as in the prior art is unnecessary, and thereby the semiconductor It is advantageous in that there is no fear of scratching or surface damage of the substrate. That is, the surface of the diaphragm, which is the most sensitive part of the pressure in the semiconductor substrate, can be maintained in an optimal state, thereby improving the accuracy of the pressure sensor.

더불어, 보호막 제거 공정이 생략됨으로서, 제조 공정수가 감소하고 또한 불량률도 그만큼 감소하는 장점이 있다.In addition, since the protective film removing step is omitted, the number of manufacturing steps is reduced, and the defect rate is also reduced.

(실시예)(Example)

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.

도3은 본 발명에 의한 반도체 압력 센서(100)를 도시한 단면도이다.3 is a cross-sectional view showing a semiconductor pressure sensor 100 according to the present invention.

도시된 바와 같이 하면에 요홈(11)이 형성되고, 상기 요홈(11)의 상부에는 매우 얇은 다이아프레임(12)이 형성되어 있으며, 상기 다이아프레임(12)에는 다수의 피에조 저항(13)이 평면상 대략 휘스톤브리지 형태로 배열 및 형성되어 있다. 또한, 상기 반도체 기판(10)의 상면 및 요홈(11)을 제외한 하면에는 일정 두께로 보호막(20)(산화막(20a) 및 질화막(20b))이 형성되어 있다. 물론, 상기 반도체 기판(10)의 상면인 보호막(20)의 표면에는 상기 피에조 저항(13)과 전기적으로 연결되도록 다수의 전극(30)이 형성되어 있으며, 이러한 구성은 종래와 동일하다.As shown, a recess 11 is formed on the bottom surface, a very thin diaphragm 12 is formed on the recess 11, and a plurality of piezo resistors 13 are formed on the diaphragm 12. The images are arranged and formed in a substantially Wheatstone bridge shape. In addition, a protective film 20 (oxide film 20a and nitride film 20b) is formed on the lower surface of the semiconductor substrate 10 except for the upper surface and the recess 11. Of course, a plurality of electrodes 30 are formed on the surface of the protective film 20, which is the upper surface of the semiconductor substrate 10, to be electrically connected to the piezo resistor 13, and this configuration is the same as in the related art.

단, 본 발명은 상기 반도체 기판(10)중 요홈(11)을 제외한 하면에 일정 두께의 보호막(20)이 더 형성되어 있고, 상기 보호막(20)에 글래스(40)가 직접 애노딕 본딩(anodic bonding)되어 있는 것이 특징이다. 물론, 상기 글래스(40)에는 상기 요홈(11)을 향하여 압력 인가용 홀(41)이 형성되어 있다.However, in the present invention, a protective film 20 having a predetermined thickness is further formed on the lower surface of the semiconductor substrate 10 except for the recesses 11, and the glass 40 is directly anodically bonded to the protective film 20. It is characterized by being bonded). Of course, the glass 40 is formed with a pressure application hole 41 toward the groove 11.

이러한 애노딕 본딩은 반도체 기판(10)과 글래스(40)의 본딩에 있어서, 전하의 이동현상을 이용하여 접합한 것으로서 상기 글래스(40)는 상기 반도체 기판(10)(실리콘)과 열팽창률이 유사한 파이렉스 브로실리케이트 글래스(40)(pyrex borosilicate glass)가 바람직하다. 상기 파이렉스 브로실리케이트 글래스(40)는 대략 3.5%의 Na2O 성분이 있어 강한 전압을 인가하면 이온화되어 접합 계면(보호막(20))으로 이동하고 이것에 의해 반도체 기판(10)의 보호막(20)과 글래스(40)가 매우 강하게 접합 또는 본딩된다.In the bonding of the semiconductor substrate 10 and the glass 40, the anodic bonding is bonded using charge transfer phenomena, and the glass 40 has a similar coefficient of thermal expansion to the semiconductor substrate 10 (silicon). Pyrex brosilicate glass 40 (pyrex borosilicate glass) is preferred. Since the Pyrex brosilicate glass 40 has a Na 2 O component of approximately 3.5% and is applied with a strong voltage, it is ionized to move to the bonding interface (protective film 20), thereby protecting the protective film 20 of the semiconductor substrate 10. And glass 40 are very strongly bonded or bonded.

도4a 내지 도4d는 본 발명에 의한 반도체 압력 센서(100)의 제조 방법을 도시한 설명도이다.4A to 4D are explanatory views showing a method of manufacturing the semiconductor pressure sensor 100 according to the present invention.

먼저 도4a에 도시된 바와 같이 상면에 다수의 피에조 저항(13)이 형성되고, 상면 및 하면에는 일정 두께의 보호막(20)(산화막(20a) 및 질화막(20b))이 형성된 대략 판상의 반도체 기판(10)을 제공한다. 물론, 이때 상기 반도체 기판(10)의 상면에는 상기 각각의 피에조 저항(13)과 전기적으로 연결된 다수의 전극(30)이 더 형성되어 있다.First, as shown in FIG. 4A, a plurality of piezo resistors 13 are formed on an upper surface thereof, and a substantially plate-shaped semiconductor substrate on which upper and lower surfaces of a protective film 20 (oxide film 20a and nitride film 20b) are formed. Provide 10. Of course, at this time, a plurality of electrodes 30 electrically connected to the respective piezo resistors 13 are further formed on the upper surface of the semiconductor substrate 10.

이어서, 도4b에 도시된 바와 같이 상기 반도체 기판(10)의 하면중 일정 부분의 보호막(20)을 사진/식각 방법으로 제거함으로써, 반도체 기판(10)의 하면중 일정 부분이 외부로 노출되도록 한다.Subsequently, as shown in FIG. 4B, a portion of the protective film 20 of the lower surface of the semiconductor substrate 10 is removed by a photo / etching method to expose a portion of the lower surface of the semiconductor substrate 10 to the outside. .

이어서, 도4c에 도시된 바와 같이 상기 반도체 기판(10)의 하면중 잔존하는 보호막(20)을 마스크로 하여 반도체 기판(10)의 하면을 일정깊이 식각하여 요홈(11) 및 두께가 매우 얇은 다이아프레임(12)을 형성한다. 물론,상기 다이아프레임(12)상에 다수의 피에조 저항(13)이 위치하게 된다.Subsequently, as shown in FIG. 4C, the lower surface of the semiconductor substrate 10 is etched with a predetermined depth by using the protective film 20 remaining in the lower surface of the semiconductor substrate 10 as a mask to form a recess 11 and a very thin diamond. The frame 12 is formed. Of course, a plurality of piezo resistors 13 are located on the diaphragm 12.

이어서, 도4d에 도시된 바와 같이 상기 반도체 기판(10)의 하면중 잔존하는 보호막(20)에 압력 인가용 홀(41)이 형성된 글래스(40)를 애노딕 본딩 방법을 이용하여 접합한다.Subsequently, as shown in FIG. 4D, the glass 40 having the pressure application hole 41 formed on the remaining protective film 20 in the lower surface of the semiconductor substrate 10 is bonded by using an anodic bonding method.

여기서, 상기 글래스(40)는 상술한 바와 같이 파이렉스 브로실리케이트 글래스(40)(pyrex borosilicate glass)가 이용될 수 있으며, 애노딕 본딩의 특성상 전하이동에 의해 상기 반도체 기판(10)의 보호막(20)과 글래스(40)가 매우 강하게 접합된다.Here, the glass 40 may be pyrex borosilicate glass 40 (pyrex borosilicate glass) as described above, the protective film 20 of the semiconductor substrate 10 by the charge transfer due to the characteristics of the anodic bonding. And glass 40 are very strongly bonded.

상기 애노딕 본딩 방법을 첨부된 도5를 참조하여 좀더 자세히 설명하면 다음과 같다.The anodic bonding method will be described in more detail with reference to FIG. 5.

먼저, 소정 부피를 갖는 챔버 내에서 반도체 기판(10)과 글래스(40)의 위치를 적절히 정렬한 후 상호 임시로 접촉시킨다. 이때, 상기 반도체 기판(10)과 글래스(40)는 일정 면적의 척(chuck)상에 위치된다.First, the positions of the semiconductor substrate 10 and the glass 40 are properly aligned in a chamber having a predetermined volume and then temporarily contacted with each other. In this case, the semiconductor substrate 10 and the glass 40 are located on a chuck of a predetermined area.

이어서, 상기 챔버 내의 온도를 일정 온도까지 올리고 또한 챔버 내측이 진공 상태가 되도록 한다. 상기 챔버의 온도는 바람직하기로는 250~350℃까지 올리고또한 진공도는 1~5*105 되도록 한다.Then, the temperature in the chamber is raised to a constant temperature and the inside of the chamber is brought into a vacuum state. The temperature of the chamber is preferably raised to 250 ~ 350 ℃ and the degree of vacuum is 1 ~ 5 * 105this Be sure to

이어서, 소정 형태의 전극(30)판을 상기 반도체 기판(10)에 접촉시킨 상태에서 가압하여 상기 글래스(40)에 더욱 강하게 접촉되도록 한다. 또한, 이때 상기 전극(30)판에 대략 350~400V의 직류 전압을 인가함으로써, 상기 반도체 기판(10) 하면의 보호막(20) 표면에 글래스(40)가 애노딕 본딩되도록 한다. 즉, 상기 전극(30)판과 척 사이에 소정의 직류 전압을 인가함으로써, 상기 전극(30)판과 척 사이의 반도체 기판(10) 및 글래스(40)가 상호 애노딕 본딩되도록 한다.Subsequently, the electrode 30 plate having a predetermined shape is pressed in the state of being in contact with the semiconductor substrate 10 so as to be in stronger contact with the glass 40. In addition, by applying a DC voltage of approximately 350 to 400V to the electrode 30 plate, the glass 40 is anodically bonded to the surface of the protective film 20 on the bottom surface of the semiconductor substrate 10. That is, by applying a predetermined DC voltage between the electrode 30 plate and the chuck, the semiconductor substrate 10 and the glass 40 between the electrode 30 plate and the chuck are anodically bonded to each other.

상기와 같은 공정의 완료후 대략 150~250℃까지 온도를 하강시키고, 전압을 해제한다. 또한 전극(30)판을 상기 반도체 기판(10)에서 분리한 후 챔바 내측을 상압으로 만든 후 배기함으로써, 상기 애노딕 본딩 공정을 완료한다.After completion of the above process, the temperature is lowered to approximately 150 to 250 ° C., and the voltage is released. In addition, the anodic bonding process is completed by separating the electrode 30 plate from the semiconductor substrate 10 and evacuating the inside of the chamber to normal pressure.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.

따라서, 본 발명에 의한 반도체 압력 센서 및 그 제조 방법에 의하면, 반도체 압력 센서 및 그 제조 방법에 의하면 압력 센서의 제조 공정중 형성되는 보호막 표면에 그대로 글래스가 애노딕 본딩됨으로써, 종래와 같은 보호막 제거 공정이 불필요하게 되고, 또한 이로써 반도체 기판의 표면 손상이나 스크래치 등의 염려가 전혀 없는 효과가 있다. 즉, 상기 반도체 기판중 압력에 가장 민감한 부분인 다이아프레임의 표면을 최적의 상태로 유지할 수 있게 되고, 이에 따라 압력 센서의 정확성이 향상되는 효과가 있다.Therefore, according to the semiconductor pressure sensor and the manufacturing method thereof according to the present invention, according to the semiconductor pressure sensor and the manufacturing method thereof, the protective film removal process as in the prior art is performed by anodically bonding the glass as it is on the surface of the protective film formed during the manufacturing process of the pressure sensor. This becomes unnecessary, and there is an effect that there is no concern about surface damage, a scratch, etc. of a semiconductor substrate by this. That is, the surface of the diaphragm, which is the most sensitive part of the pressure in the semiconductor substrate, can be maintained in an optimal state, thereby improving the accuracy of the pressure sensor.

더불어, 보호막 제거 공정이 생략됨으로서, 제조 공정수가 감소하고 또한 불량률도 그만큼 감소하는 효과가 있다.In addition, since the protective film removing step is omitted, the number of manufacturing steps is reduced, and the defective rate is also reduced.

Claims (3)

하면에 요홈이 형성되고, 상기 요홈의 상면에는 다이아프레임이 형성된 동시에, 상기 다이아프레임에는 다수의 피에조 저항이 형성된 반도체 기판과;A semiconductor substrate having a groove formed on a lower surface thereof, a diaframe formed on an upper surface of the groove, and a plurality of piezo resistors formed on the diaframe; 상기 반도체 기판의 상면 및 요홈을 제외한 하면에 일정두께로 형성된 보호막과;A protective film formed on the upper surface of the semiconductor substrate and the lower surface of the semiconductor substrate except for grooves; 상기 반도체 기판의 상면중 보호막 상면에 상기 피에조 저항과 전기적으로 연결된 다수의 전극과;A plurality of electrodes electrically connected to the piezo resistor on an upper surface of the passivation layer of the upper surface of the semiconductor substrate; 상기 반도체 기판의 하면중 보호막 하면에 압력 인가용 홀이 형성된 채 애노딕 본딩(anodic bonding)된 글래스를 포함하여 이루어진 반도체 압력 센서.A semiconductor pressure sensor comprising anodically bonded glass with a pressure application hole formed on the lower surface of the protective film of the lower surface of the semiconductor substrate. 상면에 다수의 피에조 저항이 형성되고, 상면 및 하면에는 일정 두께의 보호막이 형성된 대략 판상의 반도체 기판을 제공하는 단계와;Providing a substantially plate-like semiconductor substrate having a plurality of piezo resistors formed on an upper surface thereof, and a protective film having a predetermined thickness formed on the upper surface and the lower surface thereof; 상기 반도체 기판의 하면중 일정 부분의 보호막을 사진/식각 방법으로 제거하는 단계와;Removing a portion of the protective film of the lower surface of the semiconductor substrate by a photo / etching method; 상기 반도체 기판의 하면중 잔존하는 보호막을 마스크로 하여 반도체 기판의 하면을 일정깊이 식각하여 요홈 및 다이아프레임을 형성하는 단계와;Etching the bottom surface of the semiconductor substrate by using a protective film remaining in the bottom surface of the semiconductor substrate as a mask to form grooves and a diaframe; 상기 반도체 기판의 하면중 잔존하는 보호막에 압력 인가용 홀이 형성된 글래스를 애노딕 본딩(anodic bonding)하는 단계를 포함하여 이루어진 반도체 압력 센서의 제조 방법.And anodic bonding the glass on which the pressure application hole is formed in the remaining protective film in the lower surface of the semiconductor substrate. 제2항에 있어서, 상기 반도체 기판과 글래스의 애노딕 본딩 단계는The method of claim 2, wherein the anodizing bonding of the semiconductor substrate and the glass is performed. 반도체 기판과 글래스의 위치를 정렬하여 상호 접촉시키는 단계와;Aligning and contacting positions of the semiconductor substrate and the glass; 진공 상태에서 상기 정렬 및 접촉된 반도체 기판과 글래스를 소정 온도로 가열하는 단계와;Heating the aligned and contacted semiconductor substrate and glass to a predetermined temperature in a vacuum state; 상기 반도체 기판과 글래스에 직류 전압을 인가하는 단계와;Applying a DC voltage to the semiconductor substrate and glass; 상기 반도체 기판과 글래스를 소정 온도로 하강시킨 후, 직류 전압의 인가를 해제하고 냉각 및 배기하는 단계로 이루어진 것을 특징으로 하는 반도체 압력 센서의 제조 방법.And lowering the application of the DC voltage, cooling and exhausting the semiconductor substrate and the glass to a predetermined temperature.
KR1020020012249A 2002-03-07 2002-03-07 semiconductor pressure sensor and its manufacturing method KR20030072954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020012249A KR20030072954A (en) 2002-03-07 2002-03-07 semiconductor pressure sensor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020012249A KR20030072954A (en) 2002-03-07 2002-03-07 semiconductor pressure sensor and its manufacturing method

Publications (1)

Publication Number Publication Date
KR20030072954A true KR20030072954A (en) 2003-09-19

Family

ID=32223827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020012249A KR20030072954A (en) 2002-03-07 2002-03-07 semiconductor pressure sensor and its manufacturing method

Country Status (1)

Country Link
KR (1) KR20030072954A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705918B1 (en) * 2005-07-22 2007-04-12 미츠비시덴키 가부시키가이샤 Semiconductor pressure sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972775A (en) * 1982-10-20 1984-04-24 Hitachi Ltd Silicon strain gage type pressure sensitive device and manufacture thereof
JPS6050970A (en) * 1983-08-31 1985-03-22 Toshiba Corp Semiconductor pressure converter
JPH04359478A (en) * 1991-06-05 1992-12-11 Mitsubishi Electric Corp Anode joining methd of semiconductor pressure sensor wafer
JP2001358345A (en) * 2000-06-13 2001-12-26 Denso Corp Manufacturing method of semiconductor pressure sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972775A (en) * 1982-10-20 1984-04-24 Hitachi Ltd Silicon strain gage type pressure sensitive device and manufacture thereof
JPS6050970A (en) * 1983-08-31 1985-03-22 Toshiba Corp Semiconductor pressure converter
JPH04359478A (en) * 1991-06-05 1992-12-11 Mitsubishi Electric Corp Anode joining methd of semiconductor pressure sensor wafer
JP2001358345A (en) * 2000-06-13 2001-12-26 Denso Corp Manufacturing method of semiconductor pressure sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705918B1 (en) * 2005-07-22 2007-04-12 미츠비시덴키 가부시키가이샤 Semiconductor pressure sensor

Similar Documents

Publication Publication Date Title
US8841734B2 (en) Sensor element
US6881648B2 (en) Semiconductor wafer having a thin die and tethers and methods of making the same
EP1676310B1 (en) Method for preparing and assembling substrates
US5160560A (en) Method of producing optically flat surfaces on processed silicon wafers
JP4159895B2 (en) Capacitance type pressure sensor and manufacturing method thereof
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPS62149132A (en) Manufacture of mask for x-ray photolithography and structureobtained as the result of the manufacture
EP1336986A2 (en) Method of separating a thin semicondcutor die from a wafer
KR20030072954A (en) semiconductor pressure sensor and its manufacturing method
JP2000040677A (en) Manufacture of semiconductor element
US7319581B2 (en) Capacitive pressure sensor
JP2004354105A (en) Electric capacitance pressure sensor
JPH08279444A (en) Microstructure and manufacturing method thereof
JP5139759B2 (en) Semiconductor pressure sensor
JPS5835982A (en) Manufacture of semiconductor pressure sensor
JPH07113708A (en) Manufacture of semiconductor absolute pressure sensor
JPS592192B2 (en) handoutaiatsuriyokuhenkansouchi
JPH07130591A (en) Manufacture of wafer
JP2000269519A (en) Manufacture of semiconductor sensor
JP2001010847A (en) Method for forming anode junction
JPH06102120A (en) Production of semiconductor pressure sensor
JPH10284737A (en) Manufacture of capacitive semiconductor sensor
JPH10170374A (en) Manufacture of capacitive transducer and capacitive transducer
JPH05167083A (en) Semiconductor substrate having cavity region therein and fabrication thereof
JP2021012146A (en) Semiconductor pressure sensor and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application