KR20030068663A - Apparatus and method for synchronization of non-volatile memory information between duplexing board - Google Patents

Apparatus and method for synchronization of non-volatile memory information between duplexing board Download PDF

Info

Publication number
KR20030068663A
KR20030068663A KR1020020008158A KR20020008158A KR20030068663A KR 20030068663 A KR20030068663 A KR 20030068663A KR 1020020008158 A KR1020020008158 A KR 1020020008158A KR 20020008158 A KR20020008158 A KR 20020008158A KR 20030068663 A KR20030068663 A KR 20030068663A
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
central processing
processing unit
active
access
Prior art date
Application number
KR1020020008158A
Other languages
Korean (ko)
Inventor
김남호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020008158A priority Critical patent/KR20030068663A/en
Publication of KR20030068663A publication Critical patent/KR20030068663A/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20Employing a main memory using a specific memory technology
    • G06F2212/202Non-volatile memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

PURPOSE: A device and method for synchronizing nonvolatile memory information between duplex boards is provided to synchronize data of a nonvolatile area for storing environment of a system for operating a duplex board in the same environment as a board which was operated in an active area when the duplex board is changed from a standby state to an active state. CONSTITUTION: CPUs(201,211) are operated independently in each board and access to a nonvolatile memory with a predetermined privilege. In an access request of the CPUs(201,211), bus control units(203,213) check an abbreviated alert, and control and read/write a bus access request in accordance with a use of the abbreviated alert. Data of nonvolatile memory(205,215) are synchronized according as the CPUs(201,211) are accessed to an identical area through the bus control units(203,213). The device for synchronizing nonvolatile memory information transmits and receives abbreviated alert between the bus control units(203,213), and informs other CPU an access to the nonvolatile memory(205,215).

Description

이중화 보드간의 비휘발성 메모리 정보 동기화 장치 및 방법{Apparatus and method for synchronization of non-volatile memory information between duplexing board}Apparatus and method for synchronization of non-volatile memory information between duplexing board}

본 발명은 이중화 시스템에서 이중화된 각 보드(액티브 보드 및 스탠바이 보드)의 동작 환경 정보를 저장하고 있는 비휘발성 메모리 데이터에 대한 동기화 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for synchronizing nonvolatile memory data that stores operating environment information of each redundant board (active board and standby board) in a redundant system.

일반적으로 전자 통신 시스템에서는 신뢰성을 고려하여 CPU 보드와 같이 시스템에서 기능이 상실되면 전체 시스템 동작에 치명적인 장애를 일으키는 프로세서 보드들은 액티브/스탠바이(Active/Standby)의 두 가지 상태를 가지는 이중화 구조로 구성을 하고 있다.In general, in the case of electronic communication systems, processor boards such as CPU boards, which cause a fatal failure in the overall system operation, such as CPU boards, are configured in a redundant structure having two states of active / standby. Doing.

이중화 프로세서 보드들은 한 개는 액티브 상태로 정상적인 동작을 하고, 나머지 한 개는 스탠바이 상태로 대기하고 있다가 액티브 상태의 보드에 이상이 있을 경우에 액티브 상태로 전환을 하여 시스템이 정상적으로 동작하도록 한다.One of the redundant processor boards operates normally in the active state, the other standby in the standby state, and then switches to the active state when there is an error in the active board so that the system can operate normally.

이중화 시스템의 절체는 크게 하드웨어의 요구에 의한 절체와 소프트웨어의 요구에 의한 절체로 나뉜다. 하드웨어적인 요구는 일반적으로 온도 실패(fail), 전원 실패(power fail), 리셋(reset), 하드웨어 감시(hardware watchdog)의 경우에 발생하고, 소프트웨어적인 요구는 소프트웨어 리셋(software reset), 핫스왑(hotswap), 메모리 오버플로우(memory overflow), 그 외 시스템의 요구에 따른 것 등으로 인해 발생한다.The changeover of the redundancy system is largely divided into the change by the demand of hardware and the change by the demand of software. Hardware requirements typically arise in the case of temperature failures, power failures, resets, and hardware watchdogs, while software requirements arise from software resets and hotswap. ), Memory overflow, and other system requirements.

일반적으로 액티브와 스탠바이 보드 사이에는 버스 제어부를 이중화 정보를 나누게 되어 있다. 이중화 신호들은 설계하기에 따라서 각각 운용하는 방식이 다르다. 스탠바이 보드가 일정한 주기로 액티브 보드의 상태를 점검하여(레지스터의 값을 읽음) 절체를 일으킬 수도 있고, 절체 상황 발생시 액티브 보드가 인터럽트 신호를 이용하여 스탠바이 보드에 절체를 요청하는 방식으로 구성될 수도 있다.In general, the bus controller divides redundancy information between the active and standby boards. The redundancy signals operate differently depending on the design. The standby board may check the state of the active board (read the value of the register) at regular intervals to cause a changeover, or when the changeover situation occurs, the active board may request a transfer to the standby board using an interrupt signal.

도 1은 일반적인 이중화 시스템 구성도이다.1 is a configuration diagram of a general redundancy system.

도 1을 참조하면, 액티브 보드(100) 및 스탠바이 보드(110)는 중앙 처리부(101)(111)와 버스 제어부(103)(113)를 각각 포함하고, 버스 제어부(103)(113)를 통해서 이중화 신호를 주고 받으면서 이중화 동작을 수행한다. 즉, 액티브 보드(100)의 중앙 처리부(101)는 버스 제어부(103)를 통해 이중화 신호 및 절체 요구신호를 스탠바이 보드(110)로 전달함으로써, 스탠바이 보드(110)의 중앙 처리부(113)에서 액티브 모드로 동작하게 된다.Referring to FIG. 1, the active board 100 and the standby board 110 each include a central processing unit 101, 111, and bus control units 103 and 113, and through the bus control units 103 and 113. Redundancy operation is performed by sending and receiving redundancy signals. That is, the central processing unit 101 of the active board 100 transmits the redundancy signal and the transfer request signal to the standby board 110 through the bus control unit 103, thereby active in the central processing unit 113 of the standby board 110. Will operate in mode.

그러나, 이중화 보드(100)(110) 간에는 이중화를 위해 각 메모리의 환경 정보가 항상 일치하여야 만이, 이중화 동작이 효율적으로 이루어진다.However, the duplication board 100 and 110 must be consistent with the environment information of each memory for duplication at all times, so the duplication operation is efficiently performed.

그리고, 이중화 신호들은 설계하기에 따라서 각각 운용하는 방식이 다르다. 스탠바이 보드가 일정한 주기로 액티브 보드의 상태를 점검하여 즉, 레지스터 값을 읽어들인 후 절체를 일으킬 수도 있고, 절체 상황이 발생시 액티브 보드가 인터럽트 신호를 이용하여 스탠바이 보드에 절체를 요청하는 방식으로 구성할 수도 있다.And, the redundant signals are operated differently depending on the design. The standby board checks the status of the active board at regular intervals, that is, it may cause a transfer after reading a register value, or when the changeover situation occurs, the active board may request a transfer to the standby board using an interrupt signal. have.

그러나, 소프트웨어 절체시 스탠바이 보드는 액티브 보드가 어떤 절체 원인에 의해서 절체를 요구하는 지를 알지 못하기 때문에 시스템의 에러관리와 주된 절체 원인을 알기에 어렵다. 따라서 자주 발생하는 절체 원인을 분석하여 시스템을 안정화하는데 어려움이 있게 된다.However, when switching the software, the standby board does not know which switching cause requires the switching, so it is difficult to know the error management of the system and the main switching cause. Therefore, it is difficult to stabilize the system by analyzing frequent switching causes.

본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 이중화된 보드가 스탠바이에서 액티브 상태로 변경되어 서비스를 제공할 때 상기 액티브 상태에서 동작하던 보드와 같은 환경에서 동작할 수 있도록 시스템의 환경 정보를저장하는 비휘발성 영역의 데이터를 동기화할 수 있도록 한 이중화 보드간의 비휘발성 메모리 정보 동기화 장치 및 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and the environment of a system so that a redundant board is changed from standby to an active state to operate in the same environment as the board operating in the active state when providing a service. It is an object of the present invention to provide an apparatus and method for synchronizing nonvolatile memory information between redundant boards to synchronize data in a nonvolatile region for storing information.

도 1은 종래 이중화 시스템 구성도.1 is a configuration diagram of a conventional redundant system.

도 2는 본 발명에 따른 이중화 시스템에서 각 보드간의 환경 정보 동기화 장치를 나타낸 구성도.Figure 2 is a block diagram showing an environment information synchronization device between each board in a redundancy system according to the present invention.

도 3은 본 발명 실시 예에 따른 이중화 시스템에서 각 보드간의 환경 정보 동기화 방법을 나타낸 플로우 챠트.3 is a flowchart illustrating a method for synchronizing environmental information between boards in a redundant system according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200...액티브 보드210...스탠바이 보드200 ... active board 210 ... standby board

201,211...중앙 처리부203,213...버스 제어부201,211 ... Central Processing Unit203,213 ... Bus Control Unit

205,215...비휘발성 메모리Non-volatile Memory

상기한 목적 달성을 위한, 본 발명에 따른 이중화 보드간의 비휘발성 메모리 데이터 동기화 장치는,In order to achieve the above object, a non-volatile memory data synchronization device between redundant boards according to the present invention,

초기화시 시스템 정책에 따라 액티브 또는 스탠바이로 초기화되는 액티브 및 스탠바이 보드 내에; 상기 보드 내에 액티브 동작시 소정의 권한을 가지고 비휘발성 메모리에 접근 요청하는 중앙 처리부와, 상기 중앙 처리부의 접근 요청시 사용중 신호를 검사한 후 사용중 신호의 사용 여부에 따라 버스 접근 요청을 제어하는 버스 제어부 및, 상기 중앙 처리부에서 사용중 신호를 발생시키고 버스 제어부에 의한 영역의 접근으로 데이터가 동기화되는 비휘발성 메모리를 각각 포함하는 것을 특징으로 한다.In the active and standby board initialized to active or standby in accordance with the system policy upon initialization; A central processing unit which requests access to a nonvolatile memory with a predetermined authority during an active operation in the board, and a bus controller which controls a bus access request according to whether a busy signal is used after checking a busy signal when accessing the central processor; And a nonvolatile memory for generating a signal in use by the central processing unit and synchronizing data by access of an area by a bus controller.

바람직하게, 상기 버스 제어부 상호간에 사용중 신호를 주고 받아 상대방 중앙 처리부에 비휘발성 메모리로의 접근을 알리는 것을 특징으로 한다.Preferably, the bus control unit transmits a busy signal to each other to inform the counterpart central processing unit of the access to the nonvolatile memory.

바람직하게, 상기 중앙 처리부는 비휘발성 메모리로의 접근시 1개의 하드웨어적인 연결 통로로 같은 주소에 동시에 접근하는 것을 특징으로 한다.Preferably, the central processing unit simultaneously accesses the same address through one hardware connection path when accessing the nonvolatile memory.

그리고, 본 발명에 따른 이중화 보드 간의 비휘발성 메모리 데이터 동기화 방법은, 시스템 정책에 따라 액티브 또는 스탠바이로 초기화되어 비휘발성 메모리의 영역에 소정의 접근 권한을 가지고 동작하는 단계; 중앙 처리부에서 비휘발성 메모리로의 접근시 사용중 신호를 검사한 후 그 결과에 따라 비휘발성 메모리로의접근을 제어하는 단계; 상기 사용중 신호의 사용 허가이면 중앙 처리부에서 사용중 신호를 발생시키고 비휘발성 메모리로의 접근을 수행하는 단계; 상기 중앙 처리부에서 비휘발성 메모리에 대한 기록 명령을 버스 제어부에 의해 하드웨어 경로를 통해 각 비휘발성 메모리의 동일 영역에 동시에 수행하여 데이터를 동기화시키는 단계를 포함하는 것을 특징으로 한다.The nonvolatile memory data synchronization method according to the present invention may include: initializing an active or standby state according to a system policy and operating with a predetermined access right in an area of the nonvolatile memory; Checking the busy signal upon access to the nonvolatile memory from the central processing unit and controlling access to the nonvolatile memory according to the result; Generating a busy signal and performing access to a nonvolatile memory in a central processing unit if the busy signal is allowed to be used; And performing, by the central processing unit, a write command for the nonvolatile memory to the same area of each nonvolatile memory through a hardware path by the bus controller to synchronize data.

바람직하게, 상기 사용중 신호의 검사는 중앙 처리부에서 상기 사용중 신호를 이용하여 비휘발성 메모리에 대한 접근을 상대 중앙 처리부에게 알릴 수 있도록 한 것을 특징으로 한다.Preferably, the checking of the busy signal may enable the central processing unit to inform the counterpart central processing unit of the access to the nonvolatile memory using the busy signal.

바람직하게, 상기 초기화 과정이 끝난 후 액티브로 동작하는 중앙 처리부에서 자신측 비휘발성 메모리의 모든 영역을 기록하여 상대방 비휘발성 메모리에 기록하여 초기에 발생할 수 있는 두 보드간 정보 불일치를 막는 것을 특징으로 한다.Preferably, after the initialization process, an active central processing unit records all areas of its own nonvolatile memory and writes them to the other party's nonvolatile memory to prevent information mismatch between two boards. .

바람직하게, 스탠바이로 동작하는 중앙 처리부에서 액티브 중앙 처리부의 이상 또는 오류 발생시 자신의 비휘발성 메모리에서 정보를 읽어 액티브로 초기화되고 액티브로서 동작하는 단계를 포함하는 것을 특징으로 한다.Preferably, the central processing unit operating in a standby state, in the event of an error or error in the active central processing unit reads information from its own non-volatile memory is initialized to be active and operating as an active.

상기와 같은 본 발명 실시 예에 따른 이중화 보드간의 비휘발성 메모리 데이터 동기화 장치 및 방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.The apparatus and method for synchronizing nonvolatile memory data between redundant boards according to an exemplary embodiment of the present invention as described above will be described with reference to the accompanying drawings.

액티브 보드(200) 및 스탠바이 보드(210)에는 중앙 처리부(CPU)(201,211), 버스 제어부(203,213), 비휘발성 메모리(NVRAM: Non-Volatile RAM)(205,215)를 각각 포함하며, 상기 중앙 처리부(201,211)는 각 보드에서 독립적으로 동작하며 비휘발성 메모리(205,215)에 접근하여 소정의 권한을 가지고 동작한다.The active board 200 and the standby board 210 include central processing units (CPUs) 201 and 211, bus control units 203 and 213, and non-volatile memory (NVRAM) 205 and 215, respectively. The 201 and 211 operate independently on each board, and access the nonvolatile memories 205 and 215 and operate with predetermined rights.

그리고, 버스 제어부(230)는 비휘발성 메모리(205,215)에 접근하여 리드/라이트 명령을 수행하며, 버스 제어부(203,213)간에는 메모리 영역의 접근 시 상기 상대방 중앙 처리부(201,211)에 사용중 신호(Inuse signal)로 알려주어 그 신호에 따라 비휘발성 메모리(205,215)의 접근 권한을 결정해 준다. 즉, 사용중 신호(220)는 각 중앙 처리부(201,211)가 독립적으로 동작하고 각 비휘발성 메모리(205,215)로의 하드웨어적인 연결 통로(230)는 1개이므로 중앙 처리부(201,211)에서 상기 신호를 이용하여 비휘발성 메모리(205,215)에 대한 접근을 상대 중앙 처리부에 알릴 수 있다.The bus controller 230 accesses the nonvolatile memories 205 and 215 to perform a read / write command, and the bus controllers 203 and 213 are in use by the counterpart central processing unit 201 and 211 when the memory area is accessed. In this case, the access rights of the nonvolatile memories 205 and 215 are determined according to the signal. In other words, the busy signal 220 is operated by each of the central processing units 201 and 211 independently and has one hardware connection path 230 to each of the nonvolatile memories 205 and 215. Access to volatile memories 205 and 215 can be communicated to the relative central processing unit.

비휘발성 메모리(203,213)는 시스템의 환경 정보를 저장하는 메모리 영역으로 전원이 없어도 정보가 유지되며, 어떤 중앙 처리부(201,211)로부터 접근 요청이 있는지 알 수가 없다.The nonvolatile memories 203 and 213 are memory regions for storing environmental information of the system, and the information is maintained even when there is no power supply. The nonvolatile memories 203 and 213 may not know which central processing unit 201 or 211 requests access.

그리고, 하드웨어 경로(230)는 버스 제어부(203,213)를 통하여 비휘발성 메모리(205,215)에 접근하고자 할 경우 사용되는 물리적인 연결로, 중앙 처리부(201,211)에서 버스 제어부(203,213)를 통하여 비휘발성 메모리(203,213)에 접근하고자 할 경우 두 개의 비휘발성 메모리(203,213)를 같은 주소로 동시에 접근한다.In addition, the hardware path 230 is a physical connection used to access the nonvolatile memories 205 and 215 through the bus controllers 203 and 213. The hardware path 230 is connected to the nonvolatile memories through the bus controllers 203 and 213 in the central processing unit 201 and 211. In order to access 203 and 213, two nonvolatile memories 203 and 213 are simultaneously accessed to the same address.

이러한 이중화된 각 보드(200,210)는 초기화시 시스템 정책에 따라 그 보드의 역할이 액티브 또는 스탠바이로 초기화된다. 상기 액티브 보드(200)는 서비스를 수행하며 비휘발성 메모리(205,215)의 영역에 대하여 리드/라이트 권한을 가지고 동작한다.Each of these redundant boards 200 and 210 is initialized to active or standby according to system policy upon initialization. The active board 200 performs a service and operates with read / write rights to the areas of the nonvolatile memories 205 and 215.

그리고 스탠바이 보드(210)는 액티브 보드(200)의 백업(Backup) 역할을 수행하며, 액티브 보드(200)의 비정상적인 동작시 액티브 보드로 동작하며 비휘발성 메모리 영역에 대한 리드 권한만을 가지고 동작한다.The standby board 210 serves as a backup of the active board 200, and acts as an active board during abnormal operation of the active board 200, and operates only with a read right to the nonvolatile memory area.

비휘발성 메모리(205,215)의 데이터 동기와 각 중앙 처리부(201,211)의 비휘발성 메모리 영역의 독립적인 접근 동작에 대하여 설명하면 다음과 같다.The data synchronization of the nonvolatile memories 205 and 215 and the independent access operations of the nonvolatile memory regions of the central processing units 201 and 211 will be described below.

먼저, 이중화된 각 보드는 초기화시 시스템 정책에 따라 액티브 또는 스탠바이 모드로 초기화되는 데(S101), 이때 액티브 보드는 서비스를 수행하며 비휘발성 메모리의 영역에 대하여 리드/라이트 권한을 가지고 동작하고, 스탠바이 보드는 액티브의 백업 역할을 수행하여 액티브의 비정상적인 동작시 액티브로 동작하며 비휘발성 메모리 영역에 대한 리드 권한만을 가지고 동작한다(S102,S103).First, each redundant board is initialized to an active or standby mode according to a system policy at initialization (S101). At this time, the active board performs a service and operates with read / write authority to a nonvolatile memory area. The board acts as a backup of the active and operates in an active state during the abnormal operation of the active and operates only with a read right to the nonvolatile memory area (S102 and S103).

시스템이 동작하면(S104), 중앙 처리부(201,211)에서 버스 제어부(203,213)를 통해 비휘발성 메모리에 대한 접근을 요청한다(S105). 이때 상기 중앙 처리부(201,211)는 사용중 신호를 검사한다(S106). 이는 비휘발성 메모리(205,215)에 대한 접근을 사용중 신호를 이용하여 상대측 중앙 처리부(201,211)에 알려 주어, 사용중 신호의 사용 여부를 검사한다. 즉, 중앙 처리부에서 비휘발성 메모리(205)(215)에 접근하고자 할 경우 버스 제어부(203)(213)를 통해 사용 중 신호(220)를 상대측 중앙 처리부로부터 전달하여 신호의 사용 여부를 확인하여, 사용하지 않을 경우 사용 가능 상태이므로 사용중 신호를 발생시키게 된다.When the system operates (S104), the central processing unit 201,211 requests access to the nonvolatile memory through the bus controllers 203,213 (S105). At this time, the central processing unit 201, 211 checks the busy signal (S106). This informs the counterpart central processing unit 201, 211 of the access to the nonvolatile memories 205 and 215 using the busy signal to check whether the busy signal is used. That is, when the central processor wants to access the nonvolatile memories 205 and 215, the bus controller 203 and 213 transmit the busy signal 220 from the counterpart central processor to determine whether the signal is used. If it is not used, it can be used, which generates a busy signal.

이때 중앙 처리부는 사용중 신호가 사용 가능(yes)상태이면 사용 중 신호를 발생시키고 비휘발성 메모리(205)(215)에 접근한다. 그리고 사용중 신호가 사용 불가능(no) 상태이면 다른 중앙 처리부가 비휘발성 메모리에 접근하고 있는 상태이므로(S107), 비휘발성 메모리 접근을 기다리다가 중앙 처리부(201)(211)에게 비휘발성 메모리(205)(215)에 접근할 수 없음을 알린다.In this case, if the busy signal is in a yes state, the CPU generates a busy signal and accesses the nonvolatile memory 205 and 215. If the busy signal is not available (no), the other central processing unit is approaching the nonvolatile memory (S107), and thus waits for the nonvolatile memory access to the central processing unit 201 and 211 to the nonvolatile memory 205. Notify that 215 is not accessible.

그러면, 액티브 보드(200)의 중앙 처리부(201)는 비휘발성 메모리(205)(215)에 대한 기록 명령의 수행하게 되는데, 버스 제어부(203)에 의해 하드웨어 경로(230)를 통하여 각 비휘발성 메모리(205)(215)의 동일 영역에 동시에 수행하여 같은 영역에 같은 정보가 저장되어 동기화된다. 그리고, 리드 명령시 비휘발성 메모리(205)(215) 정보가 변경되지 않으므로 동기화할 필요는 없다.Then, the central processing unit 201 of the active board 200 executes a write command to the nonvolatile memories 205 and 215. Each of the nonvolatile memories is performed by the bus controller 203 through the hardware path 230. The same information is stored and synchronized in the same area at the same time in the (205) and 215 areas. In addition, since the information of the nonvolatile memory 205 (215) does not change during the read command, it is not necessary to synchronize.

액티브로 동작하는 중앙 처리부(201)는 초기화 과정이 끝난 뒤 비휘발성 메모리(205,215)의 모든 영역을 리드하였다가 기록하여 초기에 발생할 수 있는 두 보드(200,210)간 정보 불일치를 방지한다.The active central processing unit 201 reads and writes all areas of the nonvolatile memories 205 and 215 after the initialization process is completed to prevent information mismatch between the two boards 200 and 210 that may occur initially.

스탠바이로 동작하는 중앙 처리부(211)는 액티브 중앙 처리부(201)의 이상이나 오류 발생시 자신의 비휘발성 메모리(215)에서 정보를 읽어 액티브 보드로 초기화되고 액티브 모드로 동작한다.The central processing unit 211 operating as a standby reads information from its nonvolatile memory 215 when an error or an error occurs in the active central processing unit 201, initializes the active board, and operates in the active mode.

이상에서 설명한 바와 같이, 본 발명에 따른 이중화 보드간의 비휘발성 메모리 정보 동기화 장치 및 방법에 의하면, 물리적인 하드웨어 경로를 사용하여 비휘발성 메모리 정보 동기화를 수행하여 소프트웨어적인 부담을 줄일 수 있을 뿐만 아니라, 사용중 신호를 이용하여 각 중앙 처리부의 비휘발성 메모리로의 동시 접근을 방지하는 효과가 있다.As described above, according to the apparatus and method for synchronizing nonvolatile memory information between redundant boards according to the present invention, the non-volatile memory information synchronization can be performed by using a physical hardware path to reduce software burden, and By using the signal, there is an effect of preventing simultaneous access to the nonvolatile memory of each central processing unit.

액티브 상태에서 비휘발성 메모리 정보를 모두 읽었다가 쓰는 방법으로 서로 다른 보드간 비휘발성 정보 동기화가 쉽게 이루어질 수 있다. 또한 스탠바이 상태에서 사용중 신호를 참조하여 비휘발성 메모리에 접근할 수 있으므로 보다 많은 작업을 스탠바이 상태에서 수행할 수 있으며, 이중화 시스템 구성을 간단하게 할 수 있는 효과가 있다.Synchronizing nonvolatile information between different boards can be easily achieved by reading and writing all nonvolatile memory information in the active state. In addition, since the nonvolatile memory can be accessed by referring to the busy signal in the standby state, more operations can be performed in the standby state, thereby simplifying the redundant system configuration.

Claims (7)

초기화시 시스템 정책에 따라 액티브 또는 스탠바이로 초기화 되는 액티브 및 스탠바이 보드 내에; 각 보드에서 독립적으로 동작하며 소정의 권한을 가지고 비휘발성 메모리에 접근하는 중앙 처리부와, 상기 중앙 처리부의 접근 요청시 사용중 신호를 검사한 후 사용중 신호의 사용 여부에 따라 버스 접근 요청을 제어하고 리드/라이트하는 버스 제어부 및, 상기 중앙 처리부에서 버스 제어부를 통해 동일 영역의 접근에 따라 데이터가 동기화되는 비휘발성 메모리를 포함하는 것을 특징으로 하는 이중화 보드간의 비휘발성 메모리 정보 동기화 장치.In the active and standby board initialized to active or standby in accordance with the system policy at initialization; A central processing unit that operates independently on each board and accesses a nonvolatile memory with a predetermined authority, and checks a busy signal when the central processor access request and controls a bus access request according to whether the busy signal is used or not. And a non-volatile memory in which data is synchronized in accordance with the access of the same area through the bus controller in the central processing unit. 제 1항에 있어서,The method of claim 1, 상기 버스 제어부 상호간에 사용중 신호를 주고 받아 상대방 중앙 처리부에 비휘발성 메모리로의 접근을 알리는 것을 특징으로 하는 이중화 보드간의 비휘발성 메모리 정보 동기화 장치.And transmitting and receiving a busy signal between the bus controllers to notify each other's central processing unit of access to the nonvolatile memory. 제 1항에 있어서,The method of claim 1, 상기 중앙 처리부는 비휘발성 메모리로의 접근시 1개의 하드웨어적인 연결 통로로 같은 주소에 동시에 접근하는 것을 특징으로 하는 이중화 보드간의 비휘발성 메모리 정보 동기화 장치.And the central processing unit simultaneously accesses the same address through one hardware connection path when accessing the nonvolatile memory. 시스템 정책에 따라 액티브 또는 스탠바이로 초기화되어 비휘발성 메모리의 영역에 소정의 접근 권한을 가지고 동작하는 단계;Initiating active or standby according to a system policy to operate with a predetermined access right to an area of the nonvolatile memory; 중앙 처리부에서 비휘발성 메모리로의 접근시 사용중 신호를 검사한 후 그 결과에 따라 비휘발성 메모리로의 접근을 제어하는 단계;Checking the busy signal when the CPU accesses the nonvolatile memory and controlling access to the nonvolatile memory according to the result; 상기 사용중 신호의 사용 허가이면 중앙 처리부에서 사용중 신호를 발생시키고 비휘발성 메모리로의 접근을 수행하는 단계;Generating a busy signal and performing access to a nonvolatile memory in a central processing unit if the busy signal is allowed to be used; 상기 중앙 처리부에서 비휘발성 메모리에 대한 기록 명령을 버스 제어부에 의해 하드웨어 경로를 통해 각 비휘발성 메모리의 동일 영역에 동시에 수행하여 데이터를 동기화시키는 단계를 포함하는 것을 특징으로 하는 이중화 보드간의 비휘발성 메모리 정보 동기화 방법Non-volatile memory information between the redundant boards, wherein the central processing unit simultaneously performs a write command for the nonvolatile memory to the same region of each nonvolatile memory through a hardware path by a bus controller to synchronize data. Sync method 제 4항에 있어서,The method of claim 4, wherein 상기 사용중 신호의 검사는 중앙 처리부에서 상기 사용중 신호를 이용하여 비휘발성 메모리에 대한 접근을 상대 중앙 처리부에게 알릴 수 있도록 한 것을 특징으로 하는 이중화 보드간의 비휘발성 메모리 정보 동기화 방법.The checking of the busy signal enables the central processing unit to inform a counterpart central processing unit of the access to the nonvolatile memory using the busy signal. 제 4항에 있어서,The method of claim 4, wherein 상기 초기화 과정이 끝난 후 액티브로 동작하는 중앙 처리부에서 자신측 비휘발성 메모리의 모든 영역을 기록하여 상대방 비휘발성 메모리에 기록하여 초기에 발생할 수 있는 두 보드간 정보 불일치를 막는 것을 특징으로 하는 이중화 보드간의 비휘발성 메모리 정보 동기화 방법.After the initialization process, the active central processing unit records all areas of its own nonvolatile memory and writes them to the other party's nonvolatile memory to prevent information inconsistency between the two boards that may initially occur. How to synchronize nonvolatile memory information. 제 4항에 있어서,The method of claim 4, wherein 상기 스탠바이 모드로 동작하는 중앙 처리부에서 액티브 중앙 처리부의 이상 또는 오류 발생시 자신의 비휘발성 메모리에서 정보를 읽어 액티브로 초기화되고 액티브로서 동작하는 단계를 포함하는 것을 특징으로 하는 이중화 보드간의 비휘발성 메모리 정보 동기화 방법.And synchronizing nonvolatile memory information between the redundant boards by reading information from the nonvolatile memory of the active central processing unit in the standby mode and operating as an active unit. Way.
KR1020020008158A 2002-02-15 2002-02-15 Apparatus and method for synchronization of non-volatile memory information between duplexing board KR20030068663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020008158A KR20030068663A (en) 2002-02-15 2002-02-15 Apparatus and method for synchronization of non-volatile memory information between duplexing board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020008158A KR20030068663A (en) 2002-02-15 2002-02-15 Apparatus and method for synchronization of non-volatile memory information between duplexing board

Publications (1)

Publication Number Publication Date
KR20030068663A true KR20030068663A (en) 2003-08-25

Family

ID=32221477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020008158A KR20030068663A (en) 2002-02-15 2002-02-15 Apparatus and method for synchronization of non-volatile memory information between duplexing board

Country Status (1)

Country Link
KR (1) KR20030068663A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542123B1 (en) * 2002-12-11 2006-01-11 한국전자통신연구원 Ethernet Channel Dualizing Apparatus of Dualizing Ethernet Switch Board
KR100811559B1 (en) * 2006-08-08 2008-03-10 경북대학교 산학협력단 Method and apparatus managing data storage partitions for non-volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542123B1 (en) * 2002-12-11 2006-01-11 한국전자통신연구원 Ethernet Channel Dualizing Apparatus of Dualizing Ethernet Switch Board
KR100811559B1 (en) * 2006-08-08 2008-03-10 경북대학교 산학협력단 Method and apparatus managing data storage partitions for non-volatile memory

Similar Documents

Publication Publication Date Title
US5495570A (en) Mirrored memory multi-processor system
JPH09146842A (en) Storage subsystem
JP3987241B2 (en) Inter-system information communication system
JP2000181887A (en) Fault processing method for information processor and storage controller
US6389554B1 (en) Concurrent write duplex device
JP4182948B2 (en) Fault tolerant computer system and interrupt control method therefor
JP2006172243A (en) Fault-tolerant computer device and synchronization method for the same
JP2006114064A (en) Storage subsystem
JP2006155678A (en) Multiplexing control system and multiplexing method
KR20030068663A (en) Apparatus and method for synchronization of non-volatile memory information between duplexing board
KR20020011745A (en) schematic method of warm standby duplicating device
JP2005122763A (en) Storage device
KR20000032947A (en) Processor duplexing device of communication system
JPH0534877B2 (en)
JPH0238969B2 (en)
JP2716571B2 (en) Redundant data security device
KR19990028356U (en) Circuit board redundancy device of communication system
KR19980067077A (en) Redundant Control System and Its Control Method
JPH06259274A (en) Duplex system
KR20030024472A (en) Apparatus for multiplexing CPU and Method thereof
KR20050070171A (en) Processor duplexed board
JP3112280B2 (en) Computer system
JPH0474739B2 (en)
JPH03268007A (en) Sequence controller
JPH08137709A (en) Information processing system

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination