KR20030066102A - A Signal Processing Device - Google Patents
A Signal Processing Device Download PDFInfo
- Publication number
- KR20030066102A KR20030066102A KR1020020006276A KR20020006276A KR20030066102A KR 20030066102 A KR20030066102 A KR 20030066102A KR 1020020006276 A KR1020020006276 A KR 1020020006276A KR 20020006276 A KR20020006276 A KR 20020006276A KR 20030066102 A KR20030066102 A KR 20030066102A
- Authority
- KR
- South Korea
- Prior art keywords
- sampling period
- signal
- sampling
- signal processing
- frequency
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1265—Non-uniform sampling
- H03M1/127—Non-uniform sampling at intervals varying with the rate of change of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
본 발명은 신호처리장치에 관한 것으로, 보다 상세하게는 일정 주파수로 샘플링할 때 그보다 더 높은 주파수의 신호를 감지하지 못하는 것을 여러 개의 낮은 주파수의 조합 주파수를 이용하여 감지할 수 있도록 하는 신호처리장치에 관한 것이다.The present invention relates to a signal processing device, and more particularly, to a signal processing device that can detect a combination of a plurality of low frequencies that can not detect a higher frequency signal when sampling at a certain frequency It is about.
가전 기기나 산업 기기 등에 사용되는 시스템에서 일정 입력에 대해 신호 처리를 함에 있어서 디지털 신호로 변환한 후 이에 대응하는 출력을 산출하여 임의의 출력을 내보냄으로 인해서 안정된 신호 처리를 행할 수 있다.In signal processing for a certain input in a system used in home appliances or industrial equipment, the signal is converted into a digital signal, and then, an output corresponding to the digital signal can be calculated to output an arbitrary output, thereby performing stable signal processing.
도 1은 이런 구성을 갖는 종래 기술 구성의 한 예이다. 종래의 디지털 신호처리장치는, 아날로그 입력 신호에 대해 일정한 주파수를 가지고 샘플링을 행하는 아날로그/디지털(A/D)변환부(10)와, A/D 변환부(10)에서 얻은 임의의 디지털 입력에 대해 적절한 출력을 만들기 위해 산술, 논리 등의 디지털 처리 과정을 행하는 디지털 신호 처리부(DSP)(20), 부가적으로 입력에 대한 아날로그 출력이 필요할 때 디지털 신호 처리부(20)의 디지털 신호를 아날로그 신호로 변환하여 주는 디지털/아날로그(D/A)변환부(30) 및, 변환된 아날로그 신호를 출력하는 아날로그 출력부(40)로 구성되어 있다.1 is an example of a prior art configuration having such a configuration. Conventional digital signal processing apparatus includes an analog / digital (A / D) converter 10 that performs sampling with a constant frequency on an analog input signal, and any digital input obtained from the A / D converter 10. Digital signal processing unit (DSP) 20 that performs digital processing such as arithmetic, logic, etc. to make an appropriate output for the digital signal, and additionally converts the digital signal of the digital signal processing unit 20 into an analog signal when an analog output to the input is required. It consists of a digital-to-analog (D / A) converter 30 for converting and an analog output unit 40 for outputting the converted analog signal.
도 2는 이런 종래 기술 구성에서 신호가 처리되는 과정의 예를 나타난 것이다.2 shows an example of a process in which signals are processed in this prior art configuration.
일정한 주파수를 가진 신호원의 신호를 받아 A/D 변환부(10)에서 일정한 샘플링 주기 T로 측정된 값을 보여준다. 도 2의 (가) 및 (나)는 신호원의 주파수를 Fi라 할 때 샘플링 주파수가 Fi인 경우를 나타낸 것으로, 어떤 경우는 0, 어떤 경우는 일정한 값으로만 인식한다. 즉, 입력 신호를 제대로 인식하지 못하여 이 경우 출력은 믿을 것이 못된다.The A / D converter 10 receives a signal of a signal source having a constant frequency and shows a value measured at a constant sampling period T. 2 (a) and 2 (b) show a case in which the sampling frequency is Fi when the frequency of the signal source is Fi. In some cases, it is recognized as 0 and in some cases only as a constant value. In other words, the input signal is not properly recognized, so the output is unreliable in this case.
이에 반하여 도 2의 (다)는 입력 신호 주파수의 4배(즉, Fi/4)의 샘플링 주파수를 갖는 A/D 변환부(10)에서 입력신호가 변화하는 과정을 어느 정도 반영해 주는 것을 볼 수가 있다.On the contrary, FIG. 2 (c) shows that the A / D converter 10 having a sampling frequency of four times the input signal frequency (that is, Fi / 4) reflects the change of the input signal to some extent. There is a number.
일반적으로 디지털 신호 처리 장치에서 입력 신호를 반영해 주기 위해서는 샘플링 주파수가 입력 주파수의 2배보다 커야 한다는 것이 있는데 이에 해당하는 주파수를 Nyquist 주파수라고 한다.In general, in order to reflect an input signal in a digital signal processing apparatus, a sampling frequency must be greater than twice the input frequency. The corresponding frequency is called a Nyquist frequency.
특정 입력 신호에 대응하는 출력이, 충분히 긴 시간이 지나서 반응해도 좋은 시스템 또는 단지 신호가 들어오는 것의 유무를 일정 시간 내에 판별할 목적인 시스템에서, 일정한 주파수를 가진 신호원의 신호를 받아 A/D 변환부(10)에서 일정한 샘플링 주기 T로 샘플링하는 종래 기술의 경우, 신호원의 주파수 Fi 이하의 샘플링 주파수에서는 입력 신호를 제대로 인식하지 못하여 원하는 출력을 얻을 수 없다.The A / D conversion unit receives a signal from a signal source having a constant frequency in a system in which an output corresponding to a specific input signal may react after a sufficiently long time, or a system for determining whether a signal is present within a certain time. In the prior art of sampling at a constant sampling period T in (10), at a sampling frequency below the frequency Fi of the signal source, the input signal is not properly recognized and a desired output cannot be obtained.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로, 낮은 샘플링 주파수를 갖는 장치에서 그보다 더 높은 주파수의 신호를 감지할 수 있게 하는 신호처리장치를 제공하고자 함에 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above-mentioned problems, and an object thereof is to provide a signal processing apparatus capable of detecting a signal having a higher frequency than that of a device having a low sampling frequency.
본 발명의 다른 목적은 특정 입력 신호에 대응하는 출력이, 충분히 긴 시간이 지나서 반응해도 좋은 시스템에서 입력 신호에 대해 Nyquist 주파수보다 낮은 샘플링 주파수를 갖는 디지털 신호 처리 장치에서도 그 신호를 감지할 수 있도록 하는 신호처리장치를 제공하고자 함에 있다.Another object of the present invention is to enable an output corresponding to a particular input signal to be sensed even by a digital signal processing device having a sampling frequency lower than the Nyquist frequency for the input signal in a system that may react over a sufficiently long time. It is to provide a signal processing device.
본 발명의 또 다른 목적은 특정 입력신호가 있을 때 단지 신호가 들어오는 것의 유무를 일정 시간 내에 판별할 목적으로 입력 신호의 주파수보다 낮은 샘플링 주파수를 갖는 디지털 신호 처리 장치에서도 그 신호를 감지할 수 있도록 하는 신호처리장치를 제공하고자 함에 그 목적이 있다.Still another object of the present invention is to enable a digital signal processing device having a sampling frequency lower than the frequency of an input signal to detect a signal only when a specific input signal is present within a predetermined time. The purpose is to provide a signal processing device.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 신호처리장치는, 일정 시간마다 변화하는 샘플링 주기를 산출하여 출력하는 샘플링주기 변환부와; 아날로그 입력신호에 대해 상기 샘플링주기 변환부로부터 입력되는 샘플링주기에 따라 샘플링을 행하는 아날로그/디지탈 변환부를 포함하여 구성된 것을 특징으로 한다.In order to achieve the above object, a signal processing apparatus according to a preferred embodiment of the present invention includes: a sampling period converting unit for calculating and outputting a sampling period changing every predetermined time; And an analog / digital converter for sampling the analog input signal according to the sampling period input from the sampling period converter.
여기서, 상기 샘플링주기 변환부는, 일정시간동안 기 설정된 샘플링주기를 유지하고 상기 일정 시간이 경과하면 상기 샘플링 주기를 일정 크기 단위로 변화시키고, 상기 설정된 샘플링 주기가 최대 샘플링 주기가 되면 기본 샘플링 주기로 되돌아가는 과정을 반복하는 것이 바람직하다.Here, the sampling period converting unit maintains a preset sampling period for a predetermined time, and when the predetermined time elapses, changes the sampling period in units of a predetermined size, and returns to the basic sampling period when the set sampling period becomes the maximum sampling period. It is desirable to repeat the process.
또, 상기 샘플링주기 변환부는, 일정 시간동안 기 설정된 샘플링 주기를 유지하고 상기 일정 시간이 경과하면 상기 샘플링 주기를 기본 샘플링 주기와 최대 샘플링 주기 사이에서 선택된 임의의 값으로 변환시키는 과정을 반복하여도 된다.The sampling period converting unit may repeat the process of maintaining a predetermined sampling period for a predetermined time and converting the sampling period into a random value selected between a basic sampling period and a maximum sampling period when the predetermined time elapses. .
또한, 상기 변화하는 샘플링주기는 입력신호의 주기보다 긴 시간인 것이 바람직하다.In addition, the changing sampling period is preferably longer than the period of the input signal.
상기와 같이 구성된 본 발명에서는 출력이 어떤 특수한 상황일 때, 즉 1) 특정 입력 신호에 대응하는 출력이, 충분히 긴 시간이 지나서 반응해도 좋은 시스템, 2) 단지 신호가 들어오는 것의 유무를 일정 시간 내에 판별할 목적인 시스템 등의 경우, 낮은 샘플링 주파수를 갖는 장치에서 그보다 더 높은 주파수의 신호를 감지할 수 있게 하는 방법을 제시한다.In the present invention configured as described above, when the output is in a special situation, that is, 1) a system in which an output corresponding to a specific input signal may react after a sufficiently long time, and 2) only whether or not a signal comes in is determined within a certain time. In the case of a system, etc., the present invention provides a method for detecting a higher frequency signal in a device having a lower sampling frequency.
도 1은 종래 신호처리장치의 일예를 도시한 블록도,1 is a block diagram showing an example of a conventional signal processing apparatus;
도 2는 종래 기술에서의 인식 신호를 도시한 파형도,2 is a waveform diagram showing a recognition signal in the prior art;
도 3은 본 발명에 따른 신호처리부의 일 실시예를 도시한 블록도,3 is a block diagram showing an embodiment of a signal processing unit according to the present invention;
도 4는 본 발명에서 샘플링 주파수에 따른 인식 신호의 변화를 도시한 파형도,4 is a waveform diagram showing a change in a recognition signal according to a sampling frequency in the present invention;
도 5는 본 발명에서 입력에 대한 출력 특성을 도시한 파형도,5 is a waveform diagram showing an output characteristic for an input in the present invention;
도 6은 본 발명에서 샘플링 주기 변환부의 알고리즘의 일예를 도시한 흐름도,6 is a flowchart illustrating an example of an algorithm of a sampling period converting unit according to the present invention;
도 7은 본 발명에서 샘플링 주기 변환부의 알고리즘의 다른 예를 도시한 흐름도이다.7 is a flowchart illustrating another example of an algorithm of a sampling period conversion unit in the present invention.
※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing
10 : 아날로그/디지털(A/D)변환부 20 : 디지털 신호처리부(DSP)10: analog / digital (A / D) converter 20: digital signal processor (DSP)
30 : 디지털/아날로그(D/A)변환부 40 : 아날로그 출력부30: digital / analog (D / A) converter 40: analog output
50 : 샘플링 주기 변환부50: sampling period conversion unit
이하, 본 발명의 실시예에 따른 신호처리장치에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a signal processing apparatus according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명에 따른 신호처리부의 일 실시예를 도시한 블록도이다. 동 도면에서는 도 1의 종래 구성과 동일한 구성요소에는 동일한 참조부호를 붙였다.3 is a block diagram illustrating an embodiment of a signal processing unit according to the present invention. In the figure, the same reference numerals are assigned to the same components as those in the conventional configuration of FIG.
본 발명에 따른 신호처리장치는, 아날로그 입력 신호에 대해 일정한 주파수를 가지고 샘플링을 행하는 A/D 변환부(10), A/D 변환부(10)에서 얻은 임의의 디지털 입력에 대해 적절한 출력을 만들기 위해 산술, 논리 등의 디지털 처리 과정을 행하는 디지털 신호 처리부(20), 부가적으로 입력에 대한 아날로그 출력이 필요할 때 디지털 신호 처리부(20)의 디지털 신호를 아날로그 신호로 변환하여 주는 D/A 변환부(30) 및, 상기 변환된 아날로그 신호를 출력하는 출력부(40)로 구성된 종래 구성에 추가하여, 특정 시간을 감지하여 시간마다 변환하는 샘플링 주기를 산출하여 상기 A/D변환부(10)로 출력하는 샘플링 주기 변환부(50)를 추가하고, 상기 A/D변환부(10)은 상기 샘플링 주기 변환부(50)에서 입력되는 샘플링 주기에 따라 샘플링을 하도록 하여 특정된 시스템에 사용할 수 있도록 하였다.The signal processing apparatus according to the present invention produces an appropriate output for any digital input obtained from the A / D converter 10 and the A / D converter 10 that samples at a constant frequency with respect to the analog input signal. Digital signal processing unit 20 for performing digital processing such as arithmetic, logic, etc., D / A conversion unit for converting the digital signal of the digital signal processing unit 20 into an analog signal when an analog output for an input is required 30, and in addition to the conventional configuration consisting of an output unit 40 for outputting the converted analog signal, to calculate a sampling period for detecting a specific time and converting for each time to the A / D conversion unit 10 A sampling period converter 50 for outputting is added, and the A / D converter 10 performs sampling according to a sampling period input from the sampling period converter 50. It can help you.
도 4는 이런 본 발명의 신호처리장치가 적용되었을 때 인식하는 예를 나타낸 도면이다.4 is a diagram showing an example of recognizing when such a signal processing apparatus of the present invention is applied.
종래 구성에서는 입력 신호의 주파수에 대해 정해진 샘플링인 경우 어떤 경우는 0, 어떤 경우는 일정한 값으로만 인식하는 경우가 발생하지만, 이에 비해 도 4에 도시한 바와 같이 본 발명에서는 계속 주파수를 특정 간격으로 변화시킴으로 인해서 비록 입력보다도 낮은 샘플링 주파수이지만 입력 신호가 존재함을 알 수 있고 이에 대해 다소 반응이 늦어도 되는 출력부(40)로 적절히 출력시킬 수 있음을 알 수 있다.In the conventional configuration, when the sampling is determined for the frequency of the input signal, in some cases 0 and in some cases, only a constant value is recognized. On the other hand, in the present invention, as shown in FIG. Due to the change, it can be seen that the input signal exists even though the sampling frequency is lower than that of the input, and the output unit 40 can be properly output to the output unit 40 which may be somewhat slow in response thereto.
이와 같이 구성된 본 발명의 신호처리장치가 적용될 수 있는 시스템의 예 중의 하나로 일정한 신호를 받아 표시하는 상황을 고려해 보자. 출력부(40)를 표시처리 출력부로 하여 그 크기 양을 표시할 때, 종래 방법인 경우 전혀 출력을 적절히 나타내지 못한다. 그러나, 본 발명에서는 도 5에 도시한 바와 같이 표시처리 출력부는 다소 응답 특성이 늦어도 적절하게 입력 신호를 출력시킬 수 있음을 보여주고 있다.As one example of a system to which the signal processing apparatus of the present invention configured as described above can be applied, consider a situation of receiving and displaying a predetermined signal. When the output unit 40 is used as the display processing output unit and the amount of the size is displayed, the output is not properly displayed at all in the conventional method. However, in the present invention, as shown in FIG. 5, it is shown that the display processing output unit can appropriately output the input signal even if the response characteristic is somewhat slow.
도 6은 본 발명에 따른 신호처리장치의 샘플링 주기 변환부(50)의 알고리즘 의 일예를 도시한 흐름도이다.6 is a flowchart illustrating an example of an algorithm of the sampling period converting unit 50 of the signal processing apparatus according to the present invention.
먼저, 샘플링 주기 변환부(50)는 샘플링주기(T)를 기본 샘플링 주기(TB), 최대 샘플링 주기를 TMAX, 주기 변경 시간을 TC로 설정하고, 기본 샘플링 주기(TB)를 A/D 변환부(10)에 출력한다(단계 S10). 이에 따라 A/D 변환부(10)는 기본 샘플링 주기(TB)에 따라서 입력신호를 디지털 신호로 변환한다.First, the sampling period converter 50 sets the sampling period T as the basic sampling period TB, the maximum sampling period as TMAX, and the period change time as TC, and sets the basic sampling period TB as the A / D converter. Output to step 10 (step S10). Accordingly, the A / D converter 10 converts the input signal into a digital signal according to the basic sampling period TB.
그후, 샘플링 주기 변환부(50)는 상기 샘플링 주기를 설정한 시간이 미리 정해진 소정 시간이 경과할 때까지 상기 설정된 샘플링 주기를 유지시키고, 샘플링 주기를 변환시켜야 할 소정 시간이 되면 샘플링 주기(T)를 1씩 증가시킨 후 최대 샘플링 주기(TMAX)에 이르면 다시 기본 샘플링 주기(TB)로 돌아가는 것을 반복한다(단계 S20~S50).Thereafter, the sampling period converting unit 50 maintains the set sampling period until the predetermined time for setting the sampling period elapses, and when the predetermined time for converting the sampling period reaches the sampling period T After increasing by 1, when the maximum sampling period TMAX is reached, the process returns to the basic sampling period TB again (steps S20 to S50).
도 7은 본 발명에 따른 신호처리장치의 샘플링 주기 변환부(50)의 알고리즘 의 다른 예를 도시한 흐름도이다. 동 도면에서는 도 6의 흐름도와 동일한 단계에는 동일한 단계 부호를 표시하고 있다.7 is a flowchart illustrating another example of an algorithm of the sampling period converting unit 50 of the signal processing apparatus according to the present invention. In the figure, the same step symbols are indicated for the same steps as in the flowchart of FIG.
동 도면의 예에서는 미리 정해진 소정 시간 동안 샘플링 주기를 유지시키고 샘플링 주기를 변환시켜야 할 시간이 되면, 샘플링 주기를 1씩 증가시키는 도 6의 단계 S50의 대신에, 샘플링 주기(T)를 기본 샘플링 주기(TB)와 최대 샘플링 주기(TMAX) 사이의 임의의 샘플링 주기 값으로 설정시키는 단계 S60을 실행하는 점에 특징이 있다.In the example of the figure, when it is time to maintain the sampling period for a predetermined time and convert the sampling period, the sampling period T is replaced with the basic sampling period instead of step S50 of FIG. It is characterized in that step S60 of setting to any sampling period value between (TB) and the maximum sampling period (TMAX) is executed.
한편, 본 발명은 상술한 특정 실시예들에만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위 내에서 여러 가지로 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.On the other hand, the present invention is not limited to the above-described specific embodiments, it can be carried out by various modifications and variations within the scope not departing from the gist of the present invention, the technical idea that such modifications and variations are applied to the following patents It should be regarded as belonging to the claims.
이상 상세히 설명한 바와 같이 본 발명에 따르면, 샘플링 주기 변환부를 사용하는 시스템에서는 출력이 어떤 특수한 상황일 때, 즉 특정 입력 신호에 대응하는 출력이, 충분히 긴 시간이 지나서 반응해도 좋은 시스템이거나 또는 단지 신호가 들어오는 것의 유무를 일정 시간 내에 판별할 목적인 시스템 등의 경우, 입력 주파수에 대해 샘플링의 최소 주파수인 Nyquist 주파수보다도 어느 정도 낮은 샘플링 주파수를 갖는 장치에서도 입력 신호를 감지하여 시간에 크게 구애받지 않는 출력부로 충분히 출력신호를 만들어 낼 수 있는 효과가 있다.As described in detail above, according to the present invention, in a system using a sampling period converting unit, when an output is in a special situation, that is, an output corresponding to a specific input signal may be a system which may react after a sufficiently long time, or only a signal is generated. In the case of a system or the like for determining whether there is an incoming signal within a certain time, an input signal is sensed even by a device having a sampling frequency somewhat lower than the Nyquist frequency, which is the minimum frequency of sampling with respect to the input frequency. There is an effect that can produce an output signal.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020006276A KR20030066102A (en) | 2002-02-04 | 2002-02-04 | A Signal Processing Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020006276A KR20030066102A (en) | 2002-02-04 | 2002-02-04 | A Signal Processing Device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030066102A true KR20030066102A (en) | 2003-08-09 |
Family
ID=32220420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020006276A KR20030066102A (en) | 2002-02-04 | 2002-02-04 | A Signal Processing Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030066102A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101017048B1 (en) * | 2004-03-03 | 2011-02-23 | 매그나칩 반도체 유한회사 | Analog/Digital conversion device |
| KR101148094B1 (en) * | 2004-12-16 | 2012-05-24 | 텍트로닉스 인코포레이티드 | High-speed dac linearity measurement |
-
2002
- 2002-02-04 KR KR1020020006276A patent/KR20030066102A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101017048B1 (en) * | 2004-03-03 | 2011-02-23 | 매그나칩 반도체 유한회사 | Analog/Digital conversion device |
| KR101148094B1 (en) * | 2004-12-16 | 2012-05-24 | 텍트로닉스 인코포레이티드 | High-speed dac linearity measurement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970022357A (en) | Conversion characteristics test circuit and method of analog digital converter | |
| JP2008122108A (en) | Optical pulse tester | |
| KR20030066102A (en) | A Signal Processing Device | |
| US10107649B2 (en) | Test and measurement instrument using combined signals | |
| KR100268886B1 (en) | Analog digital converter | |
| JP2006047304A (en) | Frequency-measuring device | |
| KR20020084363A (en) | Apparatus and method for testing linearity character of analog to digital converter | |
| EP1569328A4 (en) | Temperature correction device and voltage control oscillation device | |
| JP2020041864A (en) | Waveform data compression device, waveform data compression system, method for waveform data compression, and program | |
| KR20020070860A (en) | Analog/digital converter | |
| CN115825941A (en) | Frequency modulation continuous wave radar device and signal processing method thereof | |
| TW200518463A (en) | Hysteresis circuit device with modulated hysteresis voltage levels | |
| JP2020034636A (en) | Voice analyzer, voice analysis method, program and recording medium | |
| JP5545192B2 (en) | Acoustic signal processing apparatus, acoustic signal processing method and program | |
| CN100365616C (en) | Signal processing device | |
| JP2002043940A (en) | Semiconductor device and analog/digital converter evaluation method | |
| KR200379556Y1 (en) | Audio signal out device | |
| WO2004055983A8 (en) | Digital sampling frequency converter | |
| KR0126849Y1 (en) | Miximum/minimum value detecting apparatus for digital multimeter | |
| JP3956655B2 (en) | Overflow detection circuit and detection method in audio equipment | |
| KR20020081493A (en) | Fsk signal generation apparatus | |
| JP2001358588A (en) | A/d conversion device | |
| JP4938305B2 (en) | Recording device | |
| KR20230011786A (en) | Input adaptive event driven voltage controlled oscillator based non-uniform sampling analog-to-digital converter | |
| JP2005181177A (en) | Method of detecting frequency |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |