KR20030060219A - Wafer having identify mark in the back surface and semiconductor equipment using the same - Google Patents
Wafer having identify mark in the back surface and semiconductor equipment using the same Download PDFInfo
- Publication number
- KR20030060219A KR20030060219A KR1020020000771A KR20020000771A KR20030060219A KR 20030060219 A KR20030060219 A KR 20030060219A KR 1020020000771 A KR1020020000771 A KR 1020020000771A KR 20020000771 A KR20020000771 A KR 20020000771A KR 20030060219 A KR20030060219 A KR 20030060219A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- identification symbol
- semiconductor manufacturing
- silicon substrate
- manufacturing apparatus
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
본 발명은 식별 기호가 후면에 형성된 웨이퍼 및 이를 이용한 반도체 장치에 관한 것으로, 더욱 상세하게는 각 웨이퍼에 고유하게 부여된 식별 기호(identify mark)를 박막 공정이 진행되지 않는 웨이퍼 후면에 형성 및 반도체 제조 장치에서용이하게 웨이퍼의 후면에 형성된 웨이퍼 식별 기호를 인식할 수 있도록 한 반도체 장치에 관한 것이다.The present invention relates to a wafer in which an identification symbol is formed on a rear surface and a semiconductor device using the same. More particularly, an identification mark uniquely assigned to each wafer is formed on a wafer rear surface where a thin film process is not performed and semiconductor manufacturing is performed. The present invention relates to a semiconductor device capable of easily recognizing a wafer identification symbol formed on a rear surface of a wafer in an apparatus.
최근 들어, 반도체 산업의 기술력이 급속히 향상되면서 손톱 크기 정도에 불과한 반도체 칩에 방대한 데이터를 저장 및 단 시간 내 저장된 방대한 데이터를 처리할 수 있는 것이 가능케 되었다.In recent years, as the technology of the semiconductor industry has been rapidly improved, it is possible to store massive data in a semiconductor chip that is only about the size of a fingernail and process massive data stored in a short time.
이와 같은 반도체 칩은 순수 실리콘 잉곳(ingot)을 얇게 슬라이싱 하여 반도체 칩의 모재료가 되는 웨이퍼(wafer)라 불리는 순수 실리콘 기판 상에서 형성된다. 이때, 반도체 칩은 매우 정밀한 반도체 박막 공정을 반도체 제조 설비에서 반복적으로 거친 후 형성된다.Such a semiconductor chip is formed on a pure silicon substrate called a wafer which becomes a mother material of a semiconductor chip by slicing a pure silicon ingot thinly. In this case, the semiconductor chip is formed after repeatedly undergoing a very precise semiconductor thin film process in a semiconductor manufacturing facility.
이때, 웨이퍼는 매우 정밀한 박막 공정을 진행하는 무수히 많은 반도체 제조 설비를 경유하면서 공정이 진행되기 때문에 현재 이 웨이퍼가 어떤 공정을 진행했으며, 앞으로 어떤 공정을 진행해야 하는지에 대한 고찰은 반드시 필요하다.At this time, since the wafer is processed through a myriad of semiconductor manufacturing facilities that perform a very precise thin film process, it is necessary to consider what process the wafer is currently going through and what process to proceed in the future.
이를 구현하기 위해서 도 1에 도시된 바와 같이 모든 웨이퍼(10)에는 통상, 고유한 식별 기호(identify mark;1)가 형성된다. 이때, 고유 식별 기호(1)는 웨이퍼의 전면 플랫 존에 주로 형성된다.In order to implement this, as shown in FIG. 1, every wafer 10 is usually provided with a unique identify mark 1. At this time, the unique identification symbol 1 is mainly formed in the front flat zone of the wafer.
이 웨이퍼(10)에 형성된 고유한 식별 기호(1)는 반도체 제조 장치 또는 작업자에게 웨이퍼(10)의 제조 공정 이력과 관련하여 매우 중요한 정보들을 제공한다.The unique identification symbol 1 formed on the wafer 10 provides the semiconductor manufacturing apparatus or the operator with very important information regarding the manufacturing process history of the wafer 10.
그러나, 이와 같이 웨이퍼(10)의 이력을 알려주는 식별 기호(1)가 웨이퍼(10)의 전면에 형성되어 있어 다음과 같은 문제점들을 발생시킨다.However, as described above, the identification symbol 1 indicating the history of the wafer 10 is formed on the front surface of the wafer 10, resulting in the following problems.
문제점으로는 반도체 박막 공정을 진행하는 도중 빈번하게 사용되는 포토레지스트 박막이 식별 기호를 가리거나, 식별 기호 부분이 다른 박막에 의하여 가려지거나 혹은 식각 되는 등의 이유로 후속 공정에서 식별 기호를 인식하기 어려운 문제점이다.The problem is that it is difficult to recognize the identification symbol in the subsequent process because the photoresist thin film frequently used during the semiconductor thin film process obscures the identification symbol, or the identification symbol part is covered or etched by another thin film. to be.
즉, 이와 같은 문제점은 공통적으로 여러 가지 공정이 직접적으로 수행되는 웨이퍼의 전면에 식별 기호가 형성되어 있기 때문에 발생된다.That is, such a problem occurs because an identification symbol is formed on a front surface of a wafer in which various processes are directly performed in common.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 목적은 웨이퍼에 반도체 제조 공정이 진행되더라도 웨이퍼의 공정 이력을 알려주는 식별 기호의 손상이 발생하지 않는 웨이퍼를 제공함에 있다.Accordingly, the present invention has been made in view of such a conventional problem, and an object of the present invention is to provide a wafer which does not cause damage to an identification symbol indicating a process history of the wafer even when a semiconductor manufacturing process is performed on the wafer.
본 발명의 또 다른 목적은 웨이퍼에 반도체 제조 공정이 진행되더라도 웨이퍼의 공정 이력을 알려주는 식별 기호의 손상이 발생하지 않는 웨이퍼의 식별 기호를 인식할 수 있는 반도체 제조 장치를 제공함에 있다.Still another object of the present invention is to provide a semiconductor manufacturing apparatus capable of recognizing an identification symbol of a wafer which does not cause damage of an identification symbol indicating a process history of the wafer even when the semiconductor manufacturing process is performed on the wafer.
도 1은 종래 웨이퍼의 전면, 웨이퍼의 전면에 형성된 식별 기호를 도시한 평면도이다.1 is a plan view illustrating an identification symbol formed on a front surface of a conventional wafer and a front surface of a wafer.
도 2는 본 발명의 일실시예에 의한 웨이퍼의 후면, 후면에 형성된 식별 기호를 도시한 평면도이다.2 is a plan view illustrating an identification symbol formed on a rear surface and a rear surface of a wafer according to an embodiment of the present invention.
도 3은 본 발명의 일실시예에 의한 반도체 제조 장치 및 웨이퍼의 후면에 식별기호가 형성된 웨이퍼의 관계를 도시한 반도체 제조 장치의 사시도이다.3 is a perspective view of a semiconductor manufacturing apparatus showing a relationship between a semiconductor manufacturing apparatus according to an embodiment of the present invention and a wafer having an identification symbol formed on a back surface of the wafer.
도 4는 후면에 식별 기호가 형성된 웨이퍼를 이용하는 반도체 제조 장치의 블록도이다.4 is a block diagram of a semiconductor manufacturing apparatus using a wafer having an identification symbol formed on its back surface.
이하, 이와 같은 본 발명의 목적을 구현하기 위한 식별 기호가 후면에 형성된 웨이퍼는 순수 단결정 실리콘으로 구성된 기판 몸체 및 기판 몸체 중 박막 공정이 진행되는 기판 몸체 전면의 반대쪽인 기판 몸체 후면에 식별 기호가 형성된다.Hereinafter, an identification symbol is formed on a rear surface of the substrate body which is opposite to the front surface of the substrate body on which the thin film process is performed, among the substrate body and the substrate body composed of pure single crystal silicon. do.
또한, 본 발명의 목적을 구현하기 위하여 식별 기호가 후면에 형성된 웨이퍼를 이용하는 반도체 장치는 베이스 몸체, 베이스 몸체에 형성되며, 웨이퍼의 후면에 형성된 식별 기호가 형성된 웨이퍼의 식별 기호와 마주보는 관계를 갖는 식별 기호 디텍터, 식별 기호 디텍터에서 디텍팅된 웨이퍼 식별 데이터를 처리하는 데이터 프로세스 모듈 및 데이터 프로세스 모듈에서 처리된 결과에 의하여 웨이퍼에 공정을 진행하는 반도체 공정 모듈을 포함한다.In addition, a semiconductor device using a wafer having an identification symbol formed on a rear surface thereof in order to implement the object of the present invention has a relationship facing the identification symbol of a wafer having an identification symbol formed on a base body and a base body and having an identification symbol formed on a rear surface of the wafer. An identification symbol detector, a data processing module for processing wafer identification data detected by the identification symbol detector, and a semiconductor processing module for processing a wafer based on a result processed by the data processing module.
이하, 본 발명의 바람직한 일실시예에 의한 식별 기호가 후면에 형성된 웨이퍼 및 이를 이용한 반도체 장치의 보다 구체적인 구성 및 구성에 따른 독특한 작용 및 효과를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a unique operation and effects according to a more specific configuration and configuration of a wafer having an identification symbol according to a preferred embodiment of the present invention and a semiconductor device using the same will be described with reference to the accompanying drawings.
먼저, 반도체 제조 공정에 투입되어 반도체 칩이 제작되는데 필요한 본 발명의 일실시예에 의한 웨이퍼(100)는 도 2에 도시된 바와 같이 큰 원통 형상으로 제작된 단결정 잉곳을 얇게 슬라이싱 하여 제작한다.First, a wafer 100 according to an embodiment of the present invention, which is required to be manufactured in a semiconductor manufacturing process to manufacture a semiconductor chip, is manufactured by slicing a thin single crystal ingot manufactured in a large cylindrical shape as shown in FIG. 2.
따라서, 웨이퍼(100)는 반도체 제조 공정이 수행되는 전면, 반도체 제조 공정이 수행되지 않는 후면(101), 이들이 형성되는 기판 몸체로 구성된다.Therefore, the wafer 100 is composed of a front surface on which the semiconductor manufacturing process is performed, a back surface 101 on which the semiconductor manufacturing process is not performed, and a substrate body on which they are formed.
이와 같은 과정을 거쳐 제작된 웨이퍼(100)는 양산성을 극대화하기 위하여 개별 단위로 가공되지 않고 20개 ~ 25개 단위 묶음으로 분리·가공된다. 이러한 웨이퍼의 묶음을 로트(Lot)라 한다.The wafer 100 manufactured through such a process is separated and processed into a bundle of 20 to 25 units without being processed into individual units in order to maximize mass production. This bundle of wafers is called a lot.
로트 단위의 웨이퍼들 카세트라 불리는 웨이퍼 수납용기에 차곡차곡 적층 된 상태에서 해당 공정을 위한 반도체 제조 설비로 운송된다.The wafers in a lot unit are stacked on top of one another in a wafer container called a cassette, and then transported to a semiconductor manufacturing facility for the process.
이후, 반도체 제조 장치의 가동이 시작되면, 카세트의 슬롯에 탑재된 로트 단위의 웨이퍼(100)들은 로봇에 의해 한 장씩 꺼내진 후 공정설비로 처리된다.Then, when the operation of the semiconductor manufacturing apparatus is started, the wafers of the lot unit mounted in the slot of the cassette are taken out one by one by a robot and then processed by a process facility.
이때, 하나의 반도체 칩을 생산하기 위해서는 웨이퍼(100)에 매우 많은 반도체 제조 공정이 수행되어야 하고, 이 반도체 제조 공정을 웨이퍼(100)에 수행하기 위한 매우 많은 반도체 제조 장치를 필요로 한다.In this case, in order to produce one semiconductor chip, a large number of semiconductor manufacturing processes must be performed on the wafer 100, and a large number of semiconductor manufacturing apparatuses for performing the semiconductor manufacturing process on the wafer 100 are required.
이와 같이 매우 많은 반도체 제조 장치의 집합체인 통상의 반도체 제조라인에서는 로트 단위의 웨이퍼들(100)을 식별·관리하기 위하여 본 발명에서는 바람직한 일실시예로 도 2에 도시된 바와 같이 웨이퍼(100)들의 뒤 표면에 문자나 바코드 등으로 구현된 식별기호(110)를 표기하고 이를 통해 각각의 웨이퍼(100)들의 공정 이력을 양호하게 관리한다.In the conventional semiconductor manufacturing line, which is an assembly of a large number of semiconductor manufacturing apparatuses, in order to identify and manage the wafers 100 in a lot unit, as shown in FIG. The identification symbol 110 implemented as a character or a barcode on the back surface is marked, and through this, the process history of each wafer 100 is well managed.
특히 이 식별 기호들은 공정이 진행되는 과정 중에서 카세트에 탑재되어 있던 웨이퍼(100)들의 순서가 뒤바뀌는 경우 또는 한 층의 박막이 웨이퍼(100)에 형성된 후 박막을 전기적으로 검사하는 EDS(Electric Die Sorting) 설비에서 웨이퍼(100)의 이력을 확인할 때 매우 중요하게 사용된다.In particular, the identification symbols are EDS (Electric Die Sorting) for electrically inspecting the thin film when the order of the wafers 100 mounted in the cassette is reversed during the process or after the thin film of one layer is formed on the wafer 100. It is very important when checking the history of the wafer 100 in the installation.
이후, 작업자는 상술한 확인 결과를 다시 반도체 제조 장치에 입력시킴으로써, 반도체 제조 장치가 각각의 웨이퍼(100)들을 구별하여 양호한 공정을 진행시킬 수 있도록 한다.Thereafter, the operator inputs the above-described confirmation result back to the semiconductor manufacturing apparatus, so that the semiconductor manufacturing apparatus can distinguish each of the wafers 100 and proceed with a good process.
이때, 이와 같이 중요한 역할을 하는 식별 기호(110)가 도 2에 도시된 바와 같이 웨이퍼(100)의 후면에 형성됨으로써 대부분 공정, 예를 들면, CMP 공정 등을 제외하고는 손상 받을 가능성이 매우 낮아지게 된다.At this time, since the identification symbol 110, which plays such an important role, is formed on the rear surface of the wafer 100 as shown in FIG. 2, it is very unlikely to be damaged except for most processes, for example, a CMP process. You lose.
첨부된 도 3 또는 도 4에는 이처럼 웨이퍼(100)의 뒷면에 형성된 식별 기호(110)를 인식하는 반도체 제조 장치(300)가 도시되어 있다.3 or 4, the semiconductor manufacturing apparatus 300 that recognizes the identification symbol 110 formed on the back surface of the wafer 100 is illustrated.
첨부된 도 3에 도시된 미설명 도면부호 150은 복수 매의 웨이퍼(100)가 수납되는 웨이퍼 카세트이다. 이때, 웨이퍼 카세트(150)의 밑은 개구되어 있으며, 내측 벽에는 복수 매의 웨이퍼(100)가 꽂히도록 슬롯(미도시)들이 형성되어 있다.Reference numeral 150 shown in FIG. 3 is a wafer cassette in which a plurality of wafers 100 are accommodated. At this time, the bottom of the wafer cassette 150 is opened, and slots (not shown) are formed in the inner wall to insert the plurality of wafers 100.
이와 같은 웨이퍼 카세트(150)가 놓이는 반도체 제조 장치(300)에는 식별기호 디텍터(310)가 형성된다. 이때, 식별기호 디텍터(310)는 포터블 형태로 본 발명에서는 반도체 제조 장치(300)의 베이스 몸체(320)의 표면에 노출되고, 베이스 몸체(320)에 대하여 분리 가능하도록 조립된다. 이때, 반도체 제조 장치(300)는 일실시예로 EDS 설비이다.The identification symbol detector 310 is formed in the semiconductor manufacturing apparatus 300 on which the wafer cassette 150 is placed. At this time, the identifier detector 310 is a portable form in the present invention is exposed to the surface of the base body 320 of the semiconductor manufacturing apparatus 300, is assembled to be detachable with respect to the base body 320. At this time, the semiconductor manufacturing apparatus 300 is an EDS facility in one embodiment.
한편, 이 식별 기호 디텍터(310)는 식별 기호(110)를 읽는 바코드 리더기 또는 CCD 카메라 등을 이용한 영상 캡쳐 장치일 수 있다.The identification symbol detector 310 may be an image capture device using a barcode reader or a CCD camera that reads the identification symbol 110.
이처럼 식별 기호 디텍터(310)에서 디텍팅된 데이터는 다시 도 4에 도시된 것과 같이 데이터 프로세스 모듈(340)에서 처리되어 웨이퍼(100)의 고유 식별 기호(110)가 판독되고, 데이터 프로세스 모듈(340)은 데이터 베이스를 참조하여 고유 식별 기호(110)가 판독된 웨이퍼(100)의 공정 이력을 산출한다.As such, the data detected by the identification symbol detector 310 is processed in the data processing module 340 as shown in FIG. 4 to read the unique identification symbol 110 of the wafer 100, and the data processing module 340. ) Refers to the database to calculate the process history of the wafer 100 from which the unique identifier 110 has been read.
이와 같이 웨이퍼(100)의 공정이력이 산출됨에 따라 반도체 공정을 진행하면서 주의할 사항, 공정을 수행할 때 특이점, 공정 진행 종류 등이 결정된다.As the process history of the wafer 100 is calculated as described above, matters to be noted while the semiconductor process is performed, singularity, process progress type, and the like are determined when the process is performed.
데이터 프로세스 모듈(340)은 이와 같이 산출된 웨이퍼(100)의 이력을 공정 모듈(350)로 전송하여 공정 모듈(350)에서는 이력이 확인된 웨이퍼(100)에 최적의 반도체 제조 공정을 수행할 수 있게 된다.The data process module 340 transmits the calculated history of the wafer 100 to the process module 350 so that the process module 350 may perform an optimal semiconductor manufacturing process on the wafer 100 whose history is confirmed. Will be.
이때, 이와 같은 공정은 단지 EDS 장치 이외에도 식각 설비, 이온주입 설비, 증착 공정을 수행하는 CVD 설비 등 거의 대부분 반도체 제조 설비에 설치될 수 있다.In this case, such a process may be installed in almost all semiconductor manufacturing facilities, such as an etching facility, an ion implantation facility, a CVD facility that performs a deposition process, in addition to the EDS device.
이상에서 상세하게 설명한 바에 의하면, 웨이퍼의 후면에 웨이퍼 식별 기호를 형성하여 반도체 제조 공정에 의하여 웨이퍼 식별 기호가 손상 받는 빈도를 최소화하며, 반도체 제조 장치에는 이처럼 웨이퍼의 후면에 형성된 웨이퍼의 식별 기호를 판독할 수 있는 디텍터, 데이터 처리모듈을 마련하여 웨이퍼에 형성된 웨이퍼 식별 기호를 용이하게 판독할 수 있도록 하는 등 다양한 장점을 갖는다.As described above in detail, a wafer identification symbol is formed on the rear surface of the wafer to minimize the frequency of damage of the wafer identification symbol by the semiconductor manufacturing process, and the semiconductor manufacturing apparatus thus reads the identification symbol of the wafer formed on the rear surface of the wafer. By providing a detector, a data processing module, and the like, the wafer identification symbol formed on the wafer can be easily read.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020000771A KR20030060219A (en) | 2002-01-07 | 2002-01-07 | Wafer having identify mark in the back surface and semiconductor equipment using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020000771A KR20030060219A (en) | 2002-01-07 | 2002-01-07 | Wafer having identify mark in the back surface and semiconductor equipment using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030060219A true KR20030060219A (en) | 2003-07-16 |
Family
ID=32217170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020000771A KR20030060219A (en) | 2002-01-07 | 2002-01-07 | Wafer having identify mark in the back surface and semiconductor equipment using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030060219A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8288648B2 (en) | 2009-05-14 | 2012-10-16 | Lg Electronics Inc. | Solar cell |
-
2002
- 2002-01-07 KR KR1020020000771A patent/KR20030060219A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8288648B2 (en) | 2009-05-14 | 2012-10-16 | Lg Electronics Inc. | Solar cell |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5703493A (en) | Wafer holder for semiconductor applications | |
JP3910298B2 (en) | Multi-reaction chamber system having wafer recognition system and wafer processing method using the same | |
US7192791B2 (en) | Semiconductor wafer having an edge based identification feature | |
KR20100063786A (en) | Wafer bow metrology arrangements and methods thereof | |
US20110156033A1 (en) | Method and system for tracing die at unit level | |
US6716651B2 (en) | Method and apparatus for identifying a wafer cassette | |
JP2011054961A (en) | System for post-processing of electronic components | |
US20040185580A1 (en) | Method for dicing semiconductor wafer | |
US7534655B2 (en) | Method of arranging dies in a wafer for easy inkless partial wafer process | |
WO2009002888A2 (en) | Method and apparatus for wafer marking | |
JPH05315207A (en) | Semiconductor device | |
JP2004349696A (en) | Method and apparatus for reclamation of test substrate | |
JP2004336055A (en) | Method for wafer dicing | |
KR20030060219A (en) | Wafer having identify mark in the back surface and semiconductor equipment using the same | |
US6599763B1 (en) | Wafer randomization and alignment system integrated into a multiple chamber wafer processing system | |
US6666337B1 (en) | Method and apparatus for determining wafer identity and orientation | |
US6775918B2 (en) | Wafer cassette pod equipped with position sensing device | |
US7114903B2 (en) | Apparatuses and method for transferring and/or pre-processing microelectronic workpieces | |
US6590408B1 (en) | Microelectronic fabrication electrical test apparatus and method providing enhanced electrical test accuracy | |
US6500261B1 (en) | Apparatus for preventing misplacement of a cassette pod onto a process machine | |
JP4942329B2 (en) | Semiconductor wafer processing jig and semiconductor wafer processing method | |
KR100583531B1 (en) | System and method for tracking the unit process occurred the error in fabricating process of semiconductor | |
CN214428609U (en) | Substrate transport system | |
KR20070024979A (en) | Method for unloading wafer from equipment for use in fabricating semiconductor device | |
JP4626909B2 (en) | Semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |