KR20030057819A - Input Output sense amplifier of semiconductor memory - Google Patents
Input Output sense amplifier of semiconductor memory Download PDFInfo
- Publication number
- KR20030057819A KR20030057819A KR1020010087909A KR20010087909A KR20030057819A KR 20030057819 A KR20030057819 A KR 20030057819A KR 1020010087909 A KR1020010087909 A KR 1020010087909A KR 20010087909 A KR20010087909 A KR 20010087909A KR 20030057819 A KR20030057819 A KR 20030057819A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- output
- level monitoring
- input
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Dram (AREA)
Abstract
Description
본 발명은 반도체 메모리의 데이터 입출력 장치에 관한 것으로, 구체적으로증폭 레벨 모니터링 블록을 구성하여 회로를 단순화하고 동작을 안정화할 수 있도록한 반도체 메모리의 입출력 센스 앰프에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data input / output device of a semiconductor memory, and more particularly, to an input / output sense amplifier of a semiconductor memory capable of simplifying a circuit and stabilizing an operation by configuring an amplification level monitoring block.
일반적으로 반도체 메모리 장치가 고집적화되면서 칩 사이즈가 상대적으로 증가한다. 이러한 칩 사이즈의 증가로 인해 하나의 칩 내 입력 또는 출력되는 신호들 사이에 스큐(skew)가 발생된다.In general, as the semiconductor memory device is highly integrated, the chip size is relatively increased. This increase in chip size causes skew between signals input or output in one chip.
스큐는 신호 라인들 간의 물리적인 길이 차이 때문에 생기는 부하 차이로 인하여 발생된다. 고주파수로 동작하는 메모리 장치는 이 스큐로 인하여 그 동작 속도가 저해된다.Skew is caused by the difference in load caused by the physical length difference between the signal lines. The memory device operating at a high frequency is slowed down due to this skew.
데이터 센싱 에러를 억제하기 위해서는 이와 같은 문제들을 해결하여야 한다.In order to suppress data sensing errors, these problems must be solved.
반도체 메모리(DRAM, SDRAM, DDR등)에서 셀 영역에서 나온 데이터를 다시 한번 증폭하여 주변회로 영역에서 사용할 수 있는 안정적인 데이터를 생성하는 회로를 IO sense amplifier(IOSA)라 한다.An IO sense amplifier (IOSA) is a circuit that amplifies the data from the cell area in semiconductor memory (DRAM, SDRAM, DDR, etc.) and generates stable data that can be used in the peripheral circuit area.
이하에서 종래 기술의 반도체 메모리의 입출력 센스 앰프에 관하여 설명한다.Hereinafter, an input / output sense amplifier of a semiconductor memory of the related art will be described.
도 1은 종래 기술의 데이터 입출력 센스 앰프의 구성도이다.1 is a configuration diagram of a data input / output sense amplifier of the prior art.
종래 기술의 입출력 센스 앰프(IOSA)는 제 1 스테이지 앰프(11)와 제 2 스테이지 앰프(12)의 2단 증폭기와 펄스 폭의 지연 정도를 조절하기 위한 지연 블록(13)으로 크게 구성되어 있으며 셀 영역에서 나온 데이터를 증폭하여 주변회로로 출력한다.The input / output sense amplifier (IOSA) of the related art is largely composed of a delay stage 13 for adjusting the delay degree of the pulse width and the two stage amplifier of the first stage amplifier 11 and the second stage amplifier 12, and the cell. Amplify the data from the area and output it to the peripheral circuit.
IOSA가 동작하기 위해서는 다른 회로로부터 펄스 입력을 받아서 입출력 센스 앰프 인에이블되어야 한다.For the IOSA to work, it must receive a pulse input from another circuit and enable the input and output sense amplifiers.
이때 입력된 펄스의 폭과 지연정도에 따라 셀로부터 나온 데이터에 에러가 발생 여부가 정해진다.At this time, whether or not an error occurs in the data from the cell depends on the width and the delay of the input pulse.
그러나 이와 같은 종래 기술의 반도체 메모리의 입출력 센스 앰프는 다음과 같은 문제가 있다.However, such an input / output sense amplifier of the semiconductor memory of the prior art has the following problems.
종래 기술의 입출력 센스앰프 회로에서는 펄스의 폭과 지연 정도를 조절하기 위하여 딜레이 라인을 구성한 후 여러 군데에 옵션을 두어 웨이퍼에서 테스트한 후에 적절한 부분을 연결하고 끊고 하는 방법을 취한 후에 최적화된 동작을 하도록 구성하여 회로가 복잡하다.In the input / output sense amplifier circuit of the related art, after the delay line is configured to adjust the width and delay of the pulse, the option is placed in several places, and the test is performed on the wafer. The circuit is complicated by the configuration.
또한, 입력된 펄스의 지연 시간이 적절하지 못한 경우에는 데이터상에 에러가 발생할 수 있는데, 이는 메모리 소자의 신뢰성을 저하시킨다.In addition, when the delay time of the input pulse is not appropriate, an error may occur in the data, which degrades the reliability of the memory device.
본 발명은 이와 같은 종래 기술의 입출력 센스 앰프의 문제를 해결하기 위한 것으로, 증폭 레벨 모니터링 블록을 구성하여 회로를 단순화하고 동작을 안정화할 수 있도록한 반도체 메모리의 입출력 센스 앰프를 제공하기 위한 것이다.The present invention is to solve the problems of the prior art input and output sense amplifier, and to provide an input and output sense amplifier of the semiconductor memory to configure the amplification level monitoring block to simplify the circuit and stabilize the operation.
도 1은 종래 기술의 데이터 입출력 센스 앰프의 구성도1 is a block diagram of a data input and output sense amplifier of the prior art
도 2는 본 발명에 따른 데이터 입출력 센스 앰프의 개략적인 블록도2 is a schematic block diagram of a data input / output sense amplifier according to the present invention.
도 3은 본 발명에 따른 레벨 모니터링 블록의 상세 구성도3 is a detailed configuration diagram of a level monitoring block according to the present invention;
도 4는 본 발명에 따른 데이터 입출력 센스 앰프의 상세 구성도4 is a detailed configuration diagram of a data input / output sense amplifier according to the present invention.
도 5는 본 발명의 데이터 입출력 센스 앰프의 동작 타이밍도5 is an operation timing diagram of a data input / output sense amplifier of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21. 1차 증폭기 22. 2차 증폭기21. Primary Amplifier 22. Secondary Amplifier
23. 컨트롤 블록 24. 레벨 모니터링 블록23. Control block 24. Level monitoring block
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 메모리의 입출력 센스 앰프는 반도체 메모리의 데이터를 입출력 센싱하는 회로에 있어서, 센싱 시작을 알리는 신호(saeb)가 입력되면 1차 증폭을 하여 출력 신호(di/dib)를 다시 각각의 레벨 모니터링 블록으로 피드백하고 2 차 증폭기로 출력하는 1차 증폭기; 프리차지 레벨의 이하로 떨어질 때 동작하여 데이터의 증폭이 완료되었음을 모니터링하여 다음의 2차 증폭기에 인에이블 신호를 전달하고 컨트롤 블록에 1차 증폭의 디스에이블시키기 위한 모니터링 신호를 출력하는 레벨 모니터링 블록; 상기 레벨 모니터링 블록의 인에이블 신호에 의해 2차 증폭을 하는 2차 증폭기; 상기 레벨 모니터링 블록의 모니터링 신호에 의해 1차 증폭기를 디스에이블 되도록 하는 컨트롤 블록을 포함하는 것을 특징으로 한다.In order to achieve the above object, an input / output sense amplifier of a semiconductor memory according to the present invention is a circuit for sensing input and output of data in a semiconductor memory. / dib) feeds back to each level monitoring block and outputs to the secondary amplifier; A level monitoring block operating when falling below the precharge level to monitor that the amplification of the data has been completed, delivering an enable signal to the next secondary amplifier and outputting a monitoring signal for disabling the primary amplification to the control block; A secondary amplifier performing secondary amplification by the enable signal of the level monitoring block; And a control block for disabling the primary amplifier by the monitoring signal of the level monitoring block.
이하에서 본 발명에 따른 반도체 메모리의 입출력 센스 앰프에 관하여 상세히 설명한다.Hereinafter, an input / output sense amplifier of a semiconductor memory according to the present invention will be described in detail.
도 2는 본 발명에 따른 데이터 입출력 센스 앰프의 개략적인 블록도이고,도 3은 본 발명에 따른 레벨 모니터링 블록의 상세 구성도이다.2 is a schematic block diagram of a data input / output sense amplifier according to the present invention, and FIG. 3 is a detailed configuration diagram of a level monitoring block according to the present invention.
그리고 도 4는 본 발명에 따른 데이터 입출력 센스 앰프의 상세 구성도이고, 도 5는 본 발명의 데이터 입출력 센스 앰프의 동작 타이밍도이다.4 is a detailed configuration diagram of a data input / output sense amplifier according to the present invention, and FIG. 5 is an operation timing diagram of the data input / output sense amplifier according to the present invention.
본 발명은 레벨 모니터를 구성하여 데이터의 증폭이 완료되었음을 인지하여 다음 증폭단에 인에이블 신호를 전달하고 1차 증폭기는 자체적으로 디스에이블 되도록 하여 적절한 펄스폭과 지연 정도를 생성하기 위한 회로를 제거하였다.The present invention configures a level monitor to recognize that the data has been amplified and delivers an enable signal to the next amplifier stage, and the primary amplifier is disabled by itself, thereby eliminating a circuit for generating an appropriate pulse width and delay level.
또한 레벨 모니터는 슈미트 트리거를 사용하여 구성하여 프리차지 레벨 즉, 로직1의 레벨이 Vdd-Vt 이하로 떨어질 때 동작하도록 한다.The level monitor can also be configured using a Schmitt trigger to operate when the precharge level, ie, the level of logic 1, falls below Vdd-Vt.
그 구성은 1차 증폭기(21), 2차 증폭기(22), 레벨 모니터링 블록(24), 컨트롤 블록(23)으로 구성되어 있으며 입력신호 입력 신호(in/inb)는 1차 증폭기(21)에 연결되고 센싱 시작을 알리는 신호(saeb)도 1차 증폭기(21)에 연결된다.The configuration is composed of the primary amplifier 21, the secondary amplifier 22, the level monitoring block 24, the control block 23, the input signal input signal (in / inb) to the primary amplifier 21 A signal saeb connected to the sensing start signal is also connected to the primary amplifier 21.
1차 증폭기(21)의 출력 신호(di/dib)는 다시 레벨 모니터링 블록(24)에 연결된다.The output signal di / dib of the primary amplifier 21 is in turn connected to the level monitoring block 24.
상기 레벨 모니터링 블록(24)의 출력 신호(iostb)는 2차 증폭기(22)의 입력과 컨트롤 블록(23)의 입력으로 연결된다.The output signal iostb of the level monitoring block 24 is connected to the input of the secondary amplifier 22 and the input of the control block 23.
이와 같이 구성된 본 발명에 따른 IOSA의 상세 구성은 다음과 같다.The detailed configuration of the IOSA according to the present invention configured as described above is as follows.
먼저, 1차 증폭기(21)는 2개의 차동 증폭기로 구성되어 있으며 차동증폭기(DIFF1)는 프리차지 역할을 하는 제 1,2 PMOS 트랜지스터(p1)(p2)의 소오스는 vdd 전원에 연결되어 있고, 드레인은 능동 부하인 제 3,4 PMOS 트랜지스터(p3)(p4)의 드레인에 연결된다. 제 1,2 PMOS 트랜지스터(p1)(p2)의 게이트는 컨트롤 블록(23)의 출력 인에이블 단자(en)에 연결된다.First, the primary amplifier 21 is composed of two differential amplifiers, and the source of the first and second PMOS transistors p1 and p2, in which the differential amplifier DIFF1 serves as a precharge, is connected to the vdd power supply. The drain is connected to the drain of the third and fourth PMOS transistors p3 and p4 which are active loads. The gates of the first and second PMOS transistors p1 and p2 are connected to the output enable terminal en of the control block 23.
그리고 능동 부하 제 3,4 PMOS 트랜지스터(p3)(p4)의 소오스는 vdd 전원에 연결되고 제 3,4 PMOS 트랜지스터(p3)(p4)의 게이트는 제 4 PMOS 트랜지스터(p4)의 드레인에 연결되어 다이오드 역할을 한다.The source of the active load third and fourth PMOS transistors p3 and p4 is connected to the vdd power supply, and the gate of the third and fourth PMOS transistors p3 and p4 is connected to the drain of the fourth PMOS transistor p4. It acts as a diode.
그리고 전류 싱크 역할을 하는 제 3 NMOS 트랜지스터(n3)의 소오스는 vss에 연결되고 드레인은 제 1,2 NMOS 트랜지스터(n1)(n2)의 소오스에 연결된다.The source of the third NMOS transistor n3 serving as a current sink is connected to vss, and the drain is connected to the sources of the first and second NMOS transistors n1 and n2.
제 3 NMOS 트랜지스터(n3)의 게이트는 컨트롤 블록(23)의 출력 인에이블 단자(en)에 연결되고 제 1,2 NMOS 트랜지스터(n1)(n2)의 게이트는 입력 단자에 연결된다. 제 3 NMOS 트랜지스터(n3)의 드레인은 제 3,4 PMOS 트랜지스터(p3)(p4)의 드레인에 각각 연결된다.The gate of the third NMOS transistor n3 is connected to the output enable terminal en of the control block 23 and the gates of the first and second NMOS transistors n1 and n2 are connected to the input terminal. The drain of the third NMOS transistor n3 is connected to the drains of the third and fourth PMOS transistors p3 and p4, respectively.
다른 하나의 차동증폭기(DIFF2)도 DIFF1의 구성과 같다.The other differential amplifier (DIFF2) is the same as that of DIFF1.
그리고 2차 증폭기(22)의 연결 구성은 다음과 같다.And the connection configuration of the secondary amplifier 22 is as follows.
먼저, 소오스는 vdd전원에 연결되고, 드레인은 출력신호 단자(dout/doutb)에 연결되고 게이트는 레벨 모니터링 블록(24)의 출력 신호(iostb) 단자에 연결되어 프리차지 역할을 하는 제 10,11 PMOS 트랜지스터(p10)(p11)와, 게이트가 레벨 모니터링 블록(24)의 출력 신호(iostb)단자에 연결되고 드레인과 소오스는 데이터 출력 단자(dout)(doutb)에 각각 연결되어 등화(equalize) 역할을 하는 제 12 PMOS 트랜지스터(p12)를 포함한다.First, a source is connected to a vdd power source, a drain is connected to an output signal terminal (dout / doutb) and a gate is connected to an output signal (iostb) terminal of the level monitoring block 24 to serve as a precharge. The PMOS transistors p10 and p11 and the gate are connected to the output signal iostb terminal of the level monitoring block 24, and the drain and the source are respectively connected to the data output terminal doutb to equalize. The twelfth PMOS transistor p12 is included.
그리고 포지티브 피드백을 갖는 래치 타입의 차동 증폭기는 다음과 같이 구성된다.And a latch type differential amplifier with positive feedback is constructed as follows.
먼저, 소오스는 vdd 전원에 연결되고 드레인은 제 7 NMOS 트랜지스터(n7)의 드레인에 연결되고 게이트는 제 14 PMOS 트랜지스터(p14)의 드레인에 연결되는 제 13 PMOS 트랜지스터(p13)와, 소오스는 vdd 전원에 연결되고 드레인은 제 13 PMOS 트랜지스터(p13)의 게이트에 연결되고 게이트는 제 7 NMOS 트랜지스터(n7)의 드레인에 연결되는 제 14 PMOS 트랜지스터(p14)를 포함한다.First, a thirteenth PMOS transistor p13 having a source connected to a vdd power source, a drain connected to a drain of a seventh NMOS transistor n7 and a gate connected to a drain of a fourteenth PMOS transistor p14, and a source connected to a vdd power supply Is connected to the gate of a thirteenth PMOS transistor p13 and the gate is connected to a drain of a seventh NMOS transistor n7.
그리고 제 7 NMOS 트랜지스터(n7)의 게이트는 제 8 NMOS 트랜지스터(n8)의드레인에 연결되고 소오스는 제 9 NMOS 트랜지스터(n9)의 드레인에 연결된다.The gate of the seventh NMOS transistor n7 is connected to the drain of the eighth NMOS transistor n8, and the source is connected to the drain of the ninth NMOS transistor n9.
제 8 NMOS 트랜지스터(n8)의 게이트는 제 7 NMOS 트랜지스터(n7)의 드레인에 연결되고 소오스는 제 10 NMOS 트랜지스터(n10)의 드레인에 연결된다.The gate of the eighth NMOS transistor n8 is connected to the drain of the seventh NMOS transistor n7 and the source is connected to the drain of the tenth NMOS transistor n10.
그리고 제 11 NMOS 트랜지스터(n11)의 소오스는 vss에 연결되고 드레인은 제 9,10 NMOS 트랜지스터(n9)(m10)의 드레인에 연결된다.The source of the eleventh NMOS transistor n11 is connected to vss, and the drain thereof is connected to the drain of the ninth and tenth NMOS transistors n9 and m10.
제 11 NMOS 트랜지스터(n11)의 게이트는 레벨 모니터링 블록(24)의 출력 신호(iostb)단자에 연결된다.The gate of the eleventh NMOS transistor n11 is connected to the output signal iostb terminal of the level monitoring block 24.
그리고 레벨 모니터링 블록(24)의 연결구성은 다음과 같다.The connection configuration of the level monitoring block 24 is as follows.
먼저, 소오스는 vdd 전원에 연결되고 드레인은 제 16 PMOS 트랜지스터(p16)의 소오스에 연결되는 제 15 PMOS 트랜지스터(p15)와, 소오스는 제 15 PMOS 트랜지스터(p15)의 드레인에 연결되고 드레인 제 12 NMOS 트랜지스터(n12)의 드레인에 연결되는 제 16 PMOS 트랜지스터(p16)와, 소오스는 vss에 연결되고 드레인은 제 16 PMOS 트랜지스터(p16)의 드레인에 연결되는 제 12 NMOS 트랜지스터(n12)를 포함한다.First, a source is connected to a vdd power source and a drain is connected to a source of a sixteenth PMOS transistor p16, a source is connected to a drain of a fifteenth PMOS transistor p15, and a drain twelfth NMOS The sixteenth PMOS transistor p16 is connected to the drain of the transistor n12, and the twelfth NMOS transistor n12 is connected to the source of vss and the drain is connected to the drain of the sixteenth PMOS transistor p16.
그리고 제 15,16 PMOS 트랜지스터 및 제 12 NMOS 트랜지스터의 게이트는 di에 연결된다.The gates of the 15th and 16th PMOS transistors and the 12th NMOS transistors are connected to di.
제 17 PMOS 트랜지스터(p17)의 드레인은 vss에 연결되고 소오스는 제 16 PMOS 트랜지스터(p16)의 드레인 즉, 제 15 PMOS 트랜지스터(p15)의 소오스에 연결된다.The drain of the seventeenth PMOS transistor p17 is connected to vss and the source is connected to the drain of the sixteenth PMOS transistor p16, that is, the source of the fifteenth PMOS transistor p15.
두 개의 레벨 모니터링 블록(24)의 LM1, LM2의 출력은 NAND 게이트의 입력에연결되고 NAND 게이트의 출력은 레벨 모니터링 블록(24)의 출력 신호(iostb)단자에 연결된다.The outputs of LM1 and LM2 of the two level monitoring blocks 24 are connected to the input of the NAND gate and the output of the NAND gate is connected to the output signal iostb terminal of the level monitoring block 24.
그리고 컨트롤 블록의 연결 구성은 다음과 같다.And the connection structure of the control block is as follows.
딜레이 라인에 레벨 모니터링 블록(24)의 출력 신호(iostb)단자가 연결되고 출력에는 NOR 게이트의 입력이 연결된다. NOR 게이트의 나머지 하나의 입력에는 센싱 시작을 알리는 신호(seab) 단자가 연결된다.The output signal iostb terminal of the level monitoring block 24 is connected to the delay line, and the input of the NOR gate is connected to the output. The other terminal of the NOR gate is connected to a signal terminal indicating the start of sensing.
이와 같은 구성을 같은 본 발명에 따른 반도체 메모리의 입출력 센스 앰프의 동작은 다음과 같다.The operation of the input / output sense amplifier of the semiconductor memory according to the present invention having such a configuration is as follows.
도 5의 타이밍도에서와 같이, 먼저 입력신호 in/inb가 입력되고 데이터의 셋업시간이 지난후 센싱 시작 신호(saeb)가 액티브 로우(active low)로 입력되어 1차 증폭기(21)의 출력(di/dib)에 데이터가 실리게 된다.As shown in the timing diagram of FIG. 5, first the input signal in / inb is input and after the setup time of the data has passed, the sensing start signal saeb is input to the active low to output the output of the primary amplifier 21 ( di / dib) will carry the data.
1차 증폭기(21) 동작시에 출력(di/dib) 데이터는 대기 상태시의 데이터와 달리 보상(complementary) 신호이므로 레벨 모니터링 블록(24)이 이와 같은 보상(complementary) 신호를 감지하여 레벨 모니터링 블록(24)의 출력 신호(iostb)를 인에이블시킨다.Since the output (di / dib) data in the operation of the primary amplifier 21 is a complementary signal unlike the data in the standby state, the level monitoring block 24 detects such a complementary signal and thus the level monitoring block. Enable the output signal iostb of (24).
인에이블된 2차 증폭기(22)는 di/dib에 실린 데이터를 증폭하여 최종 출력 신호(dout/doutb)를 출력한다.The enabled secondary amplifier 22 amplifies the data carried in di / dib and outputs a final output signal dout / doutb.
한편, 레벨 모니터링 블록(24)이 보상 신호를 감지하여 레벨 모니터링 블록(24)의 출력 신호(iostb)를 하이(high)로 출력하면 컨트롤 블록(23)에서 인에이블 신호(en)를 디스에이블 즉, 로우(low)로 천이시켜 1차 증폭기(21)의 동작을멈추게 한다. 그러면 di/dib는 하이 프리차지 상태로 돌아오게 된다.On the other hand, when the level monitoring block 24 detects the compensation signal and outputs the output signal iostb of the level monitoring block 24 to high, the control signal 23 disables the enable signal en. Then, the transition to low (low) to stop the operation of the primary amplifier 21. Di / dib will then return to its high precharge state.
레벨 모니터링 블록(24)은 di/dib 상의 신호가 둘다 high 상태인 것을 모니터하여 인에이블된 iostb 신호를 디스에이블시켜 동작을 완료하게 된다.The level monitoring block 24 monitors that the signals on di / dib are both high and disables the enabled iostb signal to complete the operation.
1차 증폭기(21)의 출력 di/dib의 레벨이 충분히 나타났을 때 레벨 모니터 신호 LM1, LM2가 동작을 하여야 2차 증폭기(22)의 동작시 에러가 발생하지 않는다.When the level of the output di / dib of the primary amplifier 21 appears sufficiently, the level monitor signals LM1 and LM2 should be operated so that an error does not occur during operation of the secondary amplifier 22.
즉, di/dib 레벨이 vdd-vt로 떨어졌을 때 부터 레벨 모니터링 블록(24)이 감지하여 동작하면 2차 증폭기(22)는 데이터가 정상대로 입력되지 않은 상태에서 인에이블이 되어 에러를 발생시킬 수 있다.That is, if the level monitoring block 24 detects and operates when the di / dib level drops to vdd-vt, the secondary amplifier 22 may be enabled when the data is not normally input and generate an error. have.
그러므로 레벨 모니터링 블록(24)에 슈미트 트리거(schmitt trigger)를 이용하여 di/dib가 충분히 develop이 되었을 때 동작할 수 있도록 하였다.Therefore, a schmitt trigger is used in the level monitoring block 24 to operate when di / dib is sufficiently developed.
본 발명은 레벨 모니터링 블록을 추가하여 자체적으로 1차 증폭기를 디스에이블하고 2차 증폭기를 인에이블 시키도록 하여 딜레이 회로를 사용하지 않고 가장 적절한 타이밍에 증폭기들을 on/off 시킴으로써 데이터의 에러를 줄일 수 있다. 또한 최적화된 전력사용으로 동작할 수 있다.The present invention adds a level monitoring block to disable the primary amplifier on its own and enable the secondary amplifier to reduce data errors by turning on / off the amplifiers at the most appropriate timing without using a delay circuit. . It can also operate with optimized power usage.
이와 같은 본 발명에 따른 반도체 메모리의 입출력 센스 앰프는 다음과 같은 효과가 있다.The input / output sense amplifier of the semiconductor memory according to the present invention has the following effects.
레벨 모니터를 추가하여 자체적으로 1차 증폭기를 디스에이블하고 2차 증폭기를 인에이블 시키도록 하여 적절한 펄스폭과 지연 시간을 발생하기 위해 사용한많은 옵션을 사용할 필요가 없다.The addition of a level monitor disables the primary amplifier on its own and enables the secondary amplifier, eliminating the need to use many of the options used to generate the appropriate pulse width and delay time.
또한, 데이터가 di/dib 라인상에 나타나면 레벨 모니터링 블록에서 2차 증폭기의 인에이블 신호가 발생하므로 데이터상에 에러가 발생하지 않게 하는 효과가 있고, 최적화 또는 최소화된 전력을 사용하여 동작할 수 있게 된다.In addition, when data appears on the di / dib line, the enable signal of the secondary amplifier is generated in the level monitoring block, thereby preventing errors in the data and operating with optimized or minimized power. do.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010087909A KR100732389B1 (en) | 2001-12-29 | 2001-12-29 | Input Output sense amplifier of semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010087909A KR100732389B1 (en) | 2001-12-29 | 2001-12-29 | Input Output sense amplifier of semiconductor memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030057819A true KR20030057819A (en) | 2003-07-07 |
| KR100732389B1 KR100732389B1 (en) | 2007-06-27 |
Family
ID=32215583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010087909A KR100732389B1 (en) | 2001-12-29 | 2001-12-29 | Input Output sense amplifier of semiconductor memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100732389B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9929724B2 (en) | 2015-02-13 | 2018-03-27 | Samsung Electronics Co., Ltd. | Schmitt trigger circuit and non-volatile memory device including the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130119196A (en) | 2012-04-23 | 2013-10-31 | 에스케이하이닉스 주식회사 | Semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279296A (en) * | 1995-04-06 | 1996-10-22 | Ricoh Co Ltd | Sense-amplifier |
| KR0179793B1 (en) * | 1995-12-28 | 1999-04-15 | 문정환 | Sense amplifier output control circuit of semiconductor memory |
| KR100305020B1 (en) * | 1998-07-21 | 2001-09-24 | 박종섭 | Motion control of sense amplifiers for memory devices |
| KR20000066269A (en) * | 1999-04-15 | 2000-11-15 | 김영환 | DRAM provided with output feedback circuitry of sence amplifier |
-
2001
- 2001-12-29 KR KR1020010087909A patent/KR100732389B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9929724B2 (en) | 2015-02-13 | 2018-03-27 | Samsung Electronics Co., Ltd. | Schmitt trigger circuit and non-volatile memory device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100732389B1 (en) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9455002B2 (en) | Amplifying circuit and semiconductor memory device including the same | |
| KR100631174B1 (en) | Data output driver and method | |
| US6617885B2 (en) | Sense amplifiers having gain control circuits therein that inhibit signal oscillations | |
| KR100299889B1 (en) | Semiconductor memory having signal input circuit of synchronous type | |
| JP4167905B2 (en) | Receiver circuit for semiconductor integrated circuit | |
| KR100307637B1 (en) | Input buffer circuit including boosting capacitor | |
| US7999611B2 (en) | Differential amplifying device | |
| KR100506929B1 (en) | Input buffer of a synchronous semiconductor memory device | |
| JP2000306385A (en) | Complementary differential input buffer for semiconductor memory | |
| KR100732389B1 (en) | Input Output sense amplifier of semiconductor memory | |
| US7573755B2 (en) | Data amplifying circuit for semiconductor integrated circuit | |
| US11328751B2 (en) | Semiconductor device for stable control of power-down mode | |
| KR100558477B1 (en) | Internal voltage generator of semiconductor device | |
| US6134174A (en) | Semiconductor memory for logic-hybrid memory | |
| KR20010001852A (en) | Control circuit of sense amplifier in semiconductor memory | |
| KR20020032081A (en) | Global input output selection circuit | |
| US11450365B2 (en) | Input/output circuit, operation method of the input/output circuit and data processing system including the input/output circuit | |
| KR20010085470A (en) | Synchronous semiconductor memory device and method for reading data | |
| US8552762B2 (en) | Low-power wire-or matching circuit | |
| KR100576833B1 (en) | Delay circuit of semiconductor memory device | |
| KR101010152B1 (en) | Clock receiver | |
| KR100295653B1 (en) | Current decreasing type negative delay circuit | |
| KR100980401B1 (en) | A data processing device for a Semiconductor device | |
| KR20080046353A (en) | Semiconductor memory device | |
| JPH0574175A (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |