KR20030056455A

KR20030056455A - Deblocking filler using pipeline structure

Info

Publication number: KR20030056455A
Application number: KR1020010086670A
Authority: KR
Inventors: 류명분
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2003-07-04
Also published as: KR100441869B1

Abstract

PURPOSE: A deblocking filter using a pipeline structure is provided to reduce deblocking processing time by utilizing the pipeline structure. CONSTITUTION: A deblocking filter utilizing a pipeline structure includes a data input storage unit(30), a data output storage unit(40), a deblocking calculator(50), and a controller(60). The data input storage unit is composed of an array of a plurality of input buffers for temporarily storing input data. The data output storage unit employs an array of a plurality of output buffers for temporarily storing output data. The deblocking calculator performs deblocking-filtering of data. The controller generates addresses and controls the storage units and deblocking calculator. The plurality of input buffers are arranged in a plurality of pipelines. The plurality of output buffers are arranged in a plurality of pipelines.

Description

Deblocking filler using pipeline structure}

본 발명은 압축 영상 복호화에 사용되는 디블록킹 필터에 관한 것으로, 보다 상세하게는 파이프라인 구조를 이용하여 디블록킹 처리 시간을 줄일 수 있는 파이프라인 구조를 사용하는 디블록킹 필터에 관한 것이다.The present invention relates to a deblocking filter used for compressed video decoding, and more particularly, to a deblocking filter using a pipeline structure that can reduce the deblocking processing time using a pipeline structure.

디블록킹 처리는 후처리(postprocessing) 중 하나의 과정으로써, 블록단위로 압축 부호화 한 후, 복원하였을 때 시각적으로 화질의 저하를 느끼는 인위적인 요소들을 제거하는 과정이다. 이러한 과정들은 최종적인 주관적 화질을 개선하는 중요한 과정이다.The deblocking process is a process of postprocessing, which is a process of eliminating artificial elements which are visually deteriorated when decompressed after compression coding on a block basis. These processes are important to improve the final subjective picture quality.

블록 단위의 영상 부호화에서 가장 많이 나타나는 화질의 저하 요소는 블록킹 효과(blocking effect)와 링잉 효과(ringing effect) 등이 있다.The most deterioration factors of image quality in block-based image coding include a blocking effect and a ringing effect.

여기서, 블록킹 효과는 블록 단위로 압축 부호화된 영상을 복원할 때, 복원된 영상의 블록들간 경계에서 영상 데이터 값 또는 경사의 불연속에 의해 발생하는 현상으로, 블록 경계를 따라 사각의 격자 형태로 발생하여 쉽게 관찰되기 때문에 주관적 화질을 저하시킨다. 따라서, 이러한 블록킹 효과를 줄이기 위해 디블록킹 필터를 사용한다.Here, the blocking effect is a phenomenon caused by the discontinuity of the image data value or the slope at the boundary between blocks of the reconstructed image when restoring the compression-coded image in the unit of block. Because it is easily observed, the subjective image quality deteriorates. Therefore, a deblocking filter is used to reduce this blocking effect.

도 1은 종래 기술에 따른 디블록킹 필터를 나타낸 블록도이다.1 is a block diagram illustrating a deblocking filter according to the prior art.

종래 기술에 다른 디블록킹 필터(1)는, 입력 데이터를 임시 저장하는 데이터 입력부(3)와, 출력 데이터를 임시 저장하는 데이터 출력부(4)와, 데이터를 처리하는 디블록킹 계산부(5)와, 어드레스 발생 및 데이터 입력부(3) 및 데이터 출력부(4)를 제어하는 제어부(6)를 포함한다.The deblocking filter 1 according to the prior art includes a data input unit 3 for temporarily storing input data, a data output unit 4 for temporarily storing output data, and a deblocking calculation unit 5 for processing data. And a control unit 6 for controlling the address generation and the data input unit 3 and the data output unit 4.

데이터 입력부(3)는 메모리(2)로부터 데이터를 입력받아 디블록킹 계산부(5)로 전달한다.The data input unit 3 receives data from the memory 2 and transfers the data to the deblocking calculation unit 5.

디블록킹 계산부(5)는 데이터 입력부(3)로부터 전달된 데이터를 디블록킹 처리하여 데이터 출력부(4)로 전달한다.The deblocking calculation unit 5 deblocks the data transmitted from the data input unit 3 and delivers the deblocking process to the data output unit 4.

데이터 출력부(4)는 디블록킹 계산부(5)에서 디블록킹 처리된 데이터를 메모리(2)로 전달한다.The data output unit 4 transfers the deblocked data from the deblocking calculation unit 5 to the memory 2.

도 2a 및 도 2b는 종래 기술에 따른 수평 및 수직 경계에 대한 디블록킹 처리를 나타낸 개념도이다.2A and 2B are conceptual views illustrating deblocking processing on horizontal and vertical boundaries according to the prior art.

여기서, 디블록킹 필터링 동작은 8*8 블록의 경계에서 수행되므로 16*16 크기의 매크로 블록 단위의 데이터와 5행의 추가 데이터를 합하여 최소 21*21 크기의 메모리가 필요하고, 디블록킹 필터링 동작의 계산은 화소(pixel) 단위 처리를 하는데, 8비트 단위 메모리인 경우 8비트 단위로 데이터 입출력 동작을 수행한다면, 디블록킹 필터(1)를 ASIC(application specific integrated circuit)으로 구현하는 경우 한번의 필터링을 위해 많은 양의 주변 데이터가 필요한 특성 때문에 데이터 입출력 동작에 매우 많은 시간이 필요하다.In this case, since the deblocking filtering operation is performed at the boundary of 8 * 8 blocks, at least 21 * 21 memory is required by adding 16 * 16 macroblock data and 5 rows of additional data. The calculation is performed in pixel units. If the 8-bit memory performs data input / output operations in 8-bit units, the deblocking filter 1 is implemented as an application specific integrated circuit (ASIC). For this reason, a large amount of peripheral data is required. Therefore, a large amount of time is required for data input / output operation.

디블록킹 처리를 가장 많이 수행하는 매크로 블록의 경우, 하나의 매크로 블록에 대해 디블록킹 처리를 위해 720번의 데이터 입력과 576번의 데이터 출력이 필요하기 때문에 결과적으로 1296번의 입출력 동작이 수행되기 때문에 전체 디블록킹 처리의 대부분을 차지하게 되는 문제점이 있다.In the case of the macroblock that performs the most deblocking processing, since 720 data inputs and 576 data outputs are required for the deblocking processing for one macro block, total deblocking is performed because 1296 input / output operations are performed. There is a problem that takes up most of the processing.

이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 파이프라인 구조를 이용하여 디블록킹 처리 시간을 줄이는 것이다.An object of the present invention to solve this problem is to reduce the deblocking processing time by using a pipeline structure.

도 1은 종래 기술의 디블록킹 필터를 나타낸 블록도.1 is a block diagram illustrating a prior art deblocking filter.

도 2a는 도 1의 블록도에 따른 수직 디블록킹 동작을 나타낸 개념도.2A is a conceptual diagram illustrating a vertical deblocking operation according to the block diagram of FIG. 1.

도 2b는 도 1의 블록도에 따른 수평 디블록킹 동작을 나타낸 개념도.2B is a conceptual diagram illustrating a horizontal deblocking operation according to the block diagram of FIG. 1.

도 3은 본 발명의 바람직한 실시예에 따른 디블록킹 필터를 나타낸 블록도.3 is a block diagram illustrating a deblocking filter according to a preferred embodiment of the present invention.

도 4는 도 3의 블록도에 따른 파이프라인 구조를 나타낸 개념도.4 is a conceptual diagram illustrating a pipeline structure according to the block diagram of FIG. 3.

상기 목적을 달성하기 위한 본 발명의 디블록킹 필터는, 입력 데이터를 임시 저장하는 복수의 입력 버퍼어레이로 구성된 데이터 입력 저장 수단; 출력 데이터를 임시 저장하는 복수의 출력 버퍼어레이로 구성된 데이터 출력저장 수단; 데이터를 디블록킹 필터링 처리하는 디블록킹 계산수단; 및 어드레스을 발생하고, 상기 각 수단을 제어하는 제어수단을 포함하여 구성되고,Deblocking filter of the present invention for achieving the above object, the data input storage means consisting of a plurality of input buffer array for temporarily storing the input data; Data output storage means comprising a plurality of output buffer arrays for temporarily storing the output data; Deblocking calculation means for deblocking and filtering the data; And control means for generating an address and controlling the respective means,

상기 복수의 입력 버퍼어레이 중 하나의 입력 버퍼어레이; 상기 디블록킹 계산 수단; 및 상기 복수의 출력 버퍼어레이 중 하나의 출력 버퍼어레이가 하나의 파이프라인을 형성하는 것과 동일하게 복수의 파이프라인 구조가 형성되는 것을 특징으로 한다.One input buffer array of the plurality of input buffer arrays; The deblocking calculation means; And a plurality of pipeline structures are formed in the same way that one output buffer array of the plurality of output buffer arrays forms one pipeline.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 실시예에 따른 디블록킹 필터를 나타낸 블록도이다. 여기서는 2단계 파이프라인 구조를 사용하여 디블록킹 필터링을 수행한다.3 is a block diagram illustrating a deblocking filter according to a preferred embodiment of the present invention. Here, deblocking filtering is performed using a two-stage pipeline structure.

본 발명에 따른 디블록킹 필터(10)는, 입력 데이터를 임시 저장하는 두 개의 입력 버퍼어레이(31, 32)로 구성된 데이터 입력부(30)와, 출력 데이터를 임시 저장하는 두 개의 출력 버퍼어레이(41, 42)로 구성된 데이터 출력부(40)와, 데이터를 처리하는 디블록킹 계산부(50)와, 어드레스를 발생하고, 데이터 입력부(30) 및 데이터 출력부(40)를 제어하는 제어부(60)를 포함한다.The deblocking filter 10 according to the present invention includes a data input unit 30 including two input buffer arrays 31 and 32 for temporarily storing input data, and two output buffer arrays 41 for temporarily storing output data. , A data output unit 40 composed of 42, a deblocking calculation unit 50 for processing data, and a controller 60 for generating an address and controlling the data input unit 30 and the data output unit 40. It includes.

도 4는 본 발명의 바람직한 실시예에 따른 2단계 파이프라인 구조의 디블록킹 필터링을 나타낸 개념도이다.4 is a conceptual diagram illustrating deblocking filtering of a two-stage pipeline structure according to a preferred embodiment of the present invention.

첫 번째 파이프라인 PL1은 입력 버퍼어레이(31), 디블록킹 계산부(50) 및 출력 버퍼어레이(41)가 순차적으로 동작하여 디블록킹 필터링 동작이 수행되고, 두 번째 파이프라인 PL2은 입력 버퍼어레이(32), 디블록킹 계산부(50) 및 출력 버퍼어레이(42)가 순차적으로 동작하여 디블록킹 필터링 동작이 수행된다.In the first pipeline PL1, the input buffer array 31, the deblocking calculation unit 50, and the output buffer array 41 are sequentially operated to perform deblocking filtering, and the second pipeline PL2 is the input buffer array ( 32), the deblocking calculation unit 50 and the output buffer array 42 operate sequentially to perform the deblocking filtering operation.

여기서, 두 개의 파이프라인 PL1 및 PL2의 입력과 출력, 디블록킹 계산의 동작은 서로 동시에 발생하지 않도록 구현한다. 즉, 첫 번째 파이프라인 PL1에서 디블록킹 계산을 수행할 때, 두 번째 파이프라인 PL2에서는 데이터 입력 동작을 수행하고, 첫 번째 파이프라인 PL1에서 데이터 출력 동작을 수행할 때, 두 번째 파이프라인 PL2에서는 디블록킹 계산을 수행하도록 설정하여야한다.Here, the inputs and outputs of the two pipelines PL1 and PL2 and the operation of the deblocking calculation are implemented so as not to occur at the same time. That is, when performing the deblocking calculation in the first pipeline PL1, the data entry operation is performed in the second pipeline PL2, and in the second pipeline PL2, the data input operation is performed in the second pipeline PL2. Should be set to perform blocking calculations.

예를 들어, 하나의 매크로 블록은 32 번의 수직 필터링(vertical filtering)과 40 번의 수평 필터링(horiwontal filtering)이 필요하고, 데이터 입력 동작을 수행하는 클럭 수 R가 10 클럭이고, 디블록킹 계산을 수행하는 클럭 수 C가 11 클럭이고, 데이터 출력 동작을 수행하는 클럭 수 W가 8 클럭이라고 가정하면, 종래 기술에 따른 디블록킹 필터가 하나의 픽셀 씩 디블록킹 처리를 수행하는 경우 하나의 매크로 블록을 필터링하기 위해서는 최대 (32+40)*(10+11+8) = 2088 클럭이 필요하고, 본 발명에 따른 두 개의 파이프라인 PL1 및 PL2 구조를 사용한 디블록킹 필터가 하나의 매크로 블록을 필터링하기 위해서는 최대 (16+20)*(10+11+8)+10(D) = 1054 클럭이 필요하다. 여기서, D는 첫 번째 파이프라인 PL1이 동작을 시작한 후 두 번째 파이프라인 PL2이 동작을 시작하기까지의 클럭 수로, 여기서는 첫 번째 파이프라인 PL1이 동작을 수행한 후 10 클럭 후에 두 번째 파이프라인 PL2이 동작을 수행한다고 가정한다.For example, one macro block requires 32 vertical filtering and 40 horizontal filtering, and the number of clocks R performing data input operation is 10 clocks, and the deblocking calculation is performed. Assuming that the clock number C is 11 clocks and the clock number W performing the data output operation is 8 clocks, a macroblock is filtered when the deblocking filter according to the prior art performs the deblocking processing by one pixel. (32 + 40) * (10 + 11 + 8) = 2088 clocks are required for this purpose, and the deblocking filter using two pipelines PL1 and PL2 structures according to the present invention requires a maximum ( 16 + 20) * (10 + 11 + 8) +10 (D) = 1054 clock is required. Where D is the number of clocks after the first pipeline PL1 starts to operate and the second pipeline PL2 starts to operate, where D is the second pipeline PL2 after 10 clocks after the first pipeline PL1 starts to operate. Suppose you perform an action.

따라서, 본 발명에 따른 파이프라인 구조를 사용하는 디블록킹 필터는 종래 기술에 비해 매우 빠른 디블록킹 필터링 동작을 수행할 수 있음을 알 수 있다.Accordingly, it can be seen that the deblocking filter using the pipeline structure according to the present invention can perform a very fast deblocking filtering operation compared to the prior art.

이상에서 살펴본 바와 같이, 본 발명에 따른 디블록킹 필터는, 파이프라인 구조를 사용하여 디블록킹 필터링을 수행하는 시간을 줄일 수 있는 효과가 있다.As described above, the deblocking filter according to the present invention has an effect of reducing the time for performing deblocking filtering using a pipeline structure.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims

Data input storage means comprising a plurality of input buffer arrays for temporarily storing the input data;

Data output storage means comprising a plurality of output buffer arrays for temporarily storing the output data;

Deblocking calculation means for deblocking and filtering the data; And

And a control means for generating an address and controlling said respective means.

The method of claim 1,

And the plurality of input buffer arrays form a plurality of pipelines such that the plurality of input buffer arrays do not operate simultaneously.

The method of claim 1,

And a plurality of output buffer arrays to form a plurality of pipelines so as not to operate at the same time.

The method of claim 1,

In the deblocking filter using the plurality of pipeline structures,

The pipeline structure

One input buffer array of the plurality of input buffer arrays;

The deblocking calculation means; And

Deblocking filter using a pipeline structure, characterized in that formed by one output buffer array of the plurality of output buffer array.

The method of claim 4, wherein

The plurality of pipeline structures, the deblocking filter using a pipeline structure, characterized in that proceeds sequentially with a predetermined time difference.

The method of claim 4, wherein

And said deblocking calculation means is set not to be used simultaneously in said plurality of pipeline structures.