KR20030055903A - Bake apparatus in semiconductor photo process - Google Patents

Bake apparatus in semiconductor photo process Download PDF

Info

Publication number
KR20030055903A
KR20030055903A KR1020010086030A KR20010086030A KR20030055903A KR 20030055903 A KR20030055903 A KR 20030055903A KR 1020010086030 A KR1020010086030 A KR 1020010086030A KR 20010086030 A KR20010086030 A KR 20010086030A KR 20030055903 A KR20030055903 A KR 20030055903A
Authority
KR
South Korea
Prior art keywords
wafer
hot plate
proximity
semiconductor
baking
Prior art date
Application number
KR1020010086030A
Other languages
Korean (ko)
Inventor
이현배
최현수
조영삼
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010086030A priority Critical patent/KR20030055903A/en
Publication of KR20030055903A publication Critical patent/KR20030055903A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PURPOSE: A bake apparatus for semiconductor photo process is provided to transfer uniformly the heat to a wafer by installing a plurality of proximity balls at an outer circumference of a hot plate to the height of the hot plate. CONSTITUTION: A bake apparatus for semiconductor photo process includes a hot plate(200). The hot plate is used for loading a wafer and transferring the heat to the wafer. The hot plate includes three or more proximity balls(210). The proximity balls are used for handling the height of the hot plate. The bake apparatus is used for performing a bake process for the wafer having the warpage in a metal process of a fabrication process. The proximity balls are installed within 1 cm from an outer circumference of the hot plate.

Description

반도체 포토 공정의 베이크 장비{BAKE APPARATUS IN SEMICONDUCTOR PHOTO PROCESS}BAKE APPARATUS IN SEMICONDUCTOR PHOTO PROCESS}

본 발명은 반도체 설비에 관한 것으로, 특히 반도체 포토 공정을 진행하는 설비에서의 핫 플레이트(Hot Plate)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor equipment, and more particularly, to hot plates in equipment for performing a semiconductor photo process.

일반적으로, 반도체 소자를 제조하는 공정은 상기 반도체 소자에 해당하는 반도체 회로를 웨이퍼에 형성하기 위하여 막 성장 공정, 막 증착 공정, 이온 임플랜팅(Ion Implanting) 공정, 포토(Photo) 공정, 에칭(Etching) 공정을 반복하여 수행한다.In general, a process of manufacturing a semiconductor device includes a film growth process, a film deposition process, an ion implantation process, a photo process, and an etching process to form a semiconductor circuit corresponding to the semiconductor device on a wafer. Etching) process is repeated.

상기 과정을 반도체 팹 공정(Fabrication Process, 이하 FAB 공정이라 칭한다)라 통칭하며, 상기 반복된 공정을 통하여 형성된 복수 개의 반도체 소자를 포함하는 상기 웨이퍼는 다시 상기 형성된 복수 개의 반도체 소자를 피복하고 낱개로 소잉(Sawing)하여 완성된 반도체 소자를 제공한다. 이를 패키지 공정(Package Process)라 통칭한다.The process is collectively referred to as a semiconductor fabrication process (hereinafter referred to as FAB process), and the wafer including a plurality of semiconductor elements formed through the repeated process again covers the formed plurality of semiconductor elements and saw them separately. Sawing to provide a completed semiconductor device. This is commonly referred to as a package process.

이때, 상기 반도체 소자가 정상적으로 동작하는 지를 검사하는 공정인 테스트 공정(Test Process)은 최근의 기술 발전으로 인하여 상기 패키지 공정 전에 수행하는 것이 일반적이다.In this case, a test process, which is a process of checking whether the semiconductor device operates normally, is generally performed before the package process due to recent technological developments.

본 발명은 상기 반도체 소자에 대한 테스트 공정을 수행하기 위한 범프(Bump)를 형성할 초기에 포토레지스트 도포(Photoresist Coating) 공정을 진행하는 반도체 포토 공정 설비의 핫 플레이트에 관한 것이다. 즉, 반도체 소자를 별도로 패키지하지 않고 도전 범프를 매개로 기판에 직접 실장하는 기술에 있어서, 반도체 소자의 각 패드(pad) 위에 기판 접속용 도전범프(Bump)를 형성하는 공정에서의 초기 단계인 포토레지스트 도포 공정을 진행하는 포토 공정 설비의 핫 플레이트에 관한 것이다.The present invention relates to a hot plate of a semiconductor photoprocessing equipment which performs a photoresist coating process at an initial stage to form a bump for performing a test process on the semiconductor device. That is, in a technology of directly mounting a semiconductor element on a substrate via conductive bumps without separately packaging the semiconductor element, a photo is an initial step in the process of forming a conductive bump for connecting a substrate on each pad of the semiconductor element. The present invention relates to a hot plate of a photoprocessing equipment for carrying out a resist coating step.

일반적으로, 상기 FAB 공정을 진행한 후의 웨이퍼는 그 상부 표면에 적층 구조를 형성하고, 이중 메탈(METAL) 증착 공정을 많이 진행한 반도체 소자 및 칩(예를 들면 CPU 칩, SRAM)을 구비한 웨이퍼일수록 실리콘(Si)이 주성분인 반도체 기판과 상기 적층 구조상의 메탈의 물리적 특성의 차이에 기인하여 생성되는 스트레스로 인하여 상기 웨이퍼에는 휨(Warpage)이 발생한다. 이때 발생하는 휨은 상기 적층된 메탈이 상기 웨이퍼의 상부 표면에 위치하므로, 상기 웨이퍼의 상부 표면 즉, 적층 구조 쪽으로 오목한 특성을 나타낸다. 이러한 현상은 상기 웨이퍼의 직경이 클수록 심하게 나타난다.In general, a wafer after the FAB process has a semiconductor structure and a chip (for example, a CPU chip, a SRAM) that have a stacked structure formed on the upper surface thereof, and have undergone many metal deposition processes. As a result, warpage occurs in the wafer due to stress generated due to a difference in physical properties of the semiconductor substrate including silicon (Si) and the metal on the laminated structure. In this case, the warpage occurs because the stacked metal is located on the upper surface of the wafer, and thus the concave property is concave toward the upper surface of the wafer, that is, toward the laminated structure. This phenomenon is more severe the larger the diameter of the wafer.

따라서, 상기 오목한 웨이퍼에 대하여 포토레지스트 도포 후에 열을 가하는 핫 플레이트 상에서 베이크(Bake) 공정을 진행하면 상기 웨이퍼는 열 전달 특성상 중앙부가 더 많이 가열되어 결과적으로는 상기 웨이퍼의 중앙부 및 에지(Egde) 부분에서 상기 포토레지스트 공정의 주요 공정 변수인 씨디(Critical Dimention, 이하 CD라 칭한다), 포토 레지스트의 두께(이하 Tpr이라 칭한다)의 차이가 발생한다.Therefore, when the baking process is performed on a hot plate that heats the photoresist after applying the photoresist, the wafer is heated more in the center part due to heat transfer characteristics, and consequently, the center part and the edge part of the wafer. The difference between the CD (Critical Dimention, hereinafter referred to as CD) and the thickness of the photoresist (hereinafter referred to as Tpr), which are the main process variables of the photoresist process, occurs.

따라서, 도 1을 참조하면, 상기 베이크 공정을 진행하기 위하여 웨이퍼(120)에 열을 가하는 핫 플레이트(100)는 그 상부 표면에 상기 웨이퍼(120)를 받쳐주는 수 ㎛ 크기의 근접볼(Proximity Ball, 110)을 구비하고 있으나 상기 근접볼(110)이상기 핫 플레이트(100) 상의 중앙부에 인접하여 설치되어 상기 휨이 발생한 웨이퍼의 중앙부 및 에지 부근에 가해지는 열이 균일하지 않다.Therefore, referring to FIG. 1, the hot plate 100 that heats the wafer 120 to perform the baking process may have a proximity ball having a size of several μm that supports the wafer 120 on its upper surface. 110 is provided, but the proximity ball 110 is installed adjacent to the central portion on the hot plate 100 so that the heat applied near the center portion and the edge of the wafer where the warpage occurs is not uniform.

더불어, 상기 근접볼(110)이 고정되어 있어 상기 웨이퍼에 발생한 휨의 정도가 다를 때 균일하게 상기 웨이퍼를 가열함이 쉽지 않다.In addition, since the proximity ball 110 is fixed, it is difficult to uniformly heat the wafer when the degree of warpage generated in the wafer is different.

따라서, 본 발명의 일 실시예에 의한 핫 플레이트는 높낮이의 조정이 가능하고 상기 핫 플레이트의 에지 부근에 가깝게 장착되어 상기 핫 플레이트에서 가해진 열을 균일하게 상기 웨이퍼에 전달하여 향상된 주요 공정 변수인 CD 및 Tpr 값을 얻는 근접볼이 장착된 핫 플레이트를 제공한다.Therefore, the hot plate according to an embodiment of the present invention is capable of adjusting the height and is mounted close to the edge of the hot plate CD and the main process parameters improved by transferring the heat applied from the hot plate uniformly to the wafer and Provide a hot plate with proximity ball to get Tpr value.

상기 문제점을 해결하기 위하여 본 발명은 높낮이의 조정이 가능하고 상기 핫 플레이트의 에지 부근에 가깝게 장착되어 상기 핫 플레이트에서 가해진 열을 균일하게 상기 웨이퍼에 전달하여 향상된 주요 공정 변수인 CD 및 Tpr 값을 얻는 근접볼이 장착된 핫 플레이트를 구비한 반도체 포토 공정중의 베이크 공정을 진행하는 설비를 제공한다.In order to solve the above problems, the present invention can adjust the height and is mounted near the edge of the hot plate to uniformly transfer the heat applied from the hot plate to the wafer to obtain CD and Tpr values, which are improved main process variables. Provided is a facility for performing a baking process in a semiconductor photo process having a hot plate equipped with a proximity ball.

도 1a는 종래의 반도체 포토 공정을 진행하는 설비의 핫 플레이트(Hot Plate)의 평면도이다.1A is a plan view of a hot plate of a facility that performs a conventional semiconductor photo process.

도 1b는 종래의 반도체 포토 공정을 진행하는 설비의 핫 플레이트의 단면도이다.1B is a cross-sectional view of a hot plate of a facility that performs a conventional semiconductor photo process.

도 2a는 본 발명의 일 실시예에 의한 반도체 포토 공정을 진행하는 설비의 핫 플레이트의 평면도이다.2A is a plan view of a hot plate of a facility that performs a semiconductor photo process according to an embodiment of the present invention.

도 2b는 본 발명의 일 실시예에 의한 반도체 포토 공정을 진행하는 설비의 핫 플레이트의 단면도이다.2B is a cross-sectional view of a hot plate of a facility that performs a semiconductor photo process according to an embodiment of the present invention.

도 2c는 본 발명의 일 실시예에 의한 반도체 포토 공정을 진행하는 설비의 핫 플레이트의 근접 볼(Proximity Ball)의 상세 단면도이다.FIG. 2C is a detailed cross-sectional view of a proximity ball of a hot plate of a facility that performs a semiconductor photo process according to an embodiment of the present invention. FIG.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100, 200 핫 플레이트110, 210 근접홀100, 200 Hot Plate 110, 210 Proximity Hole

211 나사산211 threads

상기 목적을 달성하기 위하여 반도체 소자를 형성하기 위하여 FAB 공정을 진행한 웨이퍼에 대하여, 상기 반도체 소자에 대한 테스트 공정을 수행하도록 상기 반도체 소자의 테스트 패드와의 연결 장치인 범프(Bump)를 형성하기 위하여 포토레지스트 막을 도포하고 베이크 공정을 수행하는 장비에 있어서, 상기 웨이퍼를 로딩하고 상기 웨이퍼에 열을 전달하는 핫 플레이트를 구비하고, 상기 핫 플레이트는 상기 웨이퍼에 열을 전달하고 상기 웨이퍼를 지지하기 위하여 높낮이를 조정할 수 있는 적어도 세 개 이상의 근접볼을 구비하는 반도체 포토 공정의 베이크 장비를 제공한다.In order to form a bump, which is a connection device with a test pad of the semiconductor element, to perform a test process on the semiconductor element, on a wafer that has undergone a FAB process to form a semiconductor element to achieve the above object A device for applying a photoresist film and performing a baking process, comprising: a hot plate for loading the wafer and transferring heat to the wafer, the hot plate being raised and lowered to transfer heat to the wafer and support the wafer It provides a baking equipment of the semiconductor photo process having at least three or more proximity balls that can be adjusted.

또한, 상기 웨이퍼는 상기 FAB 공정을 진행하는 동안 메탈 공정을 거치면서 상기 웨이퍼의 적층 구조가 형성된 웨이퍼의 상부 표면 쪽으로 오목하게 휨(Warpage)이 발생한 웨이퍼이고 상기 베이크 공정은 상기 휨이 발생한 웨이퍼에 대하여 진행되는 반도체 포토 공정의 베이크 장비를 제공한다.The wafer may be a wafer in which warpage occurs concave toward the upper surface of the wafer on which the stacked structure of the wafer is formed during the FAB process, and the baking process may be performed on the wafer on which the warpage occurs. The present invention provides a baking equipment for a semiconductor photo process.

또한, 상기 핫 플레이트에 연결되어 웨이퍼를 지지하고 열을 전달하는 근접볼은 상기 핫 플레이트의 외주면에서부터 1 ㎝ 이내에 설치됨을 특징으로 하는 반도체 포토 공정의 베이크 장비를 제공한다.In addition, the proximity ball is connected to the hot plate to support the wafer and transfer heat provides a baking equipment of the semiconductor photo process, characterized in that installed within 1 cm from the outer peripheral surface of the hot plate.

또한, 상기 근접볼의 높낮이를 조정하는 위하여 상기 근접볼이 상기 핫 플레이트와 연결되는 부분 및 이에 상응하는 핫 플레이트의 부분에 나사산을 구비함을 특징으로 하는 반도체 포토 공정의 베이크 장비를 제공한다.In addition, in order to adjust the height of the proximity ball provides a baking device of the semiconductor photo process, characterized in that the proximity ball is provided with a screw thread in the portion connected to the hot plate and the corresponding portion of the hot plate.

또한, 상기 핫 플레이트는 상기 근접볼을 3 개만을 구비하고 상기 핫 플레이트의 직경의 중심을 기준으로 상기 각각의 인접한 두 개의 근접볼은 120°를 이루는 반도체 포토 공정의 베이크 장비.In addition, the hot plate has only three adjacent balls, and each of the two adjacent adjacent ball relative to the center of the diameter of the hot plate baking equipment of the semiconductor photo process.

본 발명의 다른 목적으로, 반도체 소자가 형성된 웨이퍼의 상부 표면 쪽으로 오목하게 휨(Warpage)이 발생한 웨이퍼에 대하여 포토레지스트 막을 도포하고 베이크 공정을 수행하는 장비에 있어서, 상기 웨이퍼를 로딩하고 상기 웨이퍼에 열을 전달하는 핫 플레이트를 구비하고, 상기 핫 플레이트는 상기 웨이퍼에 열을 전달하고 상기 웨이퍼를 지지하기 위하여 높낮이를 조정할 수 있는 적어도 세 개 이상의 근접볼을 구비하는 반도체 포토 공정의 베이크 장비를 제공한다.In another object of the present invention, a device for applying a photoresist film to a wafer having a warpage concave toward a top surface of a wafer on which a semiconductor device is formed and performing a baking process, wherein the wafer is loaded and heat is applied to the wafer. And a hot plate for transmitting the heat plate, wherein the hot plate provides at least three proximity balls capable of adjusting a height to transfer heat to the wafer and support the wafer.

또한, 상기 핫 플레이트에 연결되어 웨이퍼를 지지하고 열을 전달하는 근접볼은 상기 핫 플레이트의 외주면에서부터 1 ㎝ 이내에 설치됨을 특징으로 하는 반도체 포토 공정의 베이크 장비를 제공한다.In addition, the proximity ball is connected to the hot plate to support the wafer and transfer heat provides a baking equipment of the semiconductor photo process, characterized in that installed within 1 cm from the outer peripheral surface of the hot plate.

또한, 상기 근접볼의 높낮이를 조정하는 위하여 상기 근접볼이 상기 핫 플레이트와 연결되는 부분 및 이에 상응하는 핫 플레이트의 부분에 나사산을 구비함을 특징으로 하는 반도체 포토 공정의 베이크 장비를 제공한다.In addition, in order to adjust the height of the proximity ball provides a baking device of the semiconductor photo process, characterized in that the proximity ball is provided with a screw thread in the portion connected to the hot plate and the corresponding portion of the hot plate.

또한, 상기 핫 플레이트는 상기 근접볼을 3 개만을 구비하고 상기 핫 플레이트의 직경의 중심을 기준으로 상기 각각의 인접한 두 개의 근접볼은 120°를 이루는 반도체 포토 공정의 베이크 장비를 제공한다.In addition, the hot plate provides only three of the adjacent balls, and each adjacent two adjacent balls based on the center of the diameter of the hot plate provides a baking equipment of the semiconductor photo process.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 2c를 참조하면, 본 발명의 일 실시예에 따른 베이크 공정을 진행하는 반도체 포토 설비의 핫 플레이트는 높낮이를 조정할 수 있는 근접볼(210)을 구비한다. 상기 근접볼(210)은 상기 높낮이를 조절하기 위하여, 반도체 소자가 형성된 웨이퍼에 포토 레지스트 막을 도포한 후 열을 가하여 상기 포토 레지스트 막을 경화시키는 베이크 공정을 진행하는 핫 플레이트(200)와 연결되는 부분에 나사산(211)을 형성한다.2A to 2C, a hot plate of a semiconductor photo facility that performs a baking process according to an embodiment of the present invention includes a proximity ball 210 that can adjust height. In order to adjust the height, the proximity ball 210 is applied to a portion of the wafer connected with the hot plate 200 which performs a baking process of applying a photoresist film to a wafer on which a semiconductor element is formed and applying heat to cure the photoresist film. The thread 211 is formed.

또한, 상기 근접볼(210)은 상기 웨이퍼에 전달되는 열이 균일하도록 가능한 상기 핫 플레이트의 에지 부근에 설치된다. 본 발명의 일 실시예에 의한 상기 근접볼(210)은 상기 핫 플레이트의 외주면으로부터 1 ㎝ 이내에 설치된다. 더불어 상기 근접볼(210)의 높이는 최대 2 ㎜가 될 수 있도록 설치된다.In addition, the proximity ball 210 is installed near the edge of the hot plate as possible so that the heat transferred to the wafer is uniform. The proximity ball 210 according to an embodiment of the present invention is installed within 1 cm from the outer peripheral surface of the hot plate. In addition, the height of the proximity ball 210 is installed to be up to 2 mm.

상기 본 발명에 의한 높이 및 외주면으로부터의 거리 등에 관계되는 수치는 본 발명의 일 실시예에 의한 것으로 본 발명을 한정하는 것은 아니다.Numerical values related to the height and distance from the outer circumferential surface according to the present invention are based on one embodiment of the present invention and do not limit the present invention.

또한, 도 2a를 참조하면, 상기 핫 플레이트는 상기 근접볼(210)을 세 개 구비하였으나, 반드시 세 개를 구비하여야 함으로 한정되지 않는다.In addition, referring to FIG. 2A, the hot plate is provided with three proximity balls 210, but is not limited to three.

상기한 바와 같이 본 발명의 일 실시예에 의한 외주면에 인접하여 설치되고 높낮이를 조절할 수 있는 웨이퍼를 지지하고 열을 균일하게 전달하는 근접볼를 구비한 반도체 포토 공정 중에 베이크 공정을 진행하는 장비는, 메탈(METAL) 증착 공정을 여러번 진행한 반도체 소자 및 칩(예를 들면 CPU 칩, SRAM)을 구비한 웨이퍼에서 실리콘(Si)이 주성분인 반도체 기판과 적층 구조상의 메탈의 물리적 특성의 차이에 기인하여 생성될 수 있는 스트레스로 인하여 발생하는 상기 웨이퍼의 휨(Warpage) 현상에 의한 핫 플레이트에서의 열 전달의 불 균일화를 상쇄하여 상기 웨이퍼의 중앙부 및 에지 부위에서의 상기 공정의 주요 변수인 CD 및 Tpr의 값의 변화의 폭을 줄여 안정된 공정을 수행할 수 있도록 하고 따라서, 상기 반도체 소자의 수율 향상에 이바지한다.As described above, the equipment for carrying out the baking process during the semiconductor photo process, which has a proximity ball for supporting a wafer that is installed adjacent to the outer circumferential surface and adjusts the height and uniformly transfers heat as described above, is made of metal. (METAL) Produced due to the difference in the physical properties of a semiconductor substrate composed of silicon (Si) and a metal on a laminated structure in a wafer including a semiconductor device and a chip (for example, a CPU chip and an SRAM) that have undergone multiple deposition processes. The values of CD and Tpr, which are the main variables of the process at the center and edge of the wafer, cancel out the unevenness of heat transfer in the hot plate due to warpage of the wafer, which is caused by possible stress. It is possible to perform a stable process by reducing the width of the change of, thereby contributing to improving the yield of the semiconductor device.

이상에서 본 발명은 기재된 구체 예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and changes are possible within the technical spirit of the present invention, and such modifications and modifications belong to the appended claims.

본 발명의 일 실시예에 의한 외주면에 인접하여 설치되고 높낮이를 조절할 수 있는 웨이퍼를 지지하고 열을 균일하게 전달하는 근접볼를 구비한 반도체 포토 공정 중에 베이크 공정을 진행하는 장비는 핫 플레이트 상에서의 열의 전달을 균일하게 하여 공정을 안정화하고, 반도체 소자의 수율 향상을 이룰 수 있다.The apparatus for carrying out the baking process during the semiconductor photo process, which has a proximity ball that supports the wafer and adjusts the height of the wafer, which is installed adjacent to the outer circumferential surface according to an embodiment of the present invention and uniformly transfers heat, transfers heat on the hot plate. By uniformly stabilizing the process, the yield of the semiconductor device can be improved.

Claims (9)

반도체 소자를 형성하기 위하여 FAB 공정을 진행한 웨이퍼에 대하여, 상기 반도체 소자에 대한 테스트 공정을 수행하도록 상기 반도체 소자의 테스트 패드와의 연결 장치인 범프(Bump)를 형성하기 위하여 포토레지스트 막을 도포하고 베이크 공정을 수행하는 장비에 있어서,A photoresist film is coated and baked on a wafer that has undergone a FAB process to form a semiconductor device to form a bump, which is a connection device with a test pad of the semiconductor device, to perform a test process on the semiconductor device. In the equipment that performs the process, 상기 웨이퍼를 로딩하고 상기 웨이퍼에 열을 전달하는 핫 플레이트를 구비하고,A hot plate for loading the wafer and transferring heat to the wafer, 상기 핫 플레이트는 상기 웨이퍼에 열을 전달하고 상기 웨이퍼를 지지하기 위하여 높낮이를 조정할 수 있는 적어도 세 개 이상의 근접볼을 구비하는 반도체 포토 공정의 베이크 장비.The hot plate baking apparatus of the semiconductor photo process is provided with at least three or more proximity balls that can be adjusted in height to transfer heat to the wafer and to support the wafer. 제 1 항에 있어서, 상기 웨이퍼는 상기 FAB 공정을 진행하는 동안 메탈 공정을 거치면서 상기 웨이퍼의 적층 구조가 형성된 웨이퍼의 상부 표면 쪽으로 오목하게 휨(Warpage)이 발생한 웨이퍼이고 상기 베이크 공정은 상기 휨이 발생한 웨이퍼에 대하여 진행되는 반도체 포토 공정의 베이크 장비.The wafer of claim 1, wherein the wafer undergoes a metal process during the FAB process, and the wafer has a concave warpage toward the upper surface of the wafer where the stacked structure of the wafer is formed. The baking equipment of the semiconductor photo process performed with respect to the generated wafer. 제 1 항에 있어서, 상기 핫 플레이트에 연결되어 웨이퍼를 지지하고 열을 전달하는 근접볼은 상기 핫 플레이트의 외주면에서부터 1 ㎝ 이내에 설치됨을 특징으로 하는 반도체 포토 공정의 베이크 장비.The baking apparatus of claim 1, wherein a proximity ball connected to the hot plate to support the wafer and transfer heat is installed within 1 cm from an outer circumferential surface of the hot plate. 제 1 항에 있어서, 상기 근접볼의 높낮이를 조정하는 위하여 상기 근접볼이 상기 핫 플레이트와 연결되는 부분 및 이에 상응하는 핫 플레이트의 부분에 나사산을 구비함을 특징으로 하는 반도체 포토 공정의 베이크 장비.2. The baking apparatus of claim 1, wherein a thread is provided at a portion of the proximity ball connected to the hot plate and at a portion of the corresponding hot plate to adjust the height of the proximity ball. 제 1 항에 있어서, 상기 핫 플레이트는 상기 근접볼을 3 개만을 구비하고 상기 핫 플레이트의 직경의 중심을 기준으로 상기 각각의 인접한 두 개의 근접볼은 120°를 이루는 반도체 포토 공정의 베이크 장비.The baking apparatus of claim 1, wherein the hot plate includes only three adjacent balls, and the two adjacent adjacent balls form 120 ° with respect to a center of a diameter of the hot plate. 반도체 소자가 형성된 웨이퍼의 상부 표면 쪽으로 오목하게 휨(Warpage)이 발생한 웨이퍼에 대하여 포토레지스트 막을 도포하고 베이크 공정을 수행하는 장비에 있어서,In the equipment for applying a photoresist film and baking process for a wafer having warpage concave toward the upper surface of the wafer on which the semiconductor device is formed, 상기 웨이퍼를 로딩하고 상기 웨이퍼에 열을 전달하는 핫 플레이트를 구비하고,A hot plate for loading the wafer and transferring heat to the wafer, 상기 핫 플레이트는 상기 웨이퍼에 열을 전달하고 상기 웨이퍼를 지지하기 위하여 높낮이를 조정할 수 있는 적어도 세 개 이상의 근접볼을 구비하는 반도체 포토 공정의 베이크 장비.The hot plate baking apparatus of the semiconductor photo process is provided with at least three or more proximity balls that can be adjusted in height to transfer heat to the wafer and to support the wafer. 제 6 항에 있어서, 상기 핫 플레이트에 연결되어 웨이퍼를 지지하고 열을 전달하는 근접볼은 상기 핫 플레이트의 외주면에서부터 1 ㎝ 이내에 설치됨을 특징으로 하는 반도체 포토 공정의 베이크 장비.The baking apparatus of claim 6, wherein a proximity ball connected to the hot plate to support the wafer and transfer heat is installed within 1 cm from an outer circumferential surface of the hot plate. 제 6 항에 있어서, 상기 근접볼의 높낮이를 조정하는 위하여 상기 근접볼이 상기 핫 플레이트와 연결되는 부분 및 이에 상응하는 핫 플레이트의 부분에 나사산을 구비함을 특징으로 하는 반도체 포토 공정의 베이크 장비.7. The baking apparatus of claim 6, wherein a thread is provided at a portion of the proximity ball connected to the hot plate and a portion of the corresponding hot plate to adjust the height of the proximity ball. 제 6 항에 있어서, 상기 핫 플레이트는 상기 근접볼을 3 개만을 구비하고 상기 핫 플레이트의 직경의 중심을 기준으로 상기 각각의 인접한 두 개의 근접볼은 120°를 이루는 반도체 포토 공정의 베이크 장비.The baking apparatus of claim 6, wherein the hot plate includes only three adjacent balls, and the two adjacent adjacent balls form 120 ° with respect to a center of a diameter of the hot plate.
KR1020010086030A 2001-12-27 2001-12-27 Bake apparatus in semiconductor photo process KR20030055903A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086030A KR20030055903A (en) 2001-12-27 2001-12-27 Bake apparatus in semiconductor photo process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086030A KR20030055903A (en) 2001-12-27 2001-12-27 Bake apparatus in semiconductor photo process

Publications (1)

Publication Number Publication Date
KR20030055903A true KR20030055903A (en) 2003-07-04

Family

ID=32214138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086030A KR20030055903A (en) 2001-12-27 2001-12-27 Bake apparatus in semiconductor photo process

Country Status (1)

Country Link
KR (1) KR20030055903A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034855A (en) 2018-09-21 2020-04-01 세메스 주식회사 Bake apparatus of substrate
KR20210002927A (en) 2019-07-01 2021-01-11 세메스 주식회사 Substrate treatment apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034855A (en) 2018-09-21 2020-04-01 세메스 주식회사 Bake apparatus of substrate
KR20210002927A (en) 2019-07-01 2021-01-11 세메스 주식회사 Substrate treatment apparatus

Similar Documents

Publication Publication Date Title
KR100886399B1 (en) Method of manufacturing semiconductor device
JP4781901B2 (en) Heat treatment method, program and heat treatment apparatus
US7781343B2 (en) Semiconductor substrate having a protection layer at the substrate back side
KR20010088400A (en) Heating treament unit of substrate
TWI307550B (en) Polygonal, rounded, and circular flip chip ball grid array board
KR20030055903A (en) Bake apparatus in semiconductor photo process
JP4267809B2 (en) Substrate processing apparatus and processing method
TW202123398A (en) Method of manufacturing semiconductor package
TWI723845B (en) Apparatus and method for cooling substrate
US20110059622A1 (en) Semiconductor manufacturing process
JP3324974B2 (en) Heat treatment apparatus and heat treatment method
US7399695B2 (en) Integrated die bumping process
JP2001326267A (en) Semiconductor processing apparatus
JP2885502B2 (en) Heat treatment equipment
KR20210075027A (en) Cooling apparatus, cooling method and method for manufacturing semiconductor package
KR100861090B1 (en) Heat treatment apparatus
JPH10270315A (en) Manufacture of x-ray mask and x-mask
KR100405194B1 (en) A fabrication method of selectively oxidized porous silicon(SOPS) layer, a multi-chip package of using the same, and a semiconductor substrate
KR100696375B1 (en) Bake apparatus
TWI613779B (en) Semiconductor stacking structure and method for manufacturing thereof
KR100620167B1 (en) Calibration plate of a wafer type for setting a shadow ring
JPH0621233Y2 (en) Baking equipment
KR20230092550A (en) Heating unit and substrate treating apparatus including the same
KR20240052789A (en) Curvature-induced low-distortion hardening methodology
JPS61288416A (en) Susceptor for heating of semiconductor substrate

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination