KR20030048850A - 반도체 배선용 구리막 형성방법 - Google Patents

반도체 배선용 구리막 형성방법 Download PDF

Info

Publication number
KR20030048850A
KR20030048850A KR1020010078893A KR20010078893A KR20030048850A KR 20030048850 A KR20030048850 A KR 20030048850A KR 1020010078893 A KR1020010078893 A KR 1020010078893A KR 20010078893 A KR20010078893 A KR 20010078893A KR 20030048850 A KR20030048850 A KR 20030048850A
Authority
KR
South Korea
Prior art keywords
copper
forming
plating solution
wiring according
copper film
Prior art date
Application number
KR1020010078893A
Other languages
English (en)
Other versions
KR100426209B1 (ko
Inventor
김재정
김수길
이창화
김용식
Original Assignee
김재정
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김재정 filed Critical 김재정
Priority to KR10-2001-0078893A priority Critical patent/KR100426209B1/ko
Publication of KR20030048850A publication Critical patent/KR20030048850A/ko
Application granted granted Critical
Publication of KR100426209B1 publication Critical patent/KR100426209B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

열처리 공정을 후속 공정으로 하는 반도체 배선용 구리막 형성 방법에 관하여 개시한다. 본 발명에 따른 반도체 배선용 구리막 형성방법은: 반도체 기판을 마련하는 단계와; 상기 반도체 기판에 건식법 또는 습식법을 이용하여 구리 시드층을 형성하는 단계와; 상기 반도체 기판을 세정하는 단계와; 상기 반도체 기판 상에 환원 전위를 인가하며 구리전해 도금액을 이용하여 전해 도금을 실시하는 단계와; 상기 전해 도금을 실시한 상기 반도체 기판에 고온 열처리를 실시하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 건식법 또는 습식법으로 구리 시드층을 형성한 후 반도체 배선용 구리막을 형성하는 반도체 구리 배선 공정에서, 후속 공정으로서 간단한 고온 열처리를 실시하는 것만으로, 확산 장벽층과 구리 시드층 사이의 접착도가 더욱 더 향상되고 면저항이 감소되는 반도체 배선용 구리막을 형성할 수 있다.

Description

반도체 배선용 구리막 형성방법{Fabricating Method of Copper Film for Semiconductor Interconnection}
본 발명은 반도체 배선용 금속막 형성 방법 관한 것으로서, 특히 구리 시드층을 이용하여 형성된 구리막의 접착도가 향상되는 반도체 배선용 구리막 형성 방법에 관한 것이다.
구리막 형성 공정 (copper interconnection) 은 지금까지의 알루미늄 배선 공정을 대체하여 차세대 로직칩(logic chip) 과 디램(DRAM) 반도체의 성능을 향상시킬 수 있는 중요한 공정으로 인식되고 있다. 구리는 알루미늄에 비해 비저항이 낮기 때문에 저항-축전 지연(RC delay)을 감소시켜 집적회로를 보다 빠르게 동작 가능하다. 또한, 전기이동에 대한 저항성(electromigration resistance)이 좋기 때문에 소자 내에서의 금속 회로의 단락을 줄일 수 있어 알루미늄을 대신하여 0.18㎛이하의 소자에서 그 사용 가능성을 인정받고 있다.
미세 소자에 구리막을 형성하기 위해서는 구리핵층, 즉 웨이퍼 표면에 전자가 이동할수 있도록 하는 얇은 시드층을 먼저 형성해야 한다. 종래의 구리막 형성 방법에서는 건식법으로 CVD(Chemical Vapor Deposition)나 PVD(Physical Vapor Deposition)같은 화학적 또는 물리적 기상 증착을 이용한 후, 전해 도금으로 금속 배선을 형성한다. 그러나, 이러한 증착 방법은 단차 피복 또는 구리막의 질이 떨어지고 공정 비용도 상당한 단점이 있다.
그러므로, 비용적인 면이나 방법적인 면에서도 간단한 습식법으로 도금액을 이용하는 무전해 도금 방법이 있는 데, 이러한 무전해 도금은 제이구리이온을 포함하는 용액에 환원제를 첨가하여 환원된 구리를 웨이퍼 표면에 증착시키는 방법이다. 이러한 방법은 간편한 방법이긴 하나 역시 증착된 구리의 점착성과 구리막의 질이 좋지 않는 단점을 가지고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 이러한 건식법 또는 습식법로 구리 시드층을 형성한 후, 전해 금속 도금을 실시하는 구리막 형성 방법에서 후속 공정으로 고온 열처리 공정을 실시하여 상술한 종래의 문제점을 해결할 수 있는 반도체 배선용 구리막 형성 방법을 제공하는 데 있다.
도 1은 본 발명에 따라 반도체 배선용 구리막이 형성된 기판을 나타내기 위한 단면도,
도 2는 본 발명에 따른 반도체 배선용 구리막 형성 방법을 나타내기 위한 공정 흐름도,
도 3a 내지 도 3c는 본 발명에 따라서 반도체 기판 상에 구리 금속막을 형한 경우에 기판의 단면을 나타내는 SEM 사진들, 및
도 4는 도 3a 내지 도 3c에서와 같은 각각의 반도체 금속막들에 대한 면저항 감소의 정도를 나타내기 위한 그래프이다.
< 도면의 주요 부분에 대한 참조번호의 설명 >
110: 실리콘 웨이퍼 120: 확산 장벽층
130: 구리 시드층 140: 구리막
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 배선용 구리막 형성방법은: 반도체 기판을 마련하는 단계와; 상기 반도체 기판에 건식법 또는 습식법을 이용하여 구리 시드층을 형성하는 단계와; 상기 반도체 기판을 세정하는 단계와; 상기 반도체 기판 상에 환원 전위를 인가하며 구리전해 도금액을 이용하여 전해 도금을 실시하는 단계와; 상기 전해 도금을 실시한 상기 반도체 기판에 고온 열처리를 실시하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 건식법은 PVD 장치를 이용하여 상기 기판의 표면에 구리 시드층을 물리 기상 증착하는 것이고, 습식법은, 구리염과, 구리이온과 리간드를 형성하여 액상반응을 억제하는 착화제와, 구리이온을 환원시키는 환원제와, 상기 환원제가 산화되도록 적당한 pH 조절제를 포함하는 구리 무전해 도금액에 상기 기판을 침지하여 상기 기판의 표면에 구리 시드층을 형성하는 것이다.
여기서, 구리 무전해 도금액은, 상기 구리염으로서 염화구리, 상기 착화제로서 에틸렌디아민, 상기 환원제로서 제이질산코발트육수화물, 및 상기 pH 조절제로서는 HNO3인것이며, 구리 무전해 도금액의 pH를, pH 6.8로 하는 것을 특징으로 한다.
또한, 상기 구리 무전해 도금액은, 상기 구리염으로서 황산구리, 상기 착화제로서 EDTA산, 상기 환원제로서 포름알데히드, 및 상기 pH 조절제로서 수산화칼슘인 것이며, 상기 구리 무전해 도금액의 pH를, pH 13으로 하는 것을 특징으로 한다.
또한, 상기 구리 무전해 도금액의 온도는 18℃∼100℃ 범위인 것이 좋다.
나아가, 상기 구리 무전해 도금액은 계면 활성제를 더 포함하는 것이 좋다.
또한, 상기 구리 전해 도금액은 H2SO4및 황산제이구리·오수화물을 혼합하여 이루어지며, 18℃∼100℃의 온도를 유지하는 것을 특징으로 한다.
또한, 상기 환원 전위는, 표준 수소 전극을 기준으로 -400mV이고, 상기 고온 열처리의 온도는 50℃∼700℃인 것이 좋다.
또한, 상기 고온 열처리의 시간은 30초∼10시간 범위이며, 질소, 수소, 또는 아르곤 분위기에서 실시된다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명에 따라 반도체 배선용 구리막이 형성된 기판을 나타내기 위한 단면도이다.
도 1을 참조하면, 본 발명에 따른 기판은, 일정한 형상으로 패턴이 형성된 실리콘 웨이퍼(110) 상에 구리 이온의 확산을 방지하는 질화티타늄/티타늄 확산 장벽 층(120)이 형성되고, 확산 장벽층(120) 표면에 습식법 또는 건식법으로 반도체 배선용 구리막의 핵이 되는 구리 시드층(130)이 형성되며, 구리 시드층(130)을 전극으로 이용하여 전해 도금으로 구리막(140)이 형성되어 이루어진다.
도 2는 본 발명에 따른 반도체 배선용 구리막 형성 방법을 나타내기 위한 공정 흐름도이다.
도 2를 참조하면, 반도체 배선용 구리막 형성 방법은, 먼저, 실리콘 웨이퍼 상에 150Å 두께의 티타늄 및 100Å 두께의 질화티타늄을 확산방지막으로 형성한 질화티타늄/티타늄/실리콘 구조의 기판을 마련한다.
다음에, 상술한 기판 상에 일 예를 들면, 건식법으로서 PVD 장치로 구리막을 물리적 기상 증착하여 핵 역할을 하는 구리 시드층을 형성한다.
또는, 습식법으로서 구리 무전해 도금액을 이용하여 구리 시드층을 형성하는 데, 상기 구리 무전해 도금 공정을 좀 더 자세히 설명하면 이하와 같다.
우선, 상기와 같이 마련된 기판의 질화티타늄 표면에 공기 중의 산소와 만나 자연 발생적으로 생성된 산화 티타늄막을 제거하기 위해, 불산 및 이온제거수(De-Ionized Water)로 이루어진 1%의 불산 용액에 10분간 침지시킨 후, 다시 이온제거수에서 침지한 다음에, 질소(N2) 기체로 기판 표면을 건조시킴으로써 질화티타늄 표면을 세정한다.
그 다음에, 이온제거수 200mL에 염화팔라듐(PdCl2) 1g, 50%의 불산(HF) 5mL, 및 35%의 염산(HCl) 3mL가 혼합된 팔라듐 활성화 용액에 20초간 침지시킨 후에, 이온제거수에서 10초 동안 침지를 두 번 실시함으로써 질화티타늄 표면을 활성화한다. 이렇게, 기판을 세정하고 활성화시키는 과정을 거침으로써, 후술되는 공정에서 형성되는 구리 시드층이나 구리막의 질은 더욱 향상한다.
이어서, 구리이온을 생성하는 구리염, 구리이온을 환원시키는 환원제, 구리이온과 리간드를 형성함으로써 구리가 액상에서 환원되어 용액이 불안정하게 되는 것을 방지하기 위한 착화제, 및 상기 환원제가 산화되도록 용액을 적당한 pH로 유지시키는 pH 조절제가 혼합된 구리 무전해 도금액에 활성화된 기판을 침지시켜 구리 무전해 도금으로 구리 시드층을 형성한다.
여기서, 일 예를 들면, 상기 구리염으로는 염화제이구리·이수화물(CuCl2·2H2O) 0.05M, 착화제로서 에틸렌디아민, 환원제로서 질산제이코발트·육수화물((Co(NO3)2·6H2O) 0.15M, 및 PH 조절제로서 HNO3를혼합하여 pH 6.8의 구리 무전해 도금액을 형성했다.
또한, 다른 예를 들면, 구리염으로는 황산제이구리·오수화물(CuSO4·5H2O) 0.03M, 착화제로서 에틸렌디아민사아세트산(Ethyiene-diaminetetraacetic, EDTA), 환원제로서 포름알데히드(HCHO) 0.1M, 및 PH 조절제로서 수산화칼륨(KOH)을혼합하여 pH 13의 구리 무전해 도금액을 형성했다. 이때, 구리 무전해 도금액의 온도는 18℃∼100℃ 범위이면 좋고, 계면활성제와 같은 첨가제를 넣어도 좋은 데, 음이온 계면활성제의 종류에서 특히 바람직한 대표물은 크랜베리 뉴 저지에 소재한 론-폴렌크(Rhone-Poulenc)사의 로다팩 알이-610(상품명: Rhodafac RE-610)을 예로 들 수 있다.
상기와 같은 구리 무전해 도금액에서의 무전해 도금 과정은, 기판을 상기 최적 조성의 구리 무전해 도금액에 2분간 용액에 침지시킨 후에, 이온제거수에서 10초 동안 침지시키는 것을 세 번 실시하고, 질소(N2) 기체로 기판의 양면을 건조시킴으로써 이루어진다.
다시 도 2를 참조하여 설명하면, 그 다음에, 구리 시드층이 형성된 기판 상에 구리 시드층의 후속 공정 전까지 공기 중의 산소와 반응하여 자연 발생하는 산화막을 제거하기 위해 1: 200의 비율로 희석된 수산화암모늄(NH4OH)용액에, 기판을 30초 동안 침지시켜 표면 처리를 한 뒤에 이온제거수에 담그고 질소 기체로 표면을 건조시키는 세정 과정을 마친다. 이러한 세정 과정은 기판의 표면에 구리막이 보다 균일하게 형성되게 하는 것이다.
이어서, 이온제거수에 1.0 M의 H2SO4및 0.05 M의 황산제이구리오수화물을 혼합하여 이루어지는 구리 전해 도금 용액에, 상술한 세정 과정을 마친 기판을 침지시켜 구리 시드층을 상대전극으로 하고 가이드 전극을 더 마련하여 각각의 전극들에 표준 수소전극(Saturated calomel electrode, SCE)을 기준으로 환원 전위를 -400mV를 인가함으로써 구리막을 형성한다. 이러한 구리 전해 도금 실시는 18℃∼100℃의 온도에서 이루어진다.
다음에, 구리막이 형성된 기판을 온도 증가율이 15℃/min인 고온 열처리 용기 내에 장입하고, 질소 분위기 내에서 400℃의 온도를 유지하며 30분 동안 열처리를 실시한다.
도 3a 내지 도 3c는 본 발명에 따라서 반도체 기판 상에 구리 금속막을 형한 경우에 기판의 단면을 나타내는 SEM 사진들이다. 도 3a는 본 발명에 따라 PVD 장치에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우이고, 도 3b는 황산제이코발트를 환원제로 이용하는 구리 무전해 도금액에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우이며, 도 3c는 포름알데히드를 환원제로 이용하는 구리 무전해 도금액에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우이다.
도 3a 내지 도 3c를 참조하면, 본 발명에 따라 물리 기상 증착법, 황산제이코발트 또는 포름알데히드를 포함하는 구리 무전해 도금액을 이용한 각각의 구리 시드층을 이용하여 형성된 각각의 구리막들의 표면은 모두 균일한 것을 알 수 있다.
이렇게, 건식법 또는 습식법의 각각의 방법으로 구리 시드층을 형성하지만, 구리 시드층 상에 구리막을 형성한 후, 후속 공정으로 고온 열처리 공정을 행하면 그렇지 않은 구리막 보다 접착도가 매우 좋아지는 것을 알 수 있는 데, 표 1에서 접착도를 상대적으로 비교한 결과를 나타내면 다음과 같다.
시드층공정 형성방법과정 PVD 황산제이코발트· 구리무전해도금 포름알데히드· 구리무전해도금
시드층만 형성 양호 양호 양호
시드층 형성 →전해도금 양호 매우 불량 매우 불량
시드층 형성→전해도금→고온 열처리 공정 매우 좋음 매우 좋음 매우 좋음
시드층 형성→고온 열처리 공정 - 양호 양호
시드층 형성→고온 열처리 공정→전해도금 - 불량 불량
도 4는 도 3a 내지 도 3c에서와 같은 각각의 반도체 금속막들에 대한 면저항 감소의 정도를 나타내기 위한 그래프이다.
도 4를 참조하면, 고온 열처리 후 각각의 면저항 감소 정도를 살펴보면, 도 3a과 같이 PVD 장치에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우에는 약 10.2% 정도 감소하였고, 도 3b와 같이 황산제이코발트를 환원제로 이용하는 구리 무전해 도금액에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우에는 약 10.5% 정도 감소하였으며, 도 3c와 같이 포름알데히드(HCHO)를 환원제로 이용하는 구리 무전해 도금액에서 구리 시드층을 형성하여 반도체 배선용 구리막을 형성한 경우에는 약 4.5% 정도의 감소를 보였다.
이와 같이, 고온 열처리 공정 후에는, 각각의 반도체 배선용 금속막들의 접착도가 향상 될 뿐 아니라 면저항도 감소하므로 고품질의 반도체 배선용 구리막을 형성할 수 있음을 알 수 있다.
상술한 바와 같이 본 발명에 의하면, 건식법 또는 습식법으로 구리 시드층을 형성한 후 반도체 배선용 구리막을 형성하는 반도체 구리 배선 공정에서, 후속 공정으로서 간단한 고온 열처리만으로도 균일한 구리막을 형성함과 동시에 접착도가 더욱 더 향상된 반도체 배선용 구리막을 형성할 수 있다.
또한, 고온 열처리 공정으로 인해 각 구리막 표면의 면저항도 감소함으로써, 고품질의 반도체 배선용 구리막을 제공하게 되어 반도체 산업 발전에 기여할 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (14)

  1. 반도체 기판을 마련하는 단계와;
    상기 반도체 기판에 건식법 또는 습식법을 이용하여 구리 시드층을 형성하는 단계와;
    상기 반도체 기판을 세정하는 단계와;
    상기 반도체 기판 상에 환원 전위를 인가하며 구리전해 도금액을 이용하여 전해 도금을 실시하는 단계와;
    상기 전해 도금을 실시한 상기 반도체 기판에 고온 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  2. 제 1항에 있어서, 상기 건식법은, PVD 장치를 이용하여 상기 기판의 표면에 구리 시드층을 물리 기상 증착하는 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  3. 제 1항에 있어서, 상기 습식법은, 구리염과, 구리이온과 리간드를 형성하여 액상반응을 억제하는 착화제와, 구리이온을 환원시키는 환원제와, 상기 환원제가 산화되도록 적당한 pH 조절제를 포함하는 구리 무전해 도금액에 상기 기판을 침지하여 상기 기판의 표면에 구리 시드층을 형성하는 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  4. 제 3항에 있어서, 상기 구리 무전해 도금액은, 상기 구리염으로서 염화구리, 상기 착화제로서 에틸렌디아민, 상기 환원제로서 제이질산코발트육수화물, 및 상기 pH 조절제로서는 HNO3인것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  5. 제 4항에 있어서, 상기 구리 무전해 도금액의 pH를, pH 6.8로 하는 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  6. 제 3항에 있어서, 상기 구리 무전해 도금액은, 상기 구리염으로서 황산구리, 상기 착화제로서 EDTA산, 상기 환원제로서 포름알데히드, 및 상기 pH 조절제로서 수산화칼슘인 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  7. 제 6항에 있어서, 상기 구리 무전해 도금액의 pH를, pH 13으로 하는 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  8. 제 4항 또는 제 6항에 있어서, 상기 구리 무전해 도금액의 온도는 18℃∼100℃ 범위인 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  9. 제 4항 또는 제 6항에 있어서, 상기 구리 무전해 도금액은 계면 활성제을 더포함하는 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  10. 제 1항에 있어서, 상기 구리 전해 도금액은 H2SO4및 황산제이구리오수화물을 혼합하여 이루어지며, 18℃∼100℃의 온도를 유지하는 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  11. 제 1항에 있어서, 상기 환원 전위는, 표준 수소 전극을 기준으로 -400mV인 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  12. 제 1항에 있어서, 상기 고온 열처리의 온도는 50℃∼700℃인 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  13. 제 1항에 있어서, 상기 고온 열처리의 시간은 30초∼10시간 범위인 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
  14. 제 1항에 있어서, 상기 고온 열처리는 질소, 수소, 또는 아르곤 분위기에서 실시되는 것을 특징으로 하는 반도체 배선용 구리막 형성방법.
KR10-2001-0078893A 2001-12-13 2001-12-13 반도체 배선용 구리막 형성방법 KR100426209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0078893A KR100426209B1 (ko) 2001-12-13 2001-12-13 반도체 배선용 구리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0078893A KR100426209B1 (ko) 2001-12-13 2001-12-13 반도체 배선용 구리막 형성방법

Publications (2)

Publication Number Publication Date
KR20030048850A true KR20030048850A (ko) 2003-06-25
KR100426209B1 KR100426209B1 (ko) 2004-04-06

Family

ID=29574699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0078893A KR100426209B1 (ko) 2001-12-13 2001-12-13 반도체 배선용 구리막 형성방법

Country Status (1)

Country Link
KR (1) KR100426209B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859952B1 (ko) * 2006-12-21 2008-09-23 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR101292863B1 (ko) * 2011-10-24 2013-08-02 한국원자력연구원 전해도금을 이용한 에피택셜 성장 및 단결정 박막제조

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309809B1 (ko) * 1998-12-28 2001-11-15 박종섭 반도체소자의구리금속배선형성방법
KR100351237B1 (ko) * 1998-12-29 2002-11-18 주식회사 하이닉스반도체 반도체소자의구리금속배선형성장치및이를이용한구리금속배선형성방법
JP3459372B2 (ja) * 1999-03-18 2003-10-20 株式会社神戸製鋼所 配線膜の形成方法
KR100333712B1 (ko) * 1999-06-24 2002-04-24 박종섭 반도체 소자의 상감형 금속배선 형성방법
US6391777B1 (en) * 2001-05-02 2002-05-21 Taiwan Semiconductor Manufacturing Company Two-stage Cu anneal to improve Cu damascene process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859952B1 (ko) * 2006-12-21 2008-09-23 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR101292863B1 (ko) * 2011-10-24 2013-08-02 한국원자력연구원 전해도금을 이용한 에피택셜 성장 및 단결정 박막제조

Also Published As

Publication number Publication date
KR100426209B1 (ko) 2004-04-06

Similar Documents

Publication Publication Date Title
US6436816B1 (en) Method of electroless plating copper on nitride barrier
US7279231B2 (en) Electroless plating structure
JP5203602B2 (ja) 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
US6486055B1 (en) Method for forming copper interconnections in semiconductor component using electroless plating system
US6180523B1 (en) Copper metallization of USLI by electroless process
CN1094799C (zh) Ti和W合金上浸渍沉积钯以选择性引发无电沉积制作晶片
US6423200B1 (en) Copper interconnect seed layer treatment methods and apparatuses for treating the same
EP1201786A2 (en) Seed layer deposition
US6585811B2 (en) Method for depositing copper or a copper alloy
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
US7442267B1 (en) Anneal of ruthenium seed layer to improve copper plating
KR20060018838A (ko) 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물
US20050170650A1 (en) Electroless palladium nitrate activation prior to cobalt-alloy deposition
KR100859259B1 (ko) 캡층 형성을 위한 코발트 계열 합금 무전해 도금 용액 및이를 이용하는 무전해 도금 방법
KR100426209B1 (ko) 반도체 배선용 구리막 형성방법
US6875260B2 (en) Copper activator solution and method for semiconductor seed layer enhancement
KR100788279B1 (ko) 구리 무전해 도금에서의 단차평탄화 방법
KR100445839B1 (ko) 반도체 배선용 은박막 형성방법
KR100454633B1 (ko) 기판 표면 처리 방법
KR100475403B1 (ko) 반도체 배선용 구리 박막 형성방법
TW512185B (en) Method of electroless plating metal lines on nitride barrier
EP1022355B1 (en) Deposition of copper on an activated surface of a substrate
JP2003178999A (ja) 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
KR100406592B1 (ko) 반도체 금속막 형성방법
JP2004197169A (ja) 基板の銅配線形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130425

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee