KR20030045263A - Method of forming transistor having LDD type source/drain structure - Google Patents
Method of forming transistor having LDD type source/drain structure Download PDFInfo
- Publication number
- KR20030045263A KR20030045263A KR1020010075679A KR20010075679A KR20030045263A KR 20030045263 A KR20030045263 A KR 20030045263A KR 1020010075679 A KR1020010075679 A KR 1020010075679A KR 20010075679 A KR20010075679 A KR 20010075679A KR 20030045263 A KR20030045263 A KR 20030045263A
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- film
- forming
- auxiliary
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 125000006850 spacer group Chemical group 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 35
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052582 BN Inorganic materials 0.000 claims abstract description 25
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910010277 boron hydride Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 81
- 239000010410 layer Substances 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 11
- 238000002955 isolation Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- -1 diboron hydride Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- CBXWGGFGZDVPNV-UHFFFAOYSA-N so4-so4 Chemical compound OS(O)(=O)=O.OS(O)(=O)=O CBXWGGFGZDVPNV-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
- H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
본 발명은 반도체 장치의 엘디디(LDD:Lightly Doped Drain)형 소오스/드레인 구조를 가진 트렌지스터 형성 방법에 관한 것이다.The present invention relates to a method for forming a transistor having a lightly doped drain (LDD) type source / drain structure of a semiconductor device.
반도체 장치의 소자 고집적화에 따라 반도체 장치에 형성되는 트렌지스터 소자의 크기도 점차 줄어들고 있다. 이에 따라 트렌지스터의 소오스/드레인 영역을 이루는 도핑층 깊이도 점차 얕아지며, 도핑 농도는 증가하는 경향이고, 좁은 채널로 인한 항복 전압 감소와 핫 캐리어(hot carrier)가 발생하기 쉽다. 따라서, 항복 전압을 높이고, 핫 캐리어 발생을 억제하기 위해 MOS 트랜지스터에서 LDD형 소오스/드레인 구조를 형성하는 방식이 고집적 반도체 장치의 제조 공정에서 통상적으로 이루어지고 있다.As the device integration of semiconductor devices increases, the size of transistor elements formed in semiconductor devices is gradually decreasing. As a result, the depth of the doping layer constituting the source / drain regions of the transistor is gradually shallower, the doping concentration tends to increase, and breakdown voltages and hot carriers due to narrow channels are likely to occur. Therefore, a method of forming an LDD type source / drain structure in a MOS transistor in order to increase breakdown voltage and suppress hot carrier generation is conventionally performed in the manufacturing process of a highly integrated semiconductor device.
LDD형 소오스/드레인 구조는 MOS 트렌지스터 내에서 전계가 집중되는 채널과 드레인 영역 경계부에 저농도 도핑 영역을 개재시킴으로서 이루어진다. LDD형 소오스/드레인 구조의 형성을 위해 통상 게이트 전극 측벽에 형성된 스페이서가 이용된다. 즉, 게이트 전극을 이온주입 마스크로 저농도 이온주입을 실시하는 단계, 게이트 전극 양 측벽에 스페이서를 형성하는 단계, 게이트 전극 및 스페이서를 이온주입 마스크로 고농도 이온주입을 실시하는 단계를 통해 소오스/드레인 영역에 LDD 구조가 이루어질 수 있다.The LDD type source / drain structure is formed by interposing a low concentration doped region at the boundary between a channel and a drain region where an electric field is concentrated in the MOS transistor. Spacers formed on the sidewalls of the gate electrodes are usually used to form the LDD type source / drain structures. That is, source / drain regions are formed by performing low concentration ion implantation using the gate electrode as an ion implantation mask, forming spacers on both sidewalls of the gate electrode, and performing high concentration ion implantation using the gate electrode and the spacer as an ion implantation mask. LDD structure can be made.
스페이서는 고집적 디램 등에서 자기 정렬형 콘택이나 콘택 패드를 형성할 때에도 이용될 수 있다. 즉, 게이트 전극 상부에 실리콘 질화막 캡핑층과 게이트 전극 양 측벽의 스페이서를 실리콘 질화막으로 형성하면, 실리콘 산화막으로 이루어진 층간 절연막을 패터닝할 때 게이트 전극을 보호하므로 노광 정렬의 공정 마아진을 높일 수 있다.Spacers may also be used to form self-aligned contacts or contact pads in highly integrated DRAMs and the like. That is, when the silicon nitride film capping layer and the spacers on both sidewalls of the gate electrode are formed of the silicon nitride film on the gate electrode, the gate electrode is protected when the interlayer insulating film made of the silicon oxide film is patterned, thereby increasing the process margin of the exposure alignment.
그러나, 고집적화가 더욱 진행되면서 콘택이 기판과 닿는 면적이 점차 좁아지면서 콘택 저항 증가가 심각한 문제가 된다. 따라서, 기존의 스페이서의 역할을 하면서도 콘택 등이 기판 혹은 다른 도전 영역과 닿는 것을 방해하지 않는 구조를 형성할 필요가 증가하고 있다. 이런 필요에 대한 방안의 하나로 개발된 것이 L자형스페이서(L-Shape spacer)이다.However, as the integration becomes more advanced, the contact area of the contact with the substrate is gradually narrowed, thereby increasing the contact resistance. Accordingly, there is an increasing need to form a structure that serves as a conventional spacer but does not prevent the contact or the like from coming into contact with the substrate or other conductive regions. One solution to this need was the L-Shape spacer.
도1 내지 도3은 기존의 L 자형 스페이서 형성 방법의 일 예를 나타내는 공정 단면도이다. 도1 내지 도3에 따라 그 방법을 살펴보면, 먼저, 소자 분리막(20)과 웰(미도시) 형성을 위한 불순물 도핑이 이루어진 기판(10)에 게이트 절연막과 게이트막을 적층하고 패터닝을 통해 게이트 전극(30)을 형성한다. 게이트 전극(30) 식각에 따른 손상을 치유하기 위해 어닐링을 실시하면서 게이트 전극과 기판에 얇은 열산화막(40)이 형성된다. 어닐링 후에 상대적으로 얇은 스페이서막(50)과 LDD 영역 형성을 위한 스페이서 보조막(60)을 기판(10)에 콘포말하게 형성한다. 스페이서 보조막(60)과 스페이서막(50)에 대하여 순차적인 전면 이방성 식각을 통해 보조 스페이서(61)와 L 자형 스페이서(51)를 형성한다. 이어서, 보조 스페이서(61)를 제거하는 식각을 실시한다. 이로써 L 자형 스페이서(51)는 완성된다. 후속적으로 저농도 이온주입과 고농도 이온주입을 실시하여 LDD형 소오스/드레인 구조가 이루어진다.1 to 3 are cross-sectional views illustrating an example of a conventional method of forming an L-shaped spacer. 1 through 3, first, a gate insulating film and a gate film are stacked on a substrate 10 on which an isolation layer 20 and an impurity doping is formed to form a well (not shown). 30). A thin thermal oxide film 40 is formed on the gate electrode and the substrate while annealing is performed to heal damage caused by etching the gate electrode 30. After the annealing, a relatively thin spacer film 50 and a spacer auxiliary film 60 for forming the LDD region are conformally formed on the substrate 10. The auxiliary spacer 61 and the L-shaped spacer 51 are formed through the sequential anisotropic etching on the spacer auxiliary layer 60 and the spacer layer 50. Subsequently, etching is performed to remove the auxiliary spacer 61. As a result, the L-shaped spacer 51 is completed. Subsequently, low concentration ion implantation and high concentration ion implantation are performed to form an LDD source / drain structure.
이런 방법에 따르면 저농도 영역이 충분한 폭을 가지는 LDD형 소오스/드레인 영역을 형성할 수 있다. 동시에, 콘택 플러그나 콘택 패드를 형성하기 위한 층간 절연막 패터닝 과정에서 콘택이 형성될 기판 부분을 스페이서 커버함으로써 콘택 영역이 좁아지는 문제를 방지할 수 있다.According to this method, an LDD type source / drain region having a sufficient width of the low concentration region can be formed. At the same time, it is possible to prevent the problem of narrowing the contact region by spacer covering the substrate portion on which the contact is to be formed in the interlayer insulating film patterning process for forming the contact plug or contact pad.
그런데, 이런 방법에 따르면, 보조 스페이서(61)를 제거하는 과정에서 기판(10)의 다른 부분이 손상되기 쉽다는 문제점이 있다. 즉, 스페이서막(50)을 실리콘 질화막으로 형성하고 스페이서 보조막(60)을 실리콘 산화막으로 형성하면, 보조 스페이서(61)가 제거되는 식각과정에서 기판(10)에 드러난 소자 분리막(20) 상부(101)가 손상될 수 있다. 혹은, 스페이서막(50)을 실리콘 산화막으로 형성하고 스페이서 보조막(60)을 실리콘 질화막으로 형성할 경우, 보조 스페이서(61)는 주로 인산 습식 식각으로 제거되는 데 식각 용액의 불순물로 인하여 기판 표면(102)이 오염되기 쉽다. 한편, 스페이서 보조막(60)이 폴리실리콘으로 이루어질 경우에도, 폴리실리콘 보조 스페이서(61)를 제거하는 과정에서 기판(10)이 함께 식각되거나 습식 식각 용액으로 인한 기판 오염이 모두 발생할 수 있다.However, according to this method, there is a problem that other parts of the substrate 10 are easily damaged in the process of removing the auxiliary spacer 61. That is, when the spacer layer 50 is formed of a silicon nitride layer and the spacer auxiliary layer 60 is formed of a silicon oxide layer, an upper portion of the device isolation layer 20 exposed to the substrate 10 during the etching process of removing the auxiliary spacer 61 is performed. 101 may be damaged. Alternatively, when the spacer film 50 is formed of a silicon oxide film and the spacer auxiliary film 60 is formed of a silicon nitride film, the auxiliary spacer 61 is mainly removed by phosphate wet etching. 102) is susceptible to contamination. Meanwhile, even when the spacer auxiliary layer 60 is made of polysilicon, the substrate 10 may be etched together or substrate contamination due to the wet etching solution may occur in the process of removing the polysilicon auxiliary spacer 61.
본 발명은 상술한 바와 같은 종래의 트렌지스터 형성 과정에서 L자형 스페이서 형성시의 문제점을 해결하기 위한 것으로, L 자형 스페이서 형성을 위해 보조 스페이서를 제거하는 과정에서 기판의 다른 부분에 대한 오염이나 손상이 없도록 하는 트렌지스터 형성 방법을 제공하는 것을 목적으로 한다.The present invention is to solve the problem of forming the L-shaped spacer in the conventional transistor formation process as described above, so that there is no contamination or damage to other parts of the substrate in the process of removing the auxiliary spacer to form the L-shaped spacer It is an object of the present invention to provide a transistor forming method.
도1 내지 도3은 종래의 L 자형 스페이서 형성 방법의 일 예를 나타내는 공정 단면도들이다.1 to 3 are cross-sectional views illustrating processes of forming a conventional L-shaped spacer.
도4 내지 도8은 본 발명의 일 실시예에 따라 CMOS형 반도체 장치의 트랜지스터에서 L자형 스페이서를 형성하는 방법의 중요 단계들을 나타내는 공정 단면도들이다.4 through 8 are process cross-sectional views showing important steps of a method of forming an L-shaped spacer in a transistor of a CMOS semiconductor device according to an embodiment of the present invention.
도9 내지 도11은 본 발명의 다른 실시예에 따라 트랜지스터에서 L자형 스페이서를 형성하는 방법의 중요 단계들을 나타내는 공정 단면도들이다.9-11 are process cross-sectional views illustrating important steps of a method of forming an L-shaped spacer in a transistor in accordance with another embodiment of the present invention.
상기 목적을 달성하기 위한 본 발명은, L자형 스페이서를 형성하는 통상의 방법에서 스페이서 보조막으로 질화 보론막(BN:Boron Nitride)을 사용하는 것을 특징으로 한다.The present invention for achieving the above object is characterized by using a boron nitride film (BN: Boron Nitride) as a spacer auxiliary film in a conventional method for forming an L-shaped spacer.
이런 특징에 따른 본 발명은, 기판에 게이트 절연막과 게이트막을 적층하고 패터닝을 통해 게이트 전극을 형성하는 단계, 보론 질화막과 식각 선택비를 가지는 절연성의 스페이서막과 보론 질화막으로 이루어진 스페이서 보조막을 게이트 전극이 형성된 기판에 콘포말하게 형성하는 단계, 스페이서 보조막과 스페이서막에 대하여 순차적인 전면 이방성 식각을 통해 스페이서 보조막으로 이루어진 보조 스페이서와 스페이서막으로 이루어진 L 자형 스페이서를 형성하는 단계, 보조 스페이서를 제거하는 단계를 구비하여 이루어진다.In accordance with an aspect of the present invention, a gate electrode is formed by stacking a gate insulating film and a gate film on a substrate and forming a gate electrode through patterning. The spacer auxiliary film including an insulating spacer film having a boron nitride film and an etching selectivity and a boron nitride film is a gate electrode. Conformally forming the formed substrate, forming an auxiliary spacer made of the spacer auxiliary film and an L-shaped spacer made of the spacer film through sequential anisotropic etching with respect to the spacer auxiliary film and the spacer film, and removing the auxiliary spacer. A step is made.
본 발명에서 후속적으로 혹은 언급된 단계들 사이에 저농도 및 고농도의 이온주입을 실시하여 게이트 전극 양측에 LDD형 소오스/드레인 구조를 형성하게 된다.Low and high concentrations of ion implantation may be performed subsequently or between the steps mentioned herein to form LDD source / drain structures on both sides of the gate electrode.
본 발명에서 사용되는 질화 보론막은 보론 소오스 가스로 BH3(boron hydride), B2H6(diboron-hydride) 등을, 질소 소오스 가스로 질소나 암모니아(NH3) 등을 사용하여 LPCVD, PECVD 등의 방법으로 형성할 수 있다. 특히, 형성온도를 약 400도씨, 기압을 1Torr 이하로 하여 PECVD 방법으로 형성할 때 얻어지는 단단한 보론 질화막은 반도체 공정에서 통상 사용하는 황산 용액에 쉽게 식각되는 성질을 가지므로 사용에 바람직하며, 보조 스페이서를 제거하는 단계는 황산을 이용한 습식 식각으로 이루어진다.The boron nitride film used in the present invention is a boron source gas, such as BH 3 (boron hydride), B 2 H 6 (diboron-hydride), such as nitrogen source gas nitrogen or ammonia (NH 3 ) using LPCVD, PECVD, etc. It can be formed by the method. Particularly, the hard boron nitride film obtained when the PECVD method is formed with a formation temperature of about 400 ° C. and an air pressure of 1 Torr or less is preferable for use because it has an easily etched property in sulfuric acid solutions commonly used in semiconductor processes. The step of removing is performed by wet etching with sulfuric acid.
이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
(실시예 1)(Example 1)
도4를 참조하면, CMOS형 반도체 장치에서 소자 분리막(20)과 웰(미도시) 형성을 위한 불순물 도핑이 이루어진 기판(10)에 게이트 절연막과 폴리실리콘 게이트막을 적층하고 패터닝을 통해 게이트 전극(30)을 형성한다. 게이트 전극(30) 식각에 따른 손상을 치유하기 위해 어닐링을 실시한다. 이 과정에서 게이트막 표면과 실리콘이 노출된 기판 부위에는 10 내지 500 옹스트롬 정도의 열산화막(40)이 형성될 수 있다. 이어서, 게이트 전극(30)이 형성된 기판(10)에 실리콘 질화막으로 이루어진 스페이서막(50)이 100 내지 1000 옹스트롬 두께로 적층되고, 다시 보론 질화막으로 이루어진 스페이서 보조막(70)이 100 내지 1000 옹스트롬 두께로 적층된다. 이때, 스페이서막(50)을 실리콘 질화막으로 적층하는 대신, 어닐링 단계에서 형성되는 열산화막(40)을 두껍게 형성하거나, 별도의 CVD 산화막을 적층하여 스페이서막(50)으로 사용할 수도 있다.Referring to FIG. 4, in a CMOS semiconductor device, a gate insulating film and a polysilicon gate film are laminated on a substrate 10 on which an impurity doping is formed to form an isolation layer 20 and a well (not shown), and then pattern the gate electrode 30. ). Annealing is performed to cure damage due to etching of the gate electrode 30. In this process, a thermal oxide film 40 of about 10 to 500 angstroms may be formed on the surface of the gate film and the substrate where the silicon is exposed. Subsequently, a spacer film 50 made of a silicon nitride film is stacked to a thickness of 100 to 1000 angstroms on the substrate 10 having the gate electrode 30 formed thereon, and the spacer auxiliary film 70 made of a boron nitride film is 100 to 1000 angstroms thick. Are stacked. At this time, instead of stacking the spacer film 50 with the silicon nitride film, the thermal oxide film 40 formed in the annealing step may be formed thick, or a separate CVD oxide film may be stacked and used as the spacer film 50.
보론 질화막은 보론 소오스 가스로 BH3(boron hydride), B2H6(diboron-hydride) 등을, 질소 소오스 가스로 질소나 암모니아(NH3) 등을 사용하여 LPCVD, PECVD 등의 CVD 방법으로 형성할 수 있다. 결정질로 형성될 경우, 그래파이트(Graphite)와 같은 육각(hexagonal) 구조와 다이아몬드와 같은 큐빅(cubic) 구조를 형성할 수 있는데, 육각 구조는 상대적으로 무르고 주로 LPCVD로 형성되며, 큐빅 구조는 단단한 성질을 가지고 주로 PECVD 방법으로 형성된다. 특히, 형성온도를 약 400도씨, 기압을 1Torr 이하로 하여 PECVD 방법으로 형성할 때 얻어지는 단단한 비정질의 보론 질화막은 반도체 공정에서 통상 사용하는 황산 용액에 쉽게 식각되는 성질을 가지므로 스페이서 보조막으로 바람직하다.Boron nitride film is formed by CVD method such as LPCVD or PECVD using boron hydride (BH 3 ), B 2 H 6 (diboron-hydride) as nitrogen source gas and nitrogen or ammonia (NH 3 ) as nitrogen source gas can do. When formed in crystalline form, hexagonal structures such as graphite and cubic structures such as diamond can be formed. The hexagonal structures are relatively soft and are mainly formed by LPCVD. It is mainly formed by PECVD method. Particularly, the hard amorphous boron nitride film obtained when forming by PECVD method with the formation temperature of about 400 ° C. and the atmospheric pressure of 1 Torr or less is easily etched into sulfuric acid solution commonly used in the semiconductor process, so it is preferable as a spacer auxiliary film. Do.
도5를 참조하면, 도4의 상태에서 스페이서 보조막(70)과 스페이서막(50)에 대하여 차례로 전면 이방성 식각을 실시한다. 따라서, 보론 질화막으로 이루어진보조 스페이서(71)와 실리콘 질화막으로 이루어진 L자형 스페이서(51)가 게이트 전극(30) 양 측에 형성된다. 이때 기판(10)에는 어닐링 상태에서 형성된 열산화막(40)과 소자 분리막(20)이 드러나게 되며, 열산화막(40)이 얇게 형성된 경우 실리콘 기판(10)이 드러난다.Referring to FIG. 5, the anisotropic etching of the spacer auxiliary layer 70 and the spacer layer 50 is sequentially performed in the state of FIG. 4. Therefore, the auxiliary spacer 71 made of boron nitride film and the L-shaped spacer 51 made of silicon nitride film are formed on both sides of the gate electrode 30. In this case, the thermal oxide film 40 and the device isolation film 20 formed in the annealing state are exposed on the substrate 10, and the silicon substrate 10 is exposed when the thermal oxide film 40 is thinly formed.
도6을 참조하면, 도5의 상태에서 가열된 황산 용액을 기판에 작용시키는 황산 보일 공정을 실시한다. 황산 보일 공정은 반도체 장치 제조 공정에서 통상 산화막, 질화막, 폴리실리콘막을 적층하기 전에 기판 파티클, 유기 성분 등을 제거하기 위해 세정 공정으로 사용된다. 그러나, 황산 용액은 보론 질화막에 대해서는 매우 뛰어난 식각력을 가지므로 본 발명에서는 보론 질화막으로 이루어진 보조 스페이서(71)에 대한 식각 물질로 사용한다. 한편, 황산 보일 공정은 기판의 실리콘 산화막, 실리콘 질화막, 실리콘막을 거의 손상시키지 않으므로 보조 스페이서(71) 제거시 기판(10)이나 소자 분리막(20)은 손상되지 않게 된다. 또한, 황산 용액은 순도가 뛰어나므로 기판(10)을 오염시킬 염려도 적다. 단, 본 발명에서 보론 질호막 보조 스페이서(71)의 제거 방법은 황산 보일 공정에 한정되지 않는다.Referring to FIG. 6, a sulfuric acid boil process is performed in which a heated sulfuric acid solution is applied to a substrate in the state of FIG. 5. In the semiconductor device manufacturing process, a sulfate process is usually used as a cleaning process to remove substrate particles, organic components, and the like before laminating oxide films, nitride films, and polysilicon films. However, since the sulfuric acid solution has a very excellent etching power for the boron nitride film, the sulfuric acid solution is used as an etching material for the auxiliary spacer 71 made of the boron nitride film. On the other hand, since the sulphate sulfate process hardly damages the silicon oxide film, the silicon nitride film, and the silicon film of the substrate, the substrate 10 or the device isolation film 20 is not damaged when the auxiliary spacer 71 is removed. In addition, since sulfuric acid solution is excellent in purity, there is little fear of contaminating the substrate 10. However, in the present invention, the method for removing the boron interlayer spacer spacer 71 is not limited to the sulfuric acid boil process.
후속적으로, 도7과 같이 P형 트랜지스터 영역을 포토레지스트 패턴을 보호하면서 N형 트랜지스터 영역에 저농도 및 고농도 불순물 이온주입을 실시한다. 따라서, N형 트랜지스터 영역에 LDD형 소오스/드레인 구조가 형성된다. 이어서, 도8과 같이 P형 트랜지스터 영역을 덮고 있는 포토레지스트 패턴을 제거하고, 새로운 포토레지스트 패턴으로 N형 트랜지스터 영역을 보호하면서 P형 트랜지스터 영역에 저농도 및 고농도 불순물 이온주입을 실시한다. 따라서, P형 트랜지스터 영역에 LDD형 소오스/드레인 구조가 형성된다. 이상의 P형 및 N형 이온도핑의 순서는 바뀔 수 있다.Subsequently, as shown in FIG. 7, low and high concentration impurity ions are implanted into the N-type transistor region while protecting the photoresist pattern. Thus, an LDD type source / drain structure is formed in the N-type transistor region. Subsequently, as shown in FIG. 8, the photoresist pattern covering the P-type transistor region is removed, and low concentration and high concentration impurity ion implantation is performed in the P-type transistor region while protecting the N-type transistor region with the new photoresist pattern. Thus, an LDD type source / drain structure is formed in the P type transistor region. The order of the above P-type and N-type ion doping may be changed.
한편, 보론 질화막에 대한 식각을 통해 보조 스페이서를 형성하는 과정에서 중간 단계를 두고 다른 막질이나 포토레지스트를 이용한 노광공정으로 일정 영역을 보호하면 형성되는 스페이서의 크기를 달리할 수 있고, 이에 따라 LDD 구조에서 저농도 도핑영역의 폭이 달라질 수 있다.Meanwhile, when the auxiliary spacer is formed by etching the boron nitride layer, and the intermediate layer is protected by an exposure process using a different film quality or photoresist, the size of the spacer formed may be changed. The width of the lightly doped region may vary.
(실시예 2)(Example 2)
도9를 참조하면, 디램 형성 과정에서 소자 분리막(20)이 형성된 기판(10)에 게이트 절연막과 폴리실리콘 게이트막을 적층하고 패터닝을 통해 게이트 전극(30)을 형성한다. 그리고, 저농도 불순물 이온주입을 실시하여 게이트 전극 양측에 저농도 불순물 도핑층(80)을 형성한다. 게이트 전극(30) 식각에 따른 손상을 치유하기 위해 어닐링을 실시한다. 이 과정에서 게이트 전극(30) 표면과 실리콘이 노출된 기판(10) 부위에는 10 내지 200 옹스트롬 정도의 열산화막(40)이 형성될 수 있다. 이어서, 게이트 전극(30)이 형성된 기판(10)에 실리콘 질화막으로 이루어진 스페이서막(50)을 100 내지 1000 옹스트롬 두께로 적층하고, 다시 보론 질화막으로 이루어지는 스페이서 보조막(70)을 100 내지 1000 옹스트롬 두께로 적층된다. 이때 보론 질화막은 1 Torr이하의 저압에서 암노니아와 디보론 수화물(diboron hydride)를 소오스 가스로 많은 유량을 공급하면서 플라즈마화 시켜 400도씨 정도의 온도에서 비정질 박막으로 형성한다.Referring to FIG. 9, a gate insulating film and a polysilicon gate film are stacked on a substrate 10 on which a device isolation film 20 is formed in a DRAM forming process, and a gate electrode 30 is formed through patterning. The low concentration impurity ion implantation is performed to form the low concentration impurity doping layer 80 on both sides of the gate electrode. Annealing is performed to cure damage due to etching of the gate electrode 30. In this process, a thermal oxide film 40 of about 10 to 200 angstroms may be formed on the surface of the gate electrode 30 and the portion of the substrate 10 where the silicon is exposed. Subsequently, a spacer film 50 made of a silicon nitride film is laminated on the substrate 10 on which the gate electrode 30 is formed to have a thickness of 100 to 1000 angstroms, and the spacer auxiliary film 70 made of a boron nitride film is 100 to 1000 angstrom thick. Are stacked. At this time, the boron nitride film is formed into an amorphous thin film at a temperature of about 400 degrees Celsius by supplying ammonia and diboron hydride at a low pressure of 1 Torr or less while supplying a large flow rate with source gas.
도10을 참조하면, 도9의 상태에서 스페이서 보조막(70)과 스페이서막(50)에 대하여 차례로 전면 이방성 식각을 실시한다. 따라서, 보론 질화막으로 이루어진 보조 스페이서(71)와 실리콘 질화막으로 이루어진 L자형 스페이서(51)가 게이트 전극(30) 양 측에 형성된다. 기판(10)에는 어닐링 상태에서 형성된 열산화막(40)과 소자 분리막(20)이 드러난다. 이어서, 게이트 전극(30) 및 양 측부의 L자형 스페이서(51), 보조 스페이서(71)를 이온주입 마스크로 이용하여 저농도 불순물형과 동일한 전기형의 고농도 불순물 이온주입을 실시한다. 따라서, 고농도 불순물 영역(90)이 새롭게 형성된다. 따라서 트랜지스터 영역에 LDD형 소오스/드레인 구조가 형성된다.Referring to FIG. 10, the anisotropic etching of the spacer auxiliary layer 70 and the spacer layer 50 is sequentially performed in the state of FIG. 9. Therefore, the auxiliary spacer 71 made of boron nitride film and the L-shaped spacer 51 made of silicon nitride film are formed on both sides of the gate electrode 30. The thermal oxide film 40 and the device isolation film 20 formed in the annealing state are exposed on the substrate 10. Subsequently, using the gate electrode 30, the L-shaped spacers 51 at both sides, and the auxiliary spacers 71 as ion implantation masks, the implantation of high concentration impurity ions of the same type as the low concentration impurity type is performed. Thus, the highly concentrated impurity region 90 is newly formed. Thus, an LDD type source / drain structure is formed in the transistor region.
도11을 참조하면, 도10의 상태에서 황산 용액을 기판에 작용시킨다. 황산 용액은 보론 질화막에 대해서는 매우 뛰어난 식각력을 가지므로 본 발명에서는 보론 질화막으로 이루어진 보조 스페이서(71)는 인근의 소자 분리막(20), 기판(10) 및 실리콘 질화막 스페이서(51)에 거의 영향을 주지 않고 급속히 제거된다.Referring to FIG. 11, a sulfuric acid solution is applied to a substrate in the state of FIG. Since the sulfuric acid solution has an excellent etching power with respect to the boron nitride film, in the present invention, the auxiliary spacer 71 made of the boron nitride film has little influence on the adjacent device isolation film 20, the substrate 10, and the silicon nitride film spacer 51. It is quickly removed without giving.
본 발명에 따르면, L자형 스페이서를 형성하는 고집적 반도체 장치에서 스페이서를 L자형으로 형성하기 위해 사용된 스페이서 보조막의 재질을, 반도체 공정에서 가장 빈번히 사용하는 폴리실리콘, 실리콘 산화막, 실리콘 질화막과 선택적으로 쉽게 제거될 수 있는 보론 질화막으로 한다. 따라서, LDD형 소오스/드레인 구조를 형성하면서 노광 단계를 줄일 수 있는 L자형 스페이서를 형성하면서 동시에 보조 스페이서 제거과정에서 기판 표면의 다른 막질이 손상되는 것을 방지할 수 있다.According to the present invention, the material of the spacer auxiliary film used to form the spacer in the L shape in the highly integrated semiconductor device forming the L-shaped spacer is easily and easily selected from the polysilicon, silicon oxide film, and silicon nitride film most frequently used in the semiconductor process. The boron nitride film can be removed. Therefore, it is possible to form an L-shaped spacer capable of reducing the exposure step while forming the LDD type source / drain structure, and to prevent other film quality on the substrate surface from being damaged during the auxiliary spacer removal process.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010075679A KR20030045263A (en) | 2001-12-01 | 2001-12-01 | Method of forming transistor having LDD type source/drain structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010075679A KR20030045263A (en) | 2001-12-01 | 2001-12-01 | Method of forming transistor having LDD type source/drain structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030045263A true KR20030045263A (en) | 2003-06-11 |
Family
ID=29572542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010075679A KR20030045263A (en) | 2001-12-01 | 2001-12-01 | Method of forming transistor having LDD type source/drain structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030045263A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100576301B1 (en) * | 2003-04-24 | 2006-05-03 | 미쓰비시덴키 가부시키가이샤 | Transmitting/receiving terminal apparatus |
-
2001
- 2001-12-01 KR KR1020010075679A patent/KR20030045263A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100576301B1 (en) * | 2003-04-24 | 2006-05-03 | 미쓰비시덴키 가부시키가이샤 | Transmitting/receiving terminal apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7867860B2 (en) | Strained channel transistor formation | |
| US7091567B2 (en) | Semiconductor device including air gap between semiconductor substrate and L-shaped spacer and method of fabricating the same | |
| US20070059870A1 (en) | Method of forming carbon-containing silicon nitride layer | |
| US20090163010A1 (en) | Method for fabricating semiconductor device | |
| US20090227082A1 (en) | Methods of manufcturing a semiconductor device | |
| KR20150042055A (en) | method for manufacturing semiconductor devices | |
| KR100781549B1 (en) | Method of fabricating semiconductor integrated circuit device and semiconductor integrated circuit device by the same | |
| CN116504718B (en) | Manufacturing method of semiconductor structure | |
| KR100752201B1 (en) | Manufacturing method of semiconductor device | |
| KR20070082921A (en) | Method of forming an isolation layer of the fin type field effect transistor and method of manufacturing the fin type field effect transistor using the same | |
| US20090096023A1 (en) | Method for manufacturing semiconductor device | |
| KR100540341B1 (en) | Fabricating method of semiconductor device | |
| KR20100089023A (en) | Method of fabricating a field effect transistor and semiconductor integrated circuit device fabricated thereby | |
| CN102117773A (en) | Semiconductor device and method for manufacturing same with stress memorization technology process | |
| CN101593728B (en) | Complementary metal oxide semiconductor (CMOS) device with stress membrane and manufacturing method thereof | |
| CN109887845B (en) | Semiconductor device and method of forming the same | |
| KR20030045263A (en) | Method of forming transistor having LDD type source/drain structure | |
| CN108155100B (en) | Method for forming semiconductor device | |
| KR100529652B1 (en) | Manufacturing method of semiconductor device | |
| KR100568114B1 (en) | Semiconductor devices having multiple channels and methods of forming the same | |
| KR100552592B1 (en) | Method of manufacturing the semiconductor device | |
| TWI828907B (en) | Semiconductor process | |
| KR100588780B1 (en) | Method For Manufacturing Semiconductor Devices | |
| JP2011159690A (en) | Semiconductor device, and method of manufacturing the same | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |