KR20030041602A - Preparation of FIB-TEM sample using SOG in Semiconductor wafer - Google Patents
Preparation of FIB-TEM sample using SOG in Semiconductor wafer Download PDFInfo
- Publication number
- KR20030041602A KR20030041602A KR1020010072444A KR20010072444A KR20030041602A KR 20030041602 A KR20030041602 A KR 20030041602A KR 1020010072444 A KR1020010072444 A KR 1020010072444A KR 20010072444 A KR20010072444 A KR 20010072444A KR 20030041602 A KR20030041602 A KR 20030041602A
- Authority
- KR
- South Korea
- Prior art keywords
- marking
- fib
- sog
- specimen
- tem
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/32—Polishing; Etching
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
Description
본 발명은 웨이퍼에서 FIB를 이용하여 특정부위의 불량분석을 정확하게 할 수 있는 TEM 시편 제작방법에 있어서, FIB( Focused Ion Beam) 가공전에 SOG를 도포 하여 분석하고자 하는 부위의 표면에 FIB의 Ga Beam에 의한 손상이 발생하지 않도록 함으로써 반도체 소자의 신제품 개발 및 양산 제품의 불량 분석등 특정부위에 대한 TEM 분석시 분석하고자 하는 부위에 대한 손상 없이 분석이 가능하도록 하는 반도체 웨이퍼에 SOG를 이용한 FIB-TEM 시편 제작방법에 관한 것이다.The present invention is a TEM specimen manufacturing method that can accurately analyze the defect of a specific region by using the FIB on the wafer, the SOG is applied to the surface of the region to be analyzed by applying SOG before FIB (focused ion beam) processing Fabrication of FIB-TEM specimens using SOG on semiconductor wafers that can be analyzed without damage to the area to be analyzed during TEM analysis such as new product development of semiconductor devices and defect analysis of mass-produced products. It is about a method.
반도체 제조 공정 중에 웨이퍼에서 특정부위를 관찰하고자 할 경우에는 우선, 웨이퍼의 특정부위를 샘플링하여 시편(sample)을 형성한 후, 이 시편을 분석장치로 확인하면서 특정부위의 단면의 구조라든지 표면의 형상 또는 성분조사 등을 분석한다.In order to observe a specific part on the wafer during the semiconductor manufacturing process, first, sample the specific part of the wafer to form a sample, and then confirm the test piece with an analysis device to determine the structure of the specific area or the surface shape. Or component investigation.
이러한 분석을 위한 TEM 시편을 제작하기 위한 종래 기술로는 FIB(Focused Ion Beam)방법이 제안된 바 있다.As a conventional technique for fabricating TEM specimens for such an analysis, a focused ion beam (FIB) method has been proposed.
도1a 내지 도1d는 종래 기술에 의한 TEM 시편 제작 과정을 나타낸 도면이다.Figures 1a to 1d is a view showing a TEM specimen manufacturing process according to the prior art.
먼저 도1a에 도시된 바와 같이 웨이퍼 상에서 분석하고자 하는 특정 부위(11)를 FIB(Focused Ion Beam)나 레이저를 이용하여 마킹(12) 하고 도1b에 도시된 바와 같이 다이싱 소오(Dicing Saw)를 이용하여 마킹한 부위가 중앙에 위치하도록 절단한다.First, as shown in FIG. 1A, a specific portion 11 to be analyzed on the wafer is marked 12 using a focused ion beam (FIB) or a laser, and a dicing saw is formed as shown in FIG. 1B. Using the cut so that the marked area is in the center.
이어 도1c에 도시된 바와 같이 다이싱 소오를 이용하여 자른 시편을 반으로 자른 구리 그리드(13)에 접착제 등을 이용하여 고정시킨 후 도1d에 도시된 바와 같이 FIB 내에서 마킹부위(12)를 확인하여 폭이 수십 ㎛ 정도로 분석하고자 하는 부분을 중심으로 양쪽면을 밀링하여 시편의 최종두께가 1000Å 이하가 되도록 하며, 시편이 완성되면 TEM(Transmission Electron Microscope)에서 시편 단면에 전자빔을 투과시켜 단면 구조라든가 성분을 분석한다.Subsequently, as shown in FIG. 1C, the specimen cut using dicing saw is fixed to the copper grid 13 cut in half using an adhesive or the like, and then the marking portion 12 is removed in the FIB as shown in FIG. 1D. After confirming, mill both sides around the part that you want to analyze about tens of micrometers in width so that the final thickness of the specimen is less than 1000 되면, and when the specimen is completed, transmit the electron beam through the specimen through TEM (Transmission Electron Microscope) Or analyze the components.
이러한 종래의 FIB-TEM 시편 제작 방법은 분석하고자 하는 부위에 대하여 FIB에서 이미지를 관찰하거나 마킹, W 도포, 밀링등의 과정에서 표면에 손상이 발생하기 때문에 분석이 불가능한 문제점이 있었다.The conventional FIB-TEM specimen manufacturing method has a problem that cannot be analyzed because the surface is damaged in the process of observing the image in the FIB or marking, W coating, milling, etc. for the portion to be analyzed.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 웨이퍼에서 특정부위 분석시 FIB에 의한 최상층의 손상 없이 FIB-TEM 시편을 제작할 수 있는 방법에 관한 것으로로서 반도체 소자의 신품 개발 및 양산 제품의 불량분석 등 특정 부위 분석시 FIB 가공전에 SOG를 도포 하여 분석하고자 하는 부위에 FIB Beam에 의한 손상이 발생하지 않도록 하는 반도체 웨이퍼에 SOG를 이용한 FIB-TEM 시편 제작방법을 제공하는 것이다.The present invention was created to solve the above problems, and an object of the present invention relates to a method for manufacturing a FIB-TEM specimen without damaging the uppermost layer by FIB when analyzing a specific region on a wafer. It is to provide a method for fabricating FIB-TEM specimens using SOG on semiconductor wafers to prevent damage caused by FIB beam on the part to be analyzed by applying SOG before FIB processing when analyzing specific areas such as defect analysis of development and mass production products. .
도1a 내지 도1d는 종래 기술에 의한 TEM 시편 제작 과정을 나타낸 도면이다.Figures 1a to 1d is a view showing a TEM specimen manufacturing process according to the prior art.
도 2a 내지 도2f는 본 발명에 의한 TEM 시편 제작 과정을 나타낸 도면이다.2a to 2f is a view showing a TEM specimen manufacturing process according to the present invention.
도3은 본 발명에 의해 제작된 시편을 나타낸 그림이다.Figure 3 is a view showing a specimen produced by the present invention.
- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-
10, 20 : 웨이퍼 11, 21 : 분석 부위10, 20: wafer 11, 21: analysis site
12 : 마킹 부위 13 : 구리 그리드12: marking part 13: copper grid
22 : 제 1 마킹 부위 23 : SOG막22: first marking portion 23: SOG film
24 : 제 2 마킹 부위24: second marking site
상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 웨이퍼 상에서 관찰하고자 하는 특정영역에 대하여 마킹을 하는 제 1 마킹공정과, 상기 제 1 마킹 공정후 SOG를 도포하고 건조시키는 공정과, 상기 SOG 도포후 광학 현미경상에서 제1 마킹부위나 분석하고자 하는 부위를 찾아서 마킹하는 제 2 마킹 공정과, 상기 제 2 마킹 공정후 다이싱 소오로 절단하는 커팅 공정과, 상기 다이싱 소오로 절단한 시편을 구리 그리드에 고정하기 위한 부착공정과, 상기 구리 그리드에 고정된 시편을 분석하고자 하는 특정영역을 중심으로 FIB에서 밀링하는 밀링 공정, 을 포함하는 것을 특징으로 반도체 웨이퍼에 SOG를 이용한 FIB-TEM 시편 제작방법에 관한 것이다.The present invention for achieving the above object is a first marking process for marking a specific area to be observed on a silicon wafer, the step of applying and drying the SOG after the first marking process, and the optical after SOG application A second marking process for finding and marking a first marking portion or an area to be analyzed on a microscope, a cutting process for cutting with dicing saw after the second marking process, and fixing the specimen cut with the dicing saw to a copper grid And a milling process for milling in FIB centering on a specific region to be analyzed for the specimen fixed to the copper grid, to fabricate a FIB-TEM specimen using SOG in a semiconductor wafer. .
이때, 상기 SOG 도포 공정에서 도포되는 SOG막의 두께는 수천㎛~1㎛ 이고, 상기 구리 그리드에 고정된 시편을 분석하고자 하는 특정영역을 중심으로 FIB에서 시편을 밀링하는 공정은 시편의 두께가 1000Å 이하로 하는 것을 특징으로 한다.At this time, the thickness of the SOG film applied in the SOG coating process is thousands of ㎛ ~ 1㎛, the process of milling the specimen in the FIB centered on the specific region to analyze the specimen fixed to the copper grid thickness of the specimen less than 1000Å It is characterized by that.
또한, 상기 제 1 및 제 2 마킹 공정 시, 레이저를 사용하여 마킹하는 것을 특징으로 한다.In addition, the first and second marking process, characterized in that the marking using a laser.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, the present embodiment is not intended to limit the scope of the present invention, but is presented by way of example only and the same parts as in the conventional configuration using the same reference numerals and names.
도 2a 내지 도2f는 본 발명에 의한 TEM 시편 제작 과정을 나타낸 도면이다.2a to 2f is a view showing a TEM specimen manufacturing process according to the present invention.
본 발명에 의한 TEM 시편 제작 방법은 특정영역 TEM 단면 시편 제작 공정에 근거하여 이루어지게 되며 SOG 도포공정, 마킹공정, 커팅공정, 부착공정 및 밀링공정이 순차적으로 이루어짐으로써 TEM 분석용 단면시편을 제작할 수 있게 되는 것이다.TEM specimen manufacturing method according to the present invention is made based on the TEM cross-section specimen manufacturing process of a specific area, and the SOG coating process, marking process, cutting process, attachment process and milling process can be made in sequence to produce a TEM analysis cross-section specimen Will be.
먼저 도2a의 (가)는 실리콘 웨이퍼(20) 상에서 분석하고자 하는 특정영역(21)에 대하여 레이저로 분석하고자 하는 부위에 제 1 마킹공정을 진행하여 제 1 마킹 부위(22)를 나타낸 단면도이고, 도2a의 (나)는 제 1 마킹 부위에 대한 단면도이다.First, FIG. 2A is a cross-sectional view showing a first marking portion 22 by performing a first marking process on a portion to be analyzed with a laser on a specific region 21 to be analyzed on a silicon wafer 20. 2A (b) is a cross-sectional view of the first marking portion.
이어서 도2b의 (가)의 단면도에 도시된 바와 같이 SOG(23)를 수천㎛~1㎛ 정도로 도포하고 건조시키면 도2b의 (가)의 평면도에 도시된 바와 같이 분석하고자 하는 특정 부위(21)는 SOG 도포후에 광학 현미경에는 빛이 SOG를 통과하기 때문에 위치 확인이 가능하나 FIB에서는 ION Beam을 사용하므로 위치 확인이 불가능하기 때문에 광학 현미경 상에서 분석하고자 하는 부위를 찾아서 도2c의 (가)의 평면도 및 (나)의 단면도에 도시된 바와 같이 레이저를 이용하여 제 2 마킹 부위(24)를 형성한다.Subsequently, as shown in the cross-sectional view of (a) of FIG. 2b, the SOG 23 is applied and dried in the order of several thousands of micrometers to 1 µm, and then the specific portion 21 to be analyzed as shown in the top view of (a) of FIG. After SOG is applied, the position can be confirmed because light passes through the SOG in the optical microscope, but since FION uses the ION beam, the position cannot be identified. As shown in the cross-sectional view of (b), the second marking portion 24 is formed using a laser.
이어서 도2d에 도시된 바와 같이 상기 제 2 마킹부위(24)를 기준으로 다이싱 소오(Dicing Saw)로 절단하는 커팅공정을 진행 한 후 도2e에 도시된 바와 같이 다이싱 소오(Dicing Saw)로 절단한 시편을 순간 접착제 등을 이용하여 구리그리드(13)에 고정하기 위한 부착공정을 한다.Subsequently, as illustrated in FIG. 2D, a cutting process of cutting a dicing saw based on the second marking portion 24 is performed, followed by dicing saw as illustrated in FIG. 2E. An attaching step for fixing the cut specimen to the copper grid 13 using an instant adhesive or the like is performed.
그리고 도2f에 도시된 바와 같이 FIB에서 제 2 마킹 부위(24)를 참조하여분석하고자 하는 특정영역을 중심으로 최종 평면시편의 두께가 1000Å 이하가 되도록 밀링한다.As shown in FIG. 2F, the FIB is milled so that the thickness of the final planar specimen is about 1000 mm or less with reference to the second marking portion 24 in the FIB.
도3은 본 발명에 의해 제작된 시편의 TEM 분석 사진으로서 게이트가 SOG에 의해 보호되어 있어 게이트에 손상이 발생하지 않음을 확인할 수 있다.Figure 3 is a TEM analysis of the specimen produced by the present invention can be seen that the gate is protected by SOG does not cause damage to the gate.
상기한 바와 같이 본 발명은 웨이퍼에서 특정부위 분석을 위한 TEM 시편 제작시, FIB 가공전에 SOG를 도포함으로써 분석하고자 하는 부위의 표면에 FIB의 Beam에 의한 손상이 발생하지 않도록 함으로써 반도체 소자의 신제품 개발이나 양산 제품의 불량 분석등 특정 부위 분석시 손상 없이 정확한 분석이 가능한 이점이 있다.As described above, in the present invention, when fabricating a TEM specimen for analysis of a specific region on a wafer, SOG is applied before FIB processing so that damage of the FIB beam does not occur on the surface of the part to be analyzed, thereby developing a new semiconductor device. There is an advantage that accurate analysis can be done without damaging specific area analysis such as failure analysis of mass production products.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010072444A KR20030041602A (en) | 2001-11-20 | 2001-11-20 | Preparation of FIB-TEM sample using SOG in Semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010072444A KR20030041602A (en) | 2001-11-20 | 2001-11-20 | Preparation of FIB-TEM sample using SOG in Semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030041602A true KR20030041602A (en) | 2003-05-27 |
Family
ID=29570482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010072444A KR20030041602A (en) | 2001-11-20 | 2001-11-20 | Preparation of FIB-TEM sample using SOG in Semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030041602A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100620728B1 (en) * | 2004-12-29 | 2006-09-13 | 동부일렉트로닉스 주식회사 | Method for Manufacturing Specimen for Analyzing by Transmission Electron Microscope |
US7355176B2 (en) | 2004-09-10 | 2008-04-08 | Samsung Electronics Co., Ltd. | Method of forming TEM specimen and related protection layer |
-
2001
- 2001-11-20 KR KR1020010072444A patent/KR20030041602A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7355176B2 (en) | 2004-09-10 | 2008-04-08 | Samsung Electronics Co., Ltd. | Method of forming TEM specimen and related protection layer |
KR100620728B1 (en) * | 2004-12-29 | 2006-09-13 | 동부일렉트로닉스 주식회사 | Method for Manufacturing Specimen for Analyzing by Transmission Electron Microscope |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100329322B1 (en) | METOD OF PREPARING A PLAN-VIEW SAMPLE OF AN INTEGRATED CIRCUIT FOR TRANSMISSION ELECTRON MICROSCOPY, AND METlIOBS OF OBSERVING THE SAMPLE | |
US7649173B2 (en) | Method of preparing a sample for transmission electron microscopy | |
KR20030041602A (en) | Preparation of FIB-TEM sample using SOG in Semiconductor wafer | |
KR20080075682A (en) | Holder for mounting sample | |
KR100253320B1 (en) | Tem plane test piece and the manufacturing method for wafer test | |
CN111799220B (en) | Wafer splitting method and application thereof | |
KR100694580B1 (en) | method for manufacturing Transmission Electron Microscope of Specimen for Analyzing | |
KR100636029B1 (en) | Method for forming specimen protecting layer and method for manufacturing transmission electron microscope of specimen for analyzing using the same | |
KR20060078915A (en) | Manufacturing method of sample for tem analysis | |
KR100382608B1 (en) | Sample Preparation Method for Transmission Electron Microscope_ | |
JP2754302B2 (en) | Preparation method for electron microscope observation sample | |
KR100595136B1 (en) | Method of making tem sample using fib | |
WO2022033158A1 (en) | Wafer level failure analysis sample production method | |
KR100214551B1 (en) | Method for fabrication sample of semiconductor | |
KR100676613B1 (en) | Manufacturing Method of Semiconductor Specimen by Using Paraffin | |
KR100249010B1 (en) | Sample for analyzing wafer and method of manufacturing the same | |
KR20050112261A (en) | Method of forming sample using analysis by tem | |
KR20030029402A (en) | Method for forming the tem sample of wafer analysis | |
KR100655581B1 (en) | Device for Coating Specimen for Analyzing by Transmission Electron Microscope and Method for Coating it using the same | |
JP3836454B2 (en) | Preparation method and preparation apparatus for electron microscope observation sample | |
KR100826763B1 (en) | Manufacturing method for vertical analysis piece and analysis method thereby | |
KR100778860B1 (en) | Method for analyzing defects of semiconductor device | |
KR100476886B1 (en) | Manufacturing Method Of Sample For TEM Analyzation | |
KR100506827B1 (en) | Method of preparing dimple of specimen and method of manufacturing specimen for tem by using the same | |
KR100501110B1 (en) | Analysis method for Micro-defect near suface of silicon wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |