KR20030041059A - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 방전분리 현상을 방지함과 아울러 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널은 유지방전을 위해 상부기판 상에 나란하게 형성되는 유지전극쌍과, 인접한 방전셀을 분리하도록 하부기판 상에 형성되는 격벽을 포함하는 플라즈마 디스플레이 패널에 있어서, 유지전극쌍 중 적어도 하나의 전극에서 반원 고리 형태로 돌출되는 적어도 하나 이상의 돌출전극을 구비하는 것을 특징으로 한다.

이러한 구성에 의하면, 방전분리 현상을 방지함과 아울러 방전효율을 향상시킬 수 있다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 방전분리 현상을 방지함과 아울러 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.

최근들어 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, "PDP"라 한다)이 주목받고 있다. PDP는 통상 디지털 비디오데이터에 따라 화소들 각각의 방전기간을 조절함으로써 화상을 표시하게 된다. 이러한 PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 교류형 PDP가 대표적이다.

도 1은 통상적으로 교류형 PDP에 매트릭스 형태로 배열되어진 셀 구조를 나타내는 사시도이다.

도 1을 참조하면, PDP 셀은 상부기판(10) 상에 순차적으로 형성되어진 유지전극쌍(14, 16), 상부 유전체층(18) 및 보호막(20)을 가지는 상판과, 하부기판(12) 상에 순차적으로 형성되어진 어드레스전극(22), 하부 유전체층(24), 격벽(26) 및 형광체층(28)을 가지는 하판을 구비한다. 상부기판(10)과 하부기판(12)은 격벽에 의해 평행하게 이격된다.

유지전극쌍(14, 16) 각각은 상대적으로 넓은 폭을 가지며 가시광 투과를 위하여 투명전극물질(ITO)로 이루어진 투명전극(14A, 16A)과, 상대적으로 좁은 폭을 가지며 투명전극(14A, 16A)의 저항성분을 보상하기 위하여 금속전극(14B, 16B)으로 이루어진다. 이러한 유지전극쌍(14, 16)은 주사전극 및 유지전극으로 구성된다.주사전극(14)에는 패널 주사를 위한 주사신호와 방전유지를 위한 유지신호가 주로 공급되고, 유지전극(16)에는 유지신호가 주로 공급된다. 상부 유전체층(18)과 하부 유전체층(24)에는 전하가 축적된다. 보호막(20)은 스퍼터링에 의한 상부 유전체층(18)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(20)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(22)은 상기 유지전극쌍(14, 16)과 교차하게 형성된다. 이 어드레스전극(22)에는 디스플레이되어질 셀들을 선택하기 위한 데이터신호가 공급된다. 격벽(26)은 어드레스전극(22)과 나란하게 형성되어 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(28)은 하부 유전체층(24) 및 격벽(26)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 불활성 가스가 내부의 방전공간에 주입된다.

이러한 구조의 PDP 셀은 어드레스전극(22)과 주사전극(14) 사이의 대향방전에 의해 선택된 후 유지전극쌍(14, 16) 사이의 면방전에 의해 방전을 유지하게 된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(28)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.

이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 실례로, 8비트의 비디오 데이터를 이용하여 256계조로 화상이 표시되는 경우 각 방전셀(11)에서의 1프레임 표시 기간(예를 들면, 1/60초=약 16.7msec)은 8개의 서브 필드(SF1 내지 SF8)로 분할하게 된다. 각 서브 필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간 및 유지기간으로 분할하고, 그 유지기간에 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 유지기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 리셋 기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다.

이러한 PDP에서 소비전력을 절감하기 위해 주사전극(14)과 유지전극(16)의 전극폭을 좁게 형성하게 되면, 방전시 방전경로가 짧아지게 되어 발광면적이 제한된다. 이에 따라, 자외선의 방출량이 적어지게 되어 휘도가 떨어진다. 또한, PDP의 휘도를 증대하기 위해 주사전극(14)과 유지전극(16)의 전극폭을 넓게 형성하면 캐패시턴스(capacitance)값이 크게 되어 방전전류 및 소비전력이 증가하게 된다.

이러한 문제점을 개선하기 위하여 블랭크(Blank) 타입의 투명전극이 제안되었다.

도 2를 참조하면, 종래의 다른 PDP는 상부기판 상에 인접셀에 걸쳐 홀이 형성된 투명전극(34A, 36A)과, 투명전극(34A, 36A)의 저항성분을 보상하기 위한 금속전극(34B, 36B)으로 이루어진다.

투명전극(34A, 36A)은 상대적으로 넓은 폭을 가지며 가시광 투과를 위하여투명전극물질(ITO)로 이루어지며 방전셀 중심에 홀(35)이 형성된다. 이 홀(35)은 하부기판에 형성된 격벽(38)의 중앙을 중심으로 형성되게 되며 사각형 또는 여러가지의 다각형으로 형성될 수 있다. 투명전극(34A, 36A)에 홀(35)이 형성됨으로써 방전전극의 면적의 크기가 줄어들게 된다. 이에 따라, 캐패시턴스값이 줄어들게 됨으로써 소비전력이 줄어들게 된다. 뿐만 아니라, 유지전극쌍(34, 36)의 전극면적이 줄어들게 됨으로써 개구율이 증가하게 된다.

그러나, 블랭크 타입의 유지전극쌍(34, 36)을 포함하는 PDP는 방전전극에 홀(35)을 형성시킴으로써 소비전력을 어느 정도 개선시킬 수 있지만, 구동 전압 내에서 두개의 방전 모드가 형성되는 방전분리 현상이 나타나게 된다. 이를 상세히 설명하면, 도 3에 도시된 바와 같이 유지전극의 투명전극(36A)은 홀(35)을 중심으로 A, B, C 영역으로 나눌 수 있다. 투명전극(36A)에 방전 전압이 인가되면 가장 가깝게 위치한 투명전극(36A)의 A영역에서 방전이 일어나게 되며 B 및 C영역으로 방전이 확산된다. 이때, 유지전압 마진 내에서 전압을 내리게 되면 B영역은 방전 면적이 작으므로 축적되는 벽전하의 양이 작을 뿐만 아니라 격벽(38)과 가깝게 위치하고 있어 격벽(38)에서 전하를 흡수하여 손실되는 전하량이 크다. 이에 따라, B영역은 플라즈마 방전에 기여하는 바가 적어지게 되며, 숏패스 방전이 A영역으로 제한됨으로써 A영역과 C영역으로 방전이 분리된다. 이러한 투명전극(36A)의 휘도분포를 살펴보면, 도 4에 도시된 그래프에 나타난 바와 같이 A영역과 C영역의 휘도차가 불연속적인 것을 알 수 있다. 이는 B영역, 홀(35) 형성으로 인하여 A영역에서만 방전이 일어나게 되어 휘도가 떨어짐으로 인한 결과이다. 즉, 패널을 구동시킬 수 있는 유지전압의 마진 내에서 방전이 A영역과 C영역으로 분리되어 일어났음을 알 수 있다. 이러한 방전분리 현상으로 방전이 두개로 분리되면 휘도차에 의해 화질이 떨어지게 되며 유지전압 마진을 줄이는 결과를 초래한다.

한편, 또 다른 전극구조로 도 5에 도시된 바와 같이 돌기 타입의 돌출전극을 포함하는 PDP가 제안되었다.

도 5를 참조하면, 제안된 PDP는 도시되지 않은 상부기판 상에 형성된 유지전극쌍(44, 46)은 스트라입 형태로 형성된 금속전극(44A, 46A)과, 각 금속전극(44A, 46A)에서 돌출된 돌출전극(44B, 46B)으로 구성된다.

금속전극(44A, 46A)은 방전셀의 양측 가장자리에 위치하며 도전성이 좋은 금속물질 , 예를 들면 은(Ag)이나 구리(Cu)로 형성된다. 돌출전극(44B, 46B)은 금속전극(44A, 46A)에 비해 상대적으로 넓은 폭을 가지며 서로 대향되도록 형성된다.

이러한 돌기 타입의 유지전극쌍(44, 46)에서는 소모되는 전류의 양을 줄이기 위하여 돌출전극(44B, 46B)의 폭(W)을 200 ~ 250㎛, 길이(L)를 400 ~ 1000㎛ 범위에서 형성한다. 그러나, 돌출전극(44B, 46B)의 크기를 적절하게 설정하였다 하더라도 전극이 차지하는 면적이 줄어들면서 방전전압이 높아짐에 따라 방전효율이 떨어지는 문제점이 있다.

이러한 돌기 타입의 돌출전극의 문제점을 해결하기 위하여 도 6에 도시된 바와 같이 T자형 돌출전극을 포함하는 PDP가 제안되었다.

도 6을 참조하면, PDP는 도시되지 않은 상부기판 상에 형성 유지전극쌍(54, 56)은 스트라입형태로 형성된 금속전극(54A, 56A)과, 각각의 금속전극(54A, 56A)에서 돌출된 T자형 돌출전극(54B, 56B)으로 구성된다.

T자형 돌출전극(54B, 56B)은 금속전극(54A, 56A)에서 신장되며 T자 형태로 서로 대향되도록 형성된다. T자형 돌출전극(54B, 56B)의 제1 전극폭(W1)은 제2 전극폭(W2)보다 작게 형성된다. 두 T자형 돌출전극(54B, 56B)이 마주대하는 부분의 전극폭(W2)이 넓기 때문에 방전을 일으키는데 어려움이 없다. 이에 따라, 제1 전극폭(W1)이 적게 형성하더라도 휘도는 크게 감소되지 않으며 전극이 차지하는 면적을 줄어들게 됨으로써 소모되는 전류의 양을 줄일 수 있다.

그러나, 돌기 타입을 개선한 T자형 돌출전극을 포함한 PDP는 전극 어라인시 미스어라인이 발생되면 양측의 돌출전극(54B, 56B)과 격벽(58) 사이의 거리(W3)가 동일해야 하는데 동일하지 않게 된다. 격벽(58)과 가까울수록 흡수되는 전하의 양이 커지게 되므로 양측의 돌출전극(54B, 56B)과 격벽(58) 사이의 거리(W3)가 다르게 되면 방전시 양측에 생성되는 벽전하의 양이 다르게 된다. 이에 따라, 방전개시 전압이 달라질 수 있다. 뿐만 아니라, T자형 돌출전극(54B, 56B)의 면방전에 의해 방전이 방전셀 전체로 확산될 때 도 6에 도시된 화살표 방향의 하나의 롱패스 방전 경로만 존재하여 방전효율을 향상시키는 데는 한계가 있다.

따라서, 본 발명의 목적은 방전분리 현상을 방지함과 아울러 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 데 있다.

도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀을 나타내는 도면.

도 2는 종래의 다른 전극구조를 가지는 플라즈마 디스플레이 패널을 나타내는 평면도.

도 3은 도 2에 도시된 플라즈마 디스플레이 패널의 방전현상을 나타내는 도면.

도 4는 도 3의 방전영역에 따른 전압과 휘도의 관계를 나타내는 도면.

도 5는 종래의 또 다른 전극구조를 가지는 플라즈마 디스플레이 패널을 나타내는 평면도.

도 6은 도 5의 전극구조를 개선한 전극구조를 가지는 플라즈마 디스플레이 패널을 나타내는 도면.

도 7은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 나타내는 도면.

도 8은 도 7에 도시된 플라즈마 디스플레이 패널의 전극구조를 나타내는 평면도.

도 9는 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널을 나타내는 도면.

도 10은 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널을 나타내는 도면.

도 11은 본 발명의 제4 실시 예에 따른 플라즈마 디스플레이 패널을 나타내는 도면.

도 12는 본 발명의 제5 실시 예에 따른 플라즈마 디스플레이 패널을 나타내는 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

10, 60 : 상부기판12, 62 : 하부기판

14, 34, 44, 54, 64, 84, 94, 104, 114 : 주사전극

16, 36, 46, 56, 66, 86, 96, 106, 116 : 유지전극

18, 68 : 상부 유전체층20, 70 : 보호막

22, 72 : 어드레스전극24, 74 : 하부 유전체층

26, 38, 48, 58, 68, 98, 108, 118 : 격벽

28, 78 : 형광체층

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널은 유지방전을 위해 상부기판 상에 나란하게 형성되는 유지전극쌍과, 인접한 방전셀을 분리하도록 하부기판 상에 형성되는 격벽을 포함하는 플라즈마 디스플레이 패널에 있어서, 유지전극쌍 중 적어도 하나의 전극에서 반원 고리 형태로 돌출되는 적어도 하나 이상의 돌출전극을 구비하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예들을 도 7 내지 도 12를 참조하여 상세하게 설명하기로 한다.

도 7은 본 발명의 실시 예에 따른 PDP를 나타내는 사시도이며, 도 8은 도 7에 도시된 PDP를 나타내는 평면도이다.

도 7 및 도 8을 참조하면, 본 발명에 따른 PDP는 상부기판(60) 상에 유지전극쌍(64, 66), 상부 유전체층(68) 및 보호막(70)이 순차적으로 형성된 상판과, 하부기판(62) 상에 어드레스전극(72), 하부 유전체층(74), 격벽(76) 및 형광체층(78)이 순차적으로 형성된 하판을 구비한다. 상부기판(60)과 하부기판(62)은 격벽에 의해 평행하게 이격된다.

유지전극쌍(64, 66)은 투명전극(64A, 66A)과, 투명전극(64A, 66A)의 일측에 형성되는 금속전극(64B, 66B)과, 상기 각 투명전극(64A, 66A)으로부터 돌출된 돌출전극(64C, 66C)으로 구성된다.

투명전극(64A, 66A)은 각각은 상대적으로 넓은 폭을 가지지만 종래보다는 좁은 폭을 가지며 투명전극물질(ITO)로 이루어진다. 금속전극(64B, 66B)은 상대적으로 좁은 폭을 가지며 투명전극(64A, 66A)의 전기저항을 보상하기 위하여 전기전도도가 좋은 은(Ag)이나 구리(Cu)로 형성된다. 돌출전극(64C, 66C)은 반원 고리 형태로 형성되며 하부기판(62)의 격벽(76)과 대응되지 않으면서 방전셀의 외각 양측에서 투명전극(64A, 66A)과 연결된다. 돌출전극(64C, 66C)은 중앙폭(A)과 가장자리폭(B)이 동일하게 형성하여 벽전하를 균일하게 분포시킬 수 있다. 이에 따라, 종래의 블랭크 타입에서 발생된 방전분리 현상을 방지할 수 있다. 또한, 종래의 T자형 돌출전극에서는 격벽과 전극 간 거리의 폭이 미스 어라인되면 초기 방전시 격벽에 의해 전하가 흡수되어 소모된 전하로 인한 방전개시 전압이 변동될 수 있으며 롱패스 방전 경로가 하나이기 때문에 발광 효율을 증대시키는데 한계가 있다. 그러나, 본 발명에 따른 돌출전극(64C, 66C)은 전극의 형태가 원형이므로 미스 어라인이 발생되었을 때, 격벽(76)과 돌출전극(64C, 66C) 간 거리(C)가 어느 정도 변하더라도 방전개시 전압의 영향이 거의 없고 롱패스 방전 경로를 두개 이상으로 형성시킬 수 있으므로 발광 효율이 향상된다.

이러한 유지전극쌍(64, 66)은 주사전극 및 유지전극으로 구성된다. 주사전극(64)에는 패널 주사를 위한 주사신호와 방전유지를 위한 유지신호가 주로 공급되고, 유지전극(66)에는 유지신호가 주로 공급된다. 상부 유전체층(68)과 하부 유전체층(74)에는 전하가 축적된다. 보호막(70)은 스퍼터링에 의한 상부 유전체층(68)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(70)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(72)은 상기 유지전극쌍(64, 66)과 교차하게 형성된다. 이 어드레스전극(72)에는 디스플레이되어질 셀들을 선택하기 위한 데이터신호가 공급된다. 격벽(76)은 어드레스전극(22)과 나란하게 형성되어 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(78)은 하부 유전체층(74) 및 격벽(76)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 불활성 가스가 내부의 방전공간에 주입된다.

도 9는 본 발명의 제2 실시 예에 따른 PDP를 나타내는 평면도이다.

도 9를 참조하면, 본 발명에 따른 PDP는 도시되지 않은 상부기판 상에 투명전극(84A, 86A)과, 투명전극(84A, 86A)의 일측에 형성된 금속전극(84B, 86B)과, 상기 각 투명전극(84A, 86A)으로부터 돌출된 돌출전극(84C, 86C)으로 구성된 유지전극쌍(84, 86)을 구비한다.

투명전극(84A, 86A) 각각은 상대적으로 넓은 폭을 가지지만 종래보다는 좁은 폭을 가지며 투명전극물질(ITO)로 이루어진다. 금속전극(84B, 86B)은 상대적으로 좁은 폭을 가지며 투명전극(84A, 86A)의 전기저항을 보상하기 위하여 전기전도도가 좋은 은(Ag)이나 구리(Cu)로 형성된다. 돌출전극(84C, 86C)은 반원 고리 형태로 형성되며, 방전셀 중심에 형성되는 중심부 돌출전극과 격벽(88)과 대응되도록 형성되는 방전셀 양측부 돌출전극으로 구성된다. 돌출전극(84C, 86C)은 전극폭이 동일하게 형성되어 벽전하를 균일하게 분포시킨다. 이에 따라, 종래의 블랭크 타입에서 발생된 방전분리 현상을 방지할 수 있다. 또한, 종래의 T자형 돌출전극에서는 격벽과 전극 간 거리의 폭이 미스 어라인되면 초기 방전시 격벽에 의해 전하가 흡수되어 소모된 전하로 인한 방전개시 전압이 변동될 수 있으며 롱패스 방전 경로가 하나이기 때문에 발광 효율을 증대시키는데 한계가 있다. 그러나, 본 발명에 따른 돌출전극(84C, 86C)은 격벽(88)과 중첩되도록 형성되므로 어라인이 쉽고, 롱패스 방전 경로를 두개 이상으로 형성시킬 수 있으므로 발광 효율이 향상될 수 있다.

도 10은 본 발명의 제3 실시 예에 따른 PDP를 나타내는 평면도이다.

도 10을 참조하면, 본 발명에 따른 PDP는 도시되지 않은 상부기판 상의 방전셀 양측에 형성되는 금속전극(94B, 96B)과, 상기 각 금속전극(94A, 96A)으로부터 돌출된 돌출전극(94C, 96C)으로 구성되는 유지전극쌍(94, 96)을 구비한다.

금속전극(94B, 96B)은 좁은 폭을 가지도록 형성되며 전기전도도가 좋은 은(Ag)이나 구리(Cu)로 형성된다. 돌출전극(94C, 96C)은 반원 고리 형태로 형성되며 격벽(98)과 대응되지 않으면서 방전셀의 외각 양측에서 각 금속전극(94B, 96B)과 연결된다. 돌출전극(94C, 96C)은 중앙폭(A)과 가장자리폭(B)이 동일하게 형성하여 벽전하를 균일하게 분포시킬 수 있다. 이에 따라, 종래의 블랭크 타입에서 발생된 방전분리 현상을 방지할 수 있다. 또한, 종래의 T자형 돌출전극에서는 격벽과 전극 간 거리의 폭이 미스 어라인되면 초기 방전시 격벽에 의해 전하가 흡수되어 소모된 전하로 인한 방전개시 전압이 변동될 수 있으며 롱패스 방전 경로가 하나이기 때문에 발광 효율을 증대시키는데 한계가 있다. 그러나, 본 발명에 따른 돌출전극(94C, 96C)은 전극의 형태가 원형이므로 미스 어라인이 발생되었을 때, 격벽(98)과 돌출전극(94C, 96C) 간 거리(C)가 어느 정도 변하더라도 방전개시 전압의 영향이 거의 없고 롱패스 방전 경로를 두개 이상으로 형성시킬 수 있으므로 발광 효율이 향상된다.

도 11은 본 발명의 제4 실시 예에 따른 PDP를 나타내는 평면도이다.

도 11을 참조하면, 본 발명에 따른 PDP는 도시되지 않은 상부기판 상의 방전셀 양측에 형성되는 금속전극(104B, 106B)과, 상기 각 금속전극(104A, 106A)으로부터 돌출된 돌출전극(104C, 106C)으로 구성되는 유지전극쌍(104, 106)을 구비한다.

금속전극(104B, 106B)은 좁은 폭을 가지도록 형성되며 전기전도도가 좋은 은(Ag)이나 구리(Cu)로 형성된다.

돌출전극(104C, 106C)은 반원 고리 형태로 형성되며, 방전셀 중심에 형성되는 중심부 돌출전극과 격벽(108)과 대응되도록 형성되는 방전셀 양측부 돌출전극으로 구성된다. 돌출전극(104C, 106C)은 전극폭이 동일하게 형성되어 벽전하를 균일하게 분포시킨다. 이에 따라, 종래의 블랭크 타입에서 발생된 방전분리 현상을 방지할 수 있다. 또한, 종래의 T자형 돌출전극에서는 격벽과 전극 간 거리의 폭이 미스 어라인되면 초기 방전시 격벽에 의해 전하가 흡수되어 소모된 전하로 인한 방전개시 전압이 변동될 수 있으며 롱패스 방전 경로가 하나이기 때문에 발광 효율을 증대시키는데 한계가 있다. 그러나, 본 발명에 따른 돌출전극(104C, 106C)은 격벽(108)과 중첩되도록 형성되므로 어라인이 쉽고, 롱패스 방전 경로를 두개 이상으로 형성시킬 수 있으므로 발광 효율이 향상될 수 있다.

도 12는 본 발명의 제5 실시 예에 따른 PDP를 나타내는 평면도이다.

도 12를 참조하면, 본 발명에 따른 PDP는 적색, 녹색 및 청색 방전셀의 크기가 서로 다르다. 이 PDP는 도시되지 않은 상부기판 상의 방전셀 양측에 형성되는 금속전극(114B, 116B)과, 상기 각 금속전극(114A, 116A)으로부터 돌출된 돌출전극(114C, 116C)으로 구성되는 유지전극쌍(114, 116)을 구비한다.

적색, 녹색 및 청색 방전셀 크기의 비는 0.8 : 1 : 1.2 이며, 이 방전셀 크기에 따라 돌출전극(114C, 116C)이 형성된다. 즉, 적색 방전셀의 돌출전극은 곡률반경이 작음에 따라 곡률이 크지만, 녹색과 청색 방전셀의 크기가 커짐에 따라 돌출전극의 곡률반경은 커지게 되며 곡률은 작아진다. 돌출전극(114C, 116C)은 반원 고리 형태로 전극폭이 동일하게 형성되므로 벽전하를 균일하게 분포시킨다. 이에 따라, 종래의 블랭크 타입에서 발생된 방전분리 현상을 방지할 수 있다. 또한, 종래의 T자형 돌출전극에서는 격벽과 전극 간 거리의 폭이 미스 어라인되면 초기 방전시 격벽에 의해 전하가 흡수되어 소모된 전하로 인한 방전개시 전압이 변동될 수 있으며 롱패스 방전 경로가 하나이기 때문에 발광 효율을 증대시키는데 한계가 있다. 그러나, 본 발명에 따른 돌출전극(114C, 116C)은 롱패스 방전 경로를 두개 이상으로 형성시킬 수 있으므로 발광 효율이 향상될 수 있다.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 반원 고리 형태의 돌출전극을 형성시킴으로써 방전분리 현상을 방지할 수 있다. 또한, 본 발명에 따른 플라즈마 디스플레이 패널은 두개 이상의 롱패스 방전 경로를 형성시킬수 있으므로 발광효율 및 방전효율을 향상시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

1. 유지방전을 위해 상부기판 상에 나란하게 형성되는 유지전극쌍과, 인접한 방전셀을 분리하도록 하부기판 상에 형성되는 격벽을 포함하는 플라즈마 디스플레이 패널에 있어서,

   상기 유지전극쌍 중 적어도 하나의 전극에서 반원 고리 형태로 돌출되는 적어도 하나 이상의 돌출전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 유지전극쌍 각각은 상대적으로 넓은 선폭을 가지는 투명전극과 상대적으로 작은 선폭을 가지는 금속전극을 가지며,

   상기 돌출전극은 상기 투명전극에서 돌출되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
3. 제 1 항에 있어서,

   상기 유지전극쌍은 금속전극으로 이루어지며,

   상기 돌출전극은 상기 금속전극에서 돌출되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
4. 제 1 항에 있어서,

   상기 돌출전극은 적어도 하나 이상이 상기 격벽에 중첩되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
5. 제 1 항에 있어서,

   상기 돌출전극의 폭은 일정한 것을 특징으로 하는 플라즈마 디스플레이 패널.
6. 제 1 항에 있어서,

   상기 방전셀은 적색, 청색, 녹색 방전셀의 서브 방전셀로 구성되며, 상기 각각의 적색, 청색 및 녹색 방전셀의 크기가 서로 다른 것을 특징으로 하는 플라즈마 디스플레이 패널.
7. 제 6 항에 있어서,

   상기 서로 다른 크기의 방전셀 크기에 맞도록 상기 돌출전극은 서로 다른 곡률과 곡률 반경을 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널.