KR20030040734A - 액정표시패널 및 이의 제조 방법 - Google Patents

액정표시패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20030040734A
KR20030040734A KR1020010071154A KR20010071154A KR20030040734A KR 20030040734 A KR20030040734 A KR 20030040734A KR 1020010071154 A KR1020010071154 A KR 1020010071154A KR 20010071154 A KR20010071154 A KR 20010071154A KR 20030040734 A KR20030040734 A KR 20030040734A
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
substrate
patterns
separation patterns
Prior art date
Application number
KR1020010071154A
Other languages
English (en)
Other versions
KR100768272B1 (ko
Inventor
박진석
윤영남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010071154A priority Critical patent/KR100768272B1/ko
Publication of KR20030040734A publication Critical patent/KR20030040734A/ko
Application granted granted Critical
Publication of KR100768272B1 publication Critical patent/KR100768272B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements

Abstract

균일한 셀갭을 유지하면서, 표시 특성을 향상시킬 수 있는 액정표시패널 및 이의 제조 방법이 개시된다. 상기 액정표시패널은 스위칭 소자, 상기 스위칭 소자와 연결된 픽셀 전극 및 상기 픽셀 전극과 연결되고, 요철 구조를 갖는 반사 전극을 포함하는 제 1 기판, 상기 반사 전극 상에 형성되고, 상기 제 1 기판으로부터 동일한 높이를 갖는 다수의 이격 패턴 및 상기 다수의 이격 패턴과 결합하는 제 2 기판을 포함한다. 또한, 상기 반사 전극 및 상기 다수의 이격 패턴 사이에는 플랫한 표면 구조를 갖는 플랫층이 더 형성된다. 따라서, 상기 액정표시패널의 셀갭을 균일하게 유지하고, 표시 특성을 향상시킬 수 있다.

Description

액정표시패널 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 액정표시패널 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는, 반사형 액정표시패널의 셀갭을 균일하게 유지하면서, 표시 특성을 향상시킬 수 있는 액정표시패널 및 이의 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다. 이러한 전자 디스플레이 분야는 발전을 거듭하여 다양화하는 정보화 사회의 요구에 적합한 새로운 기능의 전자 디스플레이 장치가 계속 개발되고 있다.
일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통하여 인간에게 전달하는 장치를 말한다. 즉, 전자 디스플레이 장치란 각종 전자 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전자 장치라고 정의될 수 있으며, 인간과 전자기기를 연결하는 가교적인 역할을 담당하는 장치로 정의될 수도 있다.
텔레비전이나 컴퓨터용 모니터 등과 같은 화상표시 장치에 사용되는 가장 오랜 역사를 갖는 디스플레이 장치인 음극선관(CRT)은 표시 품질 및 경제성 등의 면에서 가장 높은 점유율을 차지하고 있으나, 무거운 중량, 큰 용적 및 높은 소비 전력 등과 같은 많은 단점을 가지고 있다.
그러나, 반도체 기술의 급속한 진보에 의하여 각종 전자 장치의 고체화, 저 전압 및 저 전력화와 함께 전자 기기의 소형 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치, 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특정을 갖춘 평판 패널(flat panel)형 디스플레이 장치에 대한 요구가 급격히증대하고 있다.
현재 개발된 여러 가지 평판 디스플레이 장치 가운데 액정표시 장치는 다른 디스플레이 장치에 비하여 낮은 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있는 동시에 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다. 또한, 액정 표시 장치는 제조가 용이하기 때문에 더욱 그 적용 범위를 확장해가고 있다.
이와 같은, 액정 표시 장치는 외부 광원을 이용하여 화상을 표시하는 투사형 액정표시 장치와 외부 광원 대신 자연광을 이용하는 반사형 액정 표시 장치로 구분될 수 있다.
상기 반사형 액정 표시 장치는 투사형 액정 표시 장치에 비하여 소비 전력이 낮은 동시에 옥외에서의 화상 표시 품질이 우수하다는 장점이 있다. 또한, 반사형 액정 표시 장치는 백 라이트와 같은 별도의 광원을 요구하지 않기 때문에 얇고 가벼운 장치를 구현할 수 있다는 이점도 있다.
그러나, 현재의 반사형 액정표시 장치는 그 표시 화면이 어둡고 고정세 표시 및 컬러 표시에 적절히 대응하기 어렵기 때문에 수자나 간단한 문자의 표시만을 요구하는 한정적인 장치에만 사용되고 있다. 따라서, 반사형 액정 표시 장치가 다양한 전자 디스플레이 장치로서 이용되기 위해서는 반사 효율의 향상과 고정세화 및 컬러화가 요구된다. 또한, 이와 함께 적절한 밝기와 빠른 응답속도 및 화상의 콘트라스트의 향상도 요구된다.
현재 반사형 액정표시 장치에 있어서, 그 밝기를 향상시키는 기술은 크게 반사 전극의 반사 효율을 높이는 방향과 초개구율 기술을 조합하는 반향으로 진행되고 있다.
도 1은 종래의 반사형 액정표시장치를 나타낸 단면도이다.
도 1을 참조하면, 상기 반사형 액정표시장치(160)는 박막 트랜지스터(120)가 형성된 TFT 기판(130), 상기 TFT 기판(130)과 대향하여 구비되는 컬러필터기판(150), 및 상기 TFT 기판(130) 및 컬러필터기판(150) 사이에 주입되는 액정층으로 이루어진다.
먼저, 상기 TFT 기판(130)은 제 1 절연 기판(110) 및 상기 제 1 절연 기판(110)에 형성되고, 스위칭 소자의 하나인 박막 트랜지스터(120)를 포함한다. 상기 박막 트랜지스터(120)는 게이트 전극(111), 게이트 절연막(113), 반도체층(115), 오믹(ohmic) 콘택층(117), 소오스 전극(121) 및 드레인 전극(119)을 포함한다.
상기 제 1 절연 기판(110) 상에서 먼저 게이트 라인으로부터 분기된 상기 게이트 전극(111)이 형성되고, 상기 게이트 전극(111)을 포함하는 상기 제 1 절연 기판(110)의 전면에는 질화 실리콘으로 구성된 상기 게이트 절연막(113)이 형성된다. 상기 게이트 절연막(113) 상에는 아몰퍼스 실리콘으로 이루어진 반도체층(115)과 n+아몰퍼스 실리콘으로 구성된 오믹 콘택층(117)이 순차적으로 형성된다. 상기 소오스 전극(121)과 드레인 전극(119)은 각각 상기 게이트 전극(111)을 중심으로 상기 오믹 콘택층(117) 및 게이트 절연막(113) 상에 형성된다.
상기 박막 트랜지스터(120)가 형성된 상기 제 1 절연 기판(110) 상에는 유기 절연막(123)이 적층되며, 상기 유기 절연막(123)에는 상기 박막 트랜지스터(120)의 드레인 전극(119)의 일부를 노출시키는 콘택 홀(125)이 형성된다.
상기 콘택 홀(125) 및 유기 절연막(123) 상에는 반사 전극(124)이 형성된다. 상기 반사 전극(124)은 상기 콘택 홀(125)을 통하여 상기 드레인 전극(119)에 접속됨으로써, 상기 박막 트랜지스터(120)와 전기적으로 연결된다. 상기 반사 전극(124)의 표면은 제 1 영역(124a) 및 제 2 영역(124b)로 구분되고, 상기 제 1 영역(124a)는 상기 제 2 영역(124b)에 비하여 상대적으로 낮은 높이를 갖는 그루브 형상을 갖고, 상기 제 2 영역(124b)는 상기 제 1 영역(124a)에 비하여 상대적으로 높은 높이를 갖는 돌출부의 형상을 갖는다.
상기 제 1 영역(124a) 및 제 2 영역(124b)를 포함하는 상기 반사 전극(124) 상에는 제 1 배향막(orientation film; 127)이 적층된다.
이와 같이 형성된 상기 TFT 기판(130) 상에는 다수의 스페이서(140, 142, 144)가 산포된다.
한편, 상기 컬러필터기판(150)은 제 2 절연 기판(151), 컬러 필터(152), 공통 전극(153), 제 2 배향막(154)을 구비한다. 상기 제 2 절연 기판(151)은 상기 제 1 절연 기판(110)과 동일한 물질로 구성되며, 상기 제 2 절연 기판(151) 상에는 상기 컬러 필터(152), 공통 전극(153) 및 제 2 배향막(154)이 순차적으로 적층된다.
상기 컬러필터기판(150)은 상기 다수의 스페이서(140, 142, 144)의 폭 만큼 이격되어 상기 TFT 기판(130)과 결합된다.
이와 같은 구조를 갖는 종래의 반사형 액정표시장치는 다음과 같은 문제가 발생한다.
첫 번째, 상기 다수의 스페이서(140, 142, 144)는 무작위로 산포되어 상기 제 1 배향막(127) 상에 형성된다. 이때, 상기 다수의 스페이서(140, 142, 144)는 상기 반사 전극(124)의 상기 제 1 영역(124a) 또는 상기 제 2 영역(124b) 상에 위치한다. 이때, 상기 제 1 영역(124a) 및 제 2 영역(124b) 사이의 단차로 인해 궁극적으로 상기 다수의 스페이서(140, 142, 144)사이에 높이차가 발생한다.
즉, 상기 제 1 영역(124a)에 산포된 스페이서(140)는 상기 제 1 절연 기판(110)으로부터 'h1'의 높이를 갖고, 상기 제 2 영역(124b)에 산포된 스페이서(142)는 상기 제 1 절연 기판(110)으로부터 'h2'의 높이를 갖는다. 결국, 상기 두 스페이서(140, 142) 사이에 'h2-h1' 만큼의 높이차가 발생함으로써 상기 TFT 기판(130) 및 컬러필터기판(150) 사이의 셀갭이 균일하지 않다.
두 번째, 상기 반사 전극(124)의 제 1 및 제 2 영역(124a, 124b)의 단차로 인해 상기 반사 전극(124) 상에 러빙 공정에 의해 형성되는 제 1 배향막(127)의 배향력이 저하되어 표시 화면 상에 얼룩이 발생된다.
따라서, 본 발명의 목적은 균일한 셀갭을 유지하면서, 표시 특성을 향상시킬 수 있는 액정표시패널을 제공하는데 있다.
본 발명의 다른 목적은 균일한 셀갭을 유지하면서, 표시 특성을 향상시킬 수 있는 액정표시패널의 제조 방법을 제공하는데 있다.
도 1은 종래의 반사형 액정표시장치의 구조를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반사형 액정표시장치의 구조를 구체적으로 나타낸 단면도이다.
도 3a 내지 도 3f는 도 2에 도시된 반사형 액정표시장치의 제조 공정을 나타낸 공정도이다.
도 4는 도 3a 내지 도 3f에 도시된 제조 공정을 거쳐 형성된 이격 패턴의 형태를 나타낸 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 반사형 액정표시장치의 구조를 나타낸 단면도이다.
도 6은 본 발면의 또 다른 실시예에 따른 반사형 액정표시장치의 구조를 나타낸 단면도이다.
상술한 목적을 달성하기 위한 본 발명에 따른 액정표시패널은, 스위칭 소자, 상기 스위칭 소자와 연결된 픽셀 전극 및 상기 픽셀 전극과 연결되고, 요철 구조를 갖는 반사 전극을 포함하는 제 1 기판, 상기 반사 전극 상에 형성되고, 상기 제 1 기판으로부터 동일한 높이를 갖는 다수의 이격 패턴 및 상기 다수의 이격 패턴과 결합하는 제 2 기판을 포함한다.
상술한 목적을 달성하기 위한 본 발명에 따른 액정표시패널의 제조 방법은, 박막 트랜지스터, 상기 박막 트랜지스터의 드레인 전극과 연결된 픽셀 전극 및 상기 픽셀 전극과 접촉되고, 요철 구조를 갖는 반사 전극을 포함하는 제 1 기판을 형성하는 단계, 상기 반사 전극 상에 포토 레지스터를 도포하는 단계, 상기 포토 레지스터를 부분적으로 노광하여 다수의 이격 패턴을 형성하는 단계 및 상기 다수의 이격 패턴과 제 2 기판을 결합하는 단계를 포함한다.
본 발명에 따르면, 요철 구조를 갖는 반사 전극 상에 플랫면 및 상기 플랫면으로부터 소정의 높이로 다수의 이격 패턴을 형성한다. 이때, 상기 다수의 이격 패턴은 각각 상기 제 1 기판으로부터 동일한 높이를 갖도록 형성된다. 따라서, 상기 제 1 및 제 2 기판 사이의 셀갭을 균일하게 유지할 수 있고, 상기 이격 패턴을 포함하는 상기 플랫층 상에 형성되는 배향막의 배향력 저하를 방지할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 반사형 액정표시장치를 구체적으로 나타낸 단면도이다.
도 2를 참조하면, 상기 반사형 액정표시장치(400)는 박막 트랜지스터(220)가 형성된 TFT 기판(200), 상기 TFT 기판(200)과 대향하여 구비되는 컬러필터기판(300) 및 두 기판(200, 300) 사이에 주입되는 액정층(330)으로 이루어진다.
먼저, 상기 TFT 기판(200)은 제 1 절연 기판(210) 및 상기 제 1 절연 기판(210)에 형성되고, 스위칭 소자의 하나인 박막 트랜지스터(220)를 포함한다. 상기 박막 트랜지스터(220)는 게이트 전극(250), 게이트 절연막(255), 반도체층(260), 오믹 콘택층(265), 소오스 전극(270) 및 드레인 전극(275)을 포함한다.
상기 게이트 전극(250)은 상기 제 1 절연 기판(210) 상에서 게이트 라인으로부터 분기되어 형성되며, 하부가 크롬(Cr)으로 이루어지고 상부가 알루미늄(Al)으로 구성된 구조를 갖는다. 한편, 상기 게이트 절연막(255)은 질화 실리콘(SixNy)으로 구성되고, 상기 게이트 전극(250)을 포함하는 상기 제 1 절연 기판(210)의 전면에 적층된다. 상기 게이트 전극(250)이 위치하는 상기 게이트 절연막(255) 상에는 아몰퍼스 실리콘으로 이루어진 반도체층(260)과 n+아몰퍼스 실리콘으로 구성된 오믹 콘택층(265)이 순차적으로 형성된다. 상기 소오스 전극(270)과 드레인 전극(275)은 각각 상기 게이트 전극(250)을 중심으로 상기 오믹 콘택층(265) 및 게이트 절연막(255) 상에 형성된다.
상기 박막 트랜지스터(220)가 형성된 상기 제 1 절연 기판(210) 상에는 레지스트(resist)와 같은 물질로 이루어진 유기 절연막(280)이 적층되며, 상기 유기 절연막(280)에는 상기 박막 트랜지스터(220)의 드레인 전극(275)의 일부를 노출시키는 콘택 홀(285)이 형성된다.
상기 콘택 홀(285) 및 유기 절연막(280) 상에는 반사 전극(230)이 형성다. 상기 반사 전극(230)은 상기 콘택 홀(285)을 통하여 상기 드레인 전극(275)에 접속됨으로써, 상기 박막 트랜지스터(220)와 전기적으로 연결된다. 상기 반사 전극(230)의 표면은 제 1 영역(231) 및 제 2 영역(232)으로 구분되고, 상기 제 1 영역(231)은 상기 제 2 영역(232)에 비하여 상대적으로 낮은 높이를 갖는 그루브 형상을 갖고, 상기 제 2 영역(231)은 상기 제 1 영역(232)에 비하여 상대적으로 높은 높이를 갖는 돌출부의 형상을 갖는다.
상기 제 1 영역(231) 및 제 2 영역(232)를 포함하는 상기 반사 전극(230) 상에는 표면 구조가 플랫하게 형성된 플랫층(294)이 형성된다. 상기 플랫층(294)은 아크릴 수지와 같은 유기막으로 이루어진다. 상기 플랫층(294) 상에는 상기 플랫층(294)으로부터 동일한 높이를 갖는 다수개의 이격 패턴(292)이 형성된다. 상기 이격 패턴(292)은 상기 플랫층(294)을 구성한 물질과 동일한 물질로 이루어진다. 즉, 상기 이격 패턴(292)은 상기 플랫층(294)과 일체로 형성된다.
상기 이격 패턴(292)을 포함하는 상기 플랫층(294) 상에는 제 1 배향막(240)이 적층된다.
상기 컬러필터기판(300)은 제 2 절연 기판(310), 컬러 필터(311), 공통 전극(312), 제 2 배향막(313)을 구비한다. 상기 제 2 절연 기판(310)은 상기 제 1절연 기판(210)과 동일한 물질로 구성되며, 상기 제 2 절연 기판(310) 상에는 상기 컬러 필터(311), 공통 전극(312) 및 제 2 배향막(313)이 순차적으로 적층된다.
상기 컬러필터기판(300)은 상기 플랫층(294)으로부터의 상기 이격 패턴(292)의 높이만큼 상기 TFT 기판(200)과 이격하여 결합된다.
도 3a 내지 도 3f는 도 2에 도시된 반사형 액정표시장치의 형성 방법을 나타낸 공정도이다.
먼저, 도 3a를 참조하면, 유리 또는 세라믹과 같은 절연 물질로 이루어진 제1 절연 기판(210) 상에 알루미늄(Al), 크롬(Cr) 또는 몰리브덴 텅스텐(MoW) 등의 제 1 금속막을 증착한 후, 상기 제 1 금속막을 패터닝하여 게이트 라인(미도시) 및 상기 게이트 라인으로부터 분기되는 게이트 전극(250)을 형성한다. 이어서, 상기 게이트 전극(250)을 포함하는 제 1 절연 기판(210)의 전면에 실리콘 질화물을 플라즈마 화학 기상 증착(PECVD) 방법으로 증착하여 게이트 절연막(255)을 형성한다.
상기 게이트 절연막(255) 상에 비정질 실리콘막 및 인-시튜 도핑된 비정질실리콘막을 플라즈마 화학 기상 증착 방법으로 차례로 증착한 후, 상기 막들을 패터닝하여 게이트 전극(250) 윗부분의 게이트 절연막(255) 상에 반도체층(260) 및 오믹 콘택층(265)을 형성한다.
계속해서, 상기 결과물의 전면에 크롬(Cr)과 같은 제 2 금속막을 증착한 후 상기 제 2 금속막을 패터닝하여 상기 게이트 라인에 직교하는 데이터 라인(미도시)과, 상기 데이터 라인으로부터 분기되는 소오스 전극(270) 및 드레인 전극(275)을 형성한다. 따라서, 상기 게이트 전극(250), 반도체층(260), 오믹 콘택층(265), 소오스 전극(270) 및 드레인 전극(275)을 포함하는 박막 트랜지스터(220)가 완성된다. 이때, 상기 게이트 라인과 데이터 라인 사이에는 상기 게이트 절연막(255)이 개재되어 게이트 라인이 데이터 라인과 접촉되는 것을 방지한다.
상기 박막 트랜지스터(220)가 형성된 제 1 절연 기판(210)의 전면에 레지스트를 스핀-코팅 방법으로 약 1∼3㎛의 두께로 도포하여 유기 절연막(280)을 형성한다.
도 3b를 참조하면, 상기 유기 절연막(280) 상에 제 1 마스크(281)를 위치시킨 후, 노광 및 현상 공정을 통해 상기 박막 트랜지스터(220)의 드레인 전극(275)을 노출시키는 콘택 홀(285)을 형성하고, 상기 유기 절연막(280)의 표면을 요철 구조로 형성한다.
계속해서 도 3c를 참조하면, 상기 콘택 홀(285)을 포함하는 상기 유기 절연막(280) 상에는 상기 유기 절연막(280)의 프로파일 대로 반사 전극(230)이 형성된다. 이때, 상기 반사 전극(230)은 도전성 물질로 구성되며, 상기 콘택 홀(285)에 의해 노출된 상기 드레인 전극(275)과 접촉된다.
도 3d를 참조하면, 상기 반사 전극(230) 상에는 포토 레지스트(291)가 도포된다. 계속해서, 도 3e에 도시된 바와 같이, 상기 포토 레지스트(291) 상에는 다수의 이격 패턴(292)을 형성하고자 하는 위치에 제 2 마스크(293)를 위치시켜 마스킹 한 후, 노광 및 현상 공정을 수행하여 상기 포토 레지스트(291)를 패터닝하여서 다수의 이격 패턴(292)을 형성한다.
이때, 상기 제 2 마스크(293)에 의해 마스킹되지 않은 포토 레지스트(291)영역은 노광량을 조절하여 상기 다수의 이격 패턴(292)보다는 낮은 높이를 갖고, 상기 반사 전극(230) 상에 플랫한 표면 구조를 갖는 플랫 영역(294)을 형성한다.
한편, 상기 포토 레즈스트(291)를 완전하게 노광하여 상기 다수의 이격 패턴(292) 사이에 존재하는 포토 레지스트(291)를 완전하게 제거할 수 있으며, 이러한 구조에 대해서는 도 5를 참조하여 후술하기로 한다.
도 3e에 도시된 바와 같이, 상기 반사 전극(230) 상에 상기 다수의 이격 패턴(292)을 포함하는 플랫 영역(294)을 형성한다. 이때, 상기 다수의 이격 패턴(292)은 각각 상기 플랫 영역(291)의 표면으로부터의 높이가 동일하게 형성되어 상기 반사형 액정표시장치(400)의 셀갭을 균일하게 유지할 수 있다.
또한, 도 3f에 되시된 바와 같이, 상기 다수의 이격 패턴(292)을 포함하는 상기 플랫 영역(294) 상에 레지스트를 도포하고 러빙(rubbing) 처리 등을 통해 액정층(330)내의 액정 분자들을 선택된 각으로 프리틸팅시키는 제 1 배향막(240)을 형성한다. 이때, 상기 제 1 배향막(240)은 상기 이격 패턴(292)을 포함하는 상기 플랫 영역(294) 상에 형성되기 때문에 전면에서 균일하게 배향될 수 있다. 따라서, 배향력의 차이로 인한 화면 상의 얼룩이 발생되는 것을 방지할 수 있다.
상술한 공정을 수행하여, 상기 TFT 기판(200)을 형성하고, 상기 TFT 기판(200)은 상기 다수의 이격 패턴(292) 상에 형성된 상기 제 1 배향막(240)과 접촉되도록 상기 컬러필터기판(300)과 결합된다.
도 4는 도 3f에 도시된 이격 패턴의 구조를 구체적으로 나타낸 평면도이다.
도 4를 참조하면, 상기 TFT 기판(200)은 매트릭스 형태로 형성된 표시영역(201) 및 상기 각각의 표시 영역(201)을 한정하기 위한 주변 영역(202)을 포함한다. 상기 표시 영역(201)은 영상을 표시하는 영역이고, 상기 주변 영역(202)은 상기 컬러필터기판(300)의 블랙 매트릭스(미도시)와 대응하는 영역으로 영상을 표시하지 않는다.
이때, 상기 다수의 이격 패턴(292)은 상기 주변 영역(202) 내에 형성된다. 이는 상기 다수의 이격 패턴(292)을 상기 표시 영역(201)에 형성하게 되면, 상기 다수의 이격 패턴(292)에 의해 상기 표시 영역(201)의 일부가 가려지게 됨으로써 상기 반사형 액정표시장치(400)의 전체적인 개구율이 감소되기 때문이다.
상기 주변 영역(202)에 형성된 다수의 이격 패턴(292)은 상기 컬러필터기판(300) 측에서 볼 때 원형, 타원형 또는 다각형을 갖도록 형성된다. 이때, 상기 이격 패턴(292)의 폭은 상기 주변 영역(202)의 폭 이내로 형성되는 것이 바람직하다. 또한, 상기 다수의 이격 패턴(292)은 불연속적으로 형성된다.
도 5는 본 발명의 다른 실시예에 따른 반사형 액정표시장치를 나타낸 단면도이다. 단, 도 5를 설명함에 있어 도 2에 도시된 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 도면 부호를 병기하고, 그 설명은 생략한다.
도 5를 참조하면, 상기 반사형 액정표시장치(410)는 박막 트랜지스터(220)가 형성된 TFT 기판(200), 상기 TFT 기판(200)과 대향하여 구비되는 컬러필터기판(300) 및 두 기판(200, 300) 사이에 주입되는 액정층(330)으로 이루어진다.
상기 제 1 영역(231) 및 제 2 영역(232)를 포함하는 상기 반사 전극(230) 상에는 제 1 배향막(240)이 적층된다. 상기 제 1 배향막(240) 상에는 상기 TFT 기판(200)으로부터 동일한 높이를 갖는 다수의 이격 패턴(297)이 형성된다. 상기 다수의 이격 패턴(297)은 상기 제 1 배향막(240) 상에 포토 레지스트(291)를 도포하고, 상기 포토 레지스트(291) 상에 마스크(293)를 위치시킨 후 노광 및 현상 공정에 의해 형성된다. 이때, 상기 포토 레즈스트(291)를 완전 노광하여 상기 다수의 이격 패턴(297) 사이에 존재하는 포토 레지스트(291)를 완전하게 제거한다.
상기 다수의 이격 패턴(297)은 각각 상기 제 1 절연 기판(210)으로부터의 높이가 동일하게 형성되어 상기 반사형 액정표시장치(410)의 셀갭을 균일하게 유지할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치를 나타낸 단면도이다. 단, 도 6에 있어서 도 2에 도시된 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조 번호를 병기하고, 그 설명은 생략한다.
도 6을 참조하면, 상기 반사형 액정표시장치(420)는 박막 트랜지스터(220)가 형성된 TFT 기판(200), 상기 TFT 기판(200)과 대향하여 구비되는 컬러필터기판(300) 및 두 기판(200, 300) 사이에 주입되는 액정층(330)으로 이루어진다.
상기 제 1 영역(231) 및 제 2 영역(232)를 포함하는 상기 반사 전극(230) 상에는 표면 구조가 플랫하게 형성된 플랫층(296)이 형성된다. 상기 플랫층(296)은 아크릴 수지와 같은 유기막으로 이루어진다. 상기 플랫층(296) 상에는 제 1 배향막(240)이 적층된다. 이때, 상기 제 1 배향막(240)은 상기 플랫층(296) 상에형성되기 때문에 전면에서 균일하게 배향될 수 있다. 따라서, 배향력의 차이로 인한 화면 상의 얼룩이 발생되는 것을 방지할 수 있다.
한편, 상기 제 1 배향막(240) 상에는 상기 다수의 스페이서(295)가 산포되어 형성된다. 이때, 상기 다수의 스페이서(295)가 무작위로 상기 제 1 배향막(240) 상에 산포되더라도, 상기 제 1 배향막(240)은 상기 플랫층(296) 상에 플랫하게 형성되기 때문에 상기 다수의 스페이서(295)는 각각 상기 제 1 배향막(240)으로부터 동일한 높이를 갖는다.
상술한 바와 같은 액정 표시 패널 및 그 제조 방법에 따르면, 요철 구조를 갖는 반사 전극을 포함하는 제 1 기판상에는 상기 제 1 기판으로부터 동일한 높이를 갖는 다수의 이격 패턴이 형성된다.
따라서, 상기 반사 전극의 표면이 요철 구조로 형성되더라도, 상기 TFT 기판 및 컬러필터기판 사이의 셀갭이 상기 다수의 이격 패턴에 의해 균일하게 유지된다.
또한, 상기 이격 패턴 사이에는 플랫한 표면 구조를 갖는 플랫층이 더 형성된다. 그러므로, 상기 이격 패턴을 포함하는 상기 플랫층 상에 형성되는 배향막의 배향력이 저하되는 것을 방지할 수 있다.
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 스위칭 소자, 상기 스위칭 소자와 연결된 픽셀 전극 및 상기 픽셀 전극과 연결되고, 요철 구조를 갖는 반사 전극을 포함하는 제 1 기판;
    상기 반사 전극 상에 형성되고, 상기 제 1 기판으로부터 동일한 높이를 갖는 다수의 이격 패턴들; 및
    상기 다수의 이격 패턴과 결합하는 제 2 기판을 포함하는 것을 특징으로 하는 액정표시패널.
  2. 제1항에 있어서, 상기 다수의 이격 패턴은 상기 제 2 기판의 블랙 매트릭스 영역에 불 연속적으로 형성되는 것을 특징으로 하는 액정표시패널.
  3. 제2항에 있어서, 상기 다수의 이격 패턴은 원기둥, 삼각기둥 또는 사각기둥 중 적어도 어느 하나로 형성되는 것을 특징으로 하는 액정표시패널.
  4. 제1항에 있어서, 상기 반사 전극 및 상기 이격 패턴 사이에는 플랫한 표면 구조를 갖는 플랫층이 더 형성된 것을 특징으로 하는 액정표시패널.
  5. 박막 트랜지스터, 상기 박막 트랜지스터의 드레인 전극과 연결된 픽셀 전극 및 상기 픽셀 전극과 접촉되고, 요철 구조를 갖는 반사 전극을 포함하는 제 1 기판을 형성하는 단계;
    상기 반사 전극 상에 포토 레지스터를 도포하는 단계;
    상기 포토 레지스터를 부분적으로 노광하여 다수의 이격 패턴을 형성하는 단계; 및
    상기 다수의 이격 패턴과 제 2 기판을 결합하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  6. 제5항에 있어서, 상기 포토 레지스터는 아크릴 물질로 이루어진 것을 특징으로 하는 액정표시패널의 제조 방법.
  7. 제5항에 있어서, 상기 포토 레지스터를 부분적으로 노광하여 다수의 이격 패턴을 형성하는 단계는 상기 다수의 이격 패턴을 제외한 나머지 부분을 완전 노광하여 상기 반사 전극의 표면을 노출시키는 것을 특징으로 하는 액정표시패널의 제조 방법.
  8. 제5항에 있어서, 상기 포토 레지스터를 부분적으로 노광하여 다수의 이격 패턴을 형성하는 단계는 상기 다수의 이격 패턴을 제외한 나머지 부분을 일부 노광하여 상기 반사 전극 상에 플랫층을 형성하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  9. 제5항에 있어서, 상기 포토 레지스터를 부분적으로 노광하여 다수의 이격 패턴을 형성하는 단계 이후에 상기 이격 패턴을 포함하는 상기 플랫층 상에 배향막을 형성하는 단계를 더 수행하는 것을 특징으로 하는 액정표시패널의 제조 방법.
KR1020010071154A 2001-11-15 2001-11-15 액정표시패널 및 이의 제조 방법 KR100768272B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010071154A KR100768272B1 (ko) 2001-11-15 2001-11-15 액정표시패널 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010071154A KR100768272B1 (ko) 2001-11-15 2001-11-15 액정표시패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030040734A true KR20030040734A (ko) 2003-05-23
KR100768272B1 KR100768272B1 (ko) 2007-10-17

Family

ID=29569657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010071154A KR100768272B1 (ko) 2001-11-15 2001-11-15 액정표시패널 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100768272B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166377B2 (ja) * 1993-02-04 2001-05-14 富士ゼロックス株式会社 液晶表示装置
KR100290921B1 (ko) * 1997-12-31 2001-06-01 구본준, 론 위라하디락사 반사형 액정표시소자의 반사판 및 그 제조방법
JPH11212048A (ja) * 1998-01-26 1999-08-06 Hitachi Ltd 液晶ライトバルブおよび液晶プロジェクタ
JP2001174798A (ja) * 1999-12-14 2001-06-29 Alps Electric Co Ltd 反射型液晶表示装置用カラーフィルター基板及び反射型液晶表示装置

Also Published As

Publication number Publication date
KR100768272B1 (ko) 2007-10-17

Similar Documents

Publication Publication Date Title
US7477345B2 (en) Liquid crystal display and method for manufacturing the same
KR100531410B1 (ko) 반사투과형 액정표시장치의 어레이 기판 및 그의 제조 방법
US6882376B2 (en) Array panel for liquid crystal display device and method of manufacturing the same
US7675586B2 (en) Substrate structure of liquid crystal display and fabrication method thereof
US7450197B2 (en) Liquid crystal display device
JP4993830B2 (ja) 反射型液晶表示装置及びその製造方法
US6876416B2 (en) Liquid crystal display apparatus having alignment film and method of manufacturing the same
US7940363B2 (en) Liquid crystal display panel and method for manufacturing the same
KR20070000582A (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
KR100813027B1 (ko) 감광성 절연막 및 반사전극의 요철 형성방법 및 이를이용한 요철구조의 반사전극을 갖는 액정표시기의 제조방법
KR100757789B1 (ko) 반사형 액정표시장치
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
KR100462376B1 (ko) 반사형 액정표시장치 및 그 제조방법
KR100731309B1 (ko) 반사형 액정표시장치
KR100648218B1 (ko) 고개구율 컬러 액정표시장치
KR100768272B1 (ko) 액정표시패널 및 이의 제조 방법
KR100821525B1 (ko) 반사 전극을 갖는 액정표시장치 및 그 제조방법
KR100731337B1 (ko) 액정표시장치 및 그 제조방법
KR20020065783A (ko) 반사형 액정 표시 장치 및 그 제조방법
KR19980067881A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050015134A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee