KR20030037564A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20030037564A
KR20030037564A KR1020010068813A KR20010068813A KR20030037564A KR 20030037564 A KR20030037564 A KR 20030037564A KR 1020010068813 A KR1020010068813 A KR 1020010068813A KR 20010068813 A KR20010068813 A KR 20010068813A KR 20030037564 A KR20030037564 A KR 20030037564A
Authority
KR
South Korea
Prior art keywords
dielectric layer
partition wall
substrate
longitudinal direction
partition
Prior art date
Application number
KR1020010068813A
Other languages
Korean (ko)
Other versions
KR100424262B1 (en
Inventor
권혜경
강태경
도경락
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2001-0068813A priority Critical patent/KR100424262B1/en
Publication of KR20030037564A publication Critical patent/KR20030037564A/en
Application granted granted Critical
Publication of KR100424262B1 publication Critical patent/KR100424262B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/48Sealing, e.g. seals specially adapted for leading-in conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42Fluorescent layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

PURPOSE: A plasma display panel is provided to be capable of preventing a barrier rib and a dielectric layer from damaging by sticking the dielectric layer on the barrier rib, and securing a voltage margin and reducing charging errors by forming a uniform panel. CONSTITUTION: An upper substrate(38) and a lower substrate(30) are arranged opposite each other. A barrier rib(33) is formed between the upper substrate and the lower substrate to define a discharging space. An upper dielectric layer(36) is formed on the bottom of the upper substrate and a lower dielectric layer(32) is formed between the lower substrate and the barrier rib. The upper and the lower dielectric layers cover the electrodes formed on the upper and the lower substrate, and have a sticking unit(100) for contacting closely with a longitudinal end of the barrier rib.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 격벽의 길이방향의 단부에 대응하는 유전체층의 두께를 조절하여 격벽의 파손 및 유전체층의 절연파괴를 방지하는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel that controls a thickness of a dielectric layer corresponding to an end portion in a longitudinal direction of a partition wall to prevent breakage of the partition wall and dielectric breakdown of the dielectric layer.

일반적으로 종래의 플라즈마 디스플레이 패널은 형광물질이나 특수가스를 여기시킴으로써 빛을 발생시키고, 이 빛을 이용하여 화상을 형성하는 것으로, 교류형(AC type)과 직류형(DC type) 및 혼합형(hybrid type)으로 대별되는데, 도 1에는 이러한 플라즈마 디스플레이 패널중 교류형 플라즈마 디스플레이 패널의 일예를 나타내 보였다.In general, the conventional plasma display panel generates light by exciting a fluorescent material or a special gas, and forms an image by using the light. The AC type, the DC type, and the hybrid type In FIG. 1, an example of an AC plasma display panel is shown.

도시된 바와 같이 플라즈마 디스플레이 패널은 하부기판(10)과, 상기 하부 기판(10)위에 형성된 어드레스 전극(11)과, 상기 어드레스 전극(11)이 형성된 하부기판(10)위에 형성된 하부유전체층(12)과, 상기 하부유전체층(12)상에 형성되어 방전거리를 유지시키고 셀간의 전기적 광학적 크로스 토크를 방지하는 격벽(13)을 구비한다. 상기 화소간의 크로스 토크를 방지하는 격벽은 스트립 타입 또는 격자상으로 형성될 수 있다. 그리고 상기 격벽(13)이 형성된 하부기판(10)과 결합되는 것으로, 그 하면에 상기 어드레스 전극(11)과 직교하도록 형성된 소정 패턴의 유지전극(14)(15)과, 이들이 매립되는 상부유전체층(16)과, 상기 상부유전체층(16)의 상면에 MgO막(17)이 형성된 상부기판(18)을 구비하며, 상기 격벽(13)에 의해 구획된 방전공간 내의 적어도 일측에는 R, G, B의 형광체층(19)이 형성된다.As shown, the plasma display panel includes a lower dielectric layer 12 formed on the lower substrate 10, the address electrode 11 formed on the lower substrate 10, and the lower substrate 10 on which the address electrode 11 is formed. And a partition wall 13 formed on the lower dielectric layer 12 to maintain a discharge distance and to prevent electro-optical crosstalk between cells. The barrier rib that prevents cross talk between the pixels may be formed in a strip type or a lattice shape. In addition, the barrier ribs 13 are coupled to the lower substrate 10 on which the barrier ribs 13 are formed, and the sustain electrodes 14 and 15 of a predetermined pattern are formed on the lower surface of the barrier ribs 13 so as to be orthogonal to the address electrodes 11, and the upper dielectric layers in which they are embedded 16) and an upper substrate 18 having an MgO film 17 formed on an upper surface of the upper dielectric layer 16, wherein at least one side of the discharge space partitioned by the partition 13 is formed of R, G, and B. The phosphor layer 19 is formed.

상술한 바와 같이 구성된 플라즈마 디스플레이 패널은 각 전극에 소정의 전압이 인가됨에 따라 양이온이 상기 하부유전체층(12)으로 집적되고, 이 이온들과 상기 유지전극(14)(15)중의 한 전극과 어드레스 전극(11)사이에서 예비방전이 일어나 하전입자가 형성되고, 상기 상부기판(18)에 형성된 유지전극(14)(15)들 사이에서 주방전이 일어난다. 상기 주방전시에 발생되는 모광선에 의해 상기 형광체층(19)이 여기되어 화상을 형성한다.In the plasma display panel configured as described above, as a predetermined voltage is applied to each electrode, positive ions are accumulated in the lower dielectric layer 12, and these ions and one of the sustain electrodes 14 and 15 and the address electrode Preliminary discharge occurs between (11) to form charged particles, and a discharging occurs between sustain electrodes 14 and 15 formed on the upper substrate 18. The phosphor layer 19 is excited by the light rays generated at the time of discharging the kitchen to form an image.

한편, 이러한 플라즈마 디스플레이 패널의 격벽 제조방법이 한국 공개 특허 제2001-039033호에 개시되어 있다. 이 격벽 제조방법은 격벽을 두가지 재질의 물질로 이층으로 형성하되, 하부격벽은 상부격벽보다 상대적으로 밀도가 큰 물질로 형성하여 격벽에 흡착되는 유기물 함량을 감소시키고, 상부격벽은 상대적으로 밀도가 하부격벽보다 낮은 물질로 형성하여 외부충격에 의한 격벽의 파괴를 방지하도록 한다.Meanwhile, a method of manufacturing partition walls of such plasma display panels is disclosed in Korean Laid-Open Patent No. 2001-039033. In this method, the bulkhead is formed of two materials, and the lower bulkhead is formed of a material having a higher density than the upper bulkhead to reduce the amount of organic matter adsorbed on the bulkhead, and the upper bulkhead has a relatively low density. It is formed of a material lower than the partition wall to prevent destruction of the partition wall by external impact.

그러나, 도 2에 도시된 바와 같이, 이러한 플라즈마 디스플레이 패널은 상기격벽(13)을 소성하는 경우에 상기 격벽의 길이방향의 양단부(13a, 13b)가 돌출되어서 중심부(13c)보다 높게 형성된다. 이러한 경우에 상기 격벽의 길이방향의 단부의 돌출부(20)는 상부기판(18)에 형성된 상부유전체층(16)과 결합시 상부유전체층(16)과 평행하지 않으므로 상부유전체층(16)이나 상부유전체상의 MgO막(17)이 쉽게 깨질 수 있고 상기 격벽(13)도 파손될 수 있다는 문제점을 가지고 있다.However, as shown in FIG. 2, in the case of firing the partition wall 13, both ends 13a and 13b in the longitudinal direction of the partition wall protrude and are formed higher than the central portion 13c. In this case, the protrusion 20 at the end portion in the longitudinal direction of the partition wall is not parallel to the upper dielectric layer 16 when combined with the upper dielectric layer 16 formed on the upper substrate 18 and thus MgO on the upper dielectric layer 16 or the upper dielectric. The problem is that the membrane 17 can be easily broken and the partition 13 can also be broken.

또한, 격벽의 길이방향의 단부의 돌출부(20)에 의해 상기 격벽(13)과 상부유전체층(16)의 접촉이 밀접하지 않고 그 사이에 빈공간이 생기거나 결합면이 균일하지 않아 어드레스방전시 벽전하의 이상충전이 발생하고 이에 의해 과방전이나 오방전이 발생할 수 있다는 문제점을 가지고 있다.In addition, the contact between the partition 13 and the upper dielectric layer 16 is not in close contact with the protrusion 20 at the end portion in the longitudinal direction of the partition wall, and an empty space is formed therebetween, or the joining surface is not uniform. There is a problem that abnormal charging of the charge occurs and thereby overdischarge or misdischarge may occur.

또한, 격벽의 일부가 깨지는 경우에는 셀결함의 원인이 될 수 있어 셀간의 크로스 토크를 야기할 수 있다는 문제점을 가지고 있다.In addition, when a part of the partition wall is broken, it may cause cell defects, which may cause cross talk between cells.

본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로서, 격벽의 길이방향의 단부의 돌출부에 대응하는 유전체층이 격벽과 밀착할 수 있도록 유전체에 밀착수단을 형성함으로써 격벽의 파손 및 유전체의 절연파괴를 방지하고 균일한 패널을 형성함으로써 전압마진의 확보 및 과방전, 오방전등을 감소시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems described above, and by forming a close contact with the dielectric so that the dielectric layer corresponding to the protrusion of the end portion in the longitudinal direction of the partition wall is in close contact with the partition wall to prevent breakage of the partition wall and dielectric breakdown of the dielectric. The purpose of the present invention is to provide a plasma display panel capable of securing a voltage margin and reducing overdischarge and misdischarge by forming a uniform panel.

도 1은 통상적인 플라즈마 디스플레이 패널의 분해사시도,1 is an exploded perspective view of a conventional plasma display panel;

도 2는 도 1의 격벽의 길이방향의 양단부가 중심부보다 높게 돌출된 것을 나타내는 측면도,Figure 2 is a side view showing that both ends in the longitudinal direction of the partition wall of Figure 1 protrudes higher than the central portion,

도 3a는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 분해사시도,3A is an exploded perspective view of a plasma display panel according to an embodiment of the present invention;

도 3b는 도 3a의 실시예의 격벽의 단부를 확대한 측면도,3B is an enlarged side view of an end portion of a partition of the embodiment of FIG. 3A;

도 4는 도 3a의 실시예의 상부유전체층이 도포되는 형태와 다르게 도포되는 플라즈마 디스플레이 패널의 분해사시도,4 is an exploded perspective view of a plasma display panel coated differently from a form in which an upper dielectric layer of the embodiment of FIG. 3A is applied;

도 5는 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 패널의 분해사시도,5 is an exploded perspective view of a plasma display panel according to another embodiment of the present invention;

도 6은 도 5의 실시예의 하부유전체층이 도포된 상태를 나타낸 상면도,6 is a top view illustrating a state in which the lower dielectric layer of the embodiment of FIG. 5 is applied;

도 7은 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도.7 is an exploded perspective view of a plasma display panel according to another embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명><Description of the reference numerals for the main parts of the drawings>

10, 30...하부기판 11, 31...어드레스 전극10, 30 ... bottom substrate 11, 31 ... address electrode

12, 32...하부유전체층 13, 33...격벽12, 32 Lower dielectric layer 13, 33 Bulkhead

13a, 33a...격벽의 단부 13c, 33c...격벽의 중심부13a, 33a ... end of bulkhead 13c, 33c ... central of bulkhead

14, 15, 34, 35...유지전극 16, 36...상부유전체층14, 15, 34, 35 holding electrode 16, 36 upper dielectric layer

17, 37...형광체층 18, 38...상부기판17, 37 ... Phosphor layer 18, 38 ... Upper substrate

39...프리트글래스 20, 40...돌출부39 ... fried glass 20, 40 ... projection

41...제1영역 42...제2영역41 ... first zone 42 ... second zone

44...보강격벽 100...밀착수단44.Reinforced bulkhead 100 ...

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 대향되게 설치된 상, 하부기판과, 상기 상, 하부기판의 사이에 형성되어방전공간을 구획하는 격벽과, 상기 상, 하부기판에 형성된 전극을 매립하도록 상기 상부기판의 저면과, 상기 하부기판과 상기 격벽의 사이에 각각 형성되며 상기 격벽의 길이방향의 단부가 밀접하게 접촉되도록 하는 밀착수단을 가지는 상, 하부유전체층;을 포함하는 것을 특징으로 한다.Plasma display panel according to an embodiment of the present invention for achieving the above object is formed between the upper and lower substrates facing each other, the partition wall formed between the upper and lower substrates to partition the discharge space, and the upper and lower substrates And upper and lower dielectric layers formed between the bottom surface of the upper substrate and the lower substrate and the partition wall so as to fill electrodes formed therein, and having close contact means for closely contacting end portions in the longitudinal direction of the partition wall. It is characterized by.

또한, 상기 밀착수단은 상기 격벽의 길이방향의 단부의 돌출부에 대응하는 상부유전체층의 대응부가 경사지게 도포되는 것을 특징으로 한다.In addition, the contact means is characterized in that the corresponding portion of the upper dielectric layer corresponding to the protrusion of the end portion in the longitudinal direction of the partition wall is inclined.

또한, 상기 밀착수단은 상기 격벽의 길이방향의 단부의 돌출부에 대응하는 상부유전체층의 대응부만 도포되지 않는 것을 특징으로 한다.In addition, the contact means is characterized in that only the corresponding portion of the upper dielectric layer corresponding to the protrusion of the end portion in the longitudinal direction of the partition wall is not applied.

또한, 상기 밀착수단은 상기 격벽의 길이방향의 단부의 돌출부에 대응하는 하부유전체층의 대응부가 도포되지 않는 것을 특징으로 한다.In addition, the contact means is characterized in that the corresponding portion of the lower dielectric layer corresponding to the protrusion of the end portion in the longitudinal direction of the partition wall is not applied.

또한, 상기 하부유전체층에서 상기 어드레스전극이 노출되는 부분에는 보강격벽이 형성되어 있는 것을 특징으로 한다.In addition, a reinforcing partition is formed in a portion of the lower dielectric layer to which the address electrode is exposed.

상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널은 하부기판과, 상기 하부기판의 상면에 형성되는 소정의 어드레스 전극과, 상기 하부기판의 상면에 형성되어 상기 어드레스 전극을 매립하며 상기 격벽의 길이방향의 단부의 돌출부에 대응하는 부분에는 도포되지 않는 하부유전체층과;상기 하부유전체층에 설치되는 것으로 상기 어드레스 전극과 나란하게 형성되어 방전공간을 구획하는 격벽과, 프리트글래스에 의해 상기 하부기판과 결합되어 방전공간을 형성하는 상부기판과, 상기 상부기판에 도포되며 상기 격벽의 길이방향의 중심부에 대응하는 부분부터 상기 격벽의 길이방향의 단부의 돌출부에 대응하는 부분까지 도포되고 상기 돌출부에 대응하는 부분은 경사지게 도포되는 상부유전체층;을 포함하여 된 것을 특징으로 한다.According to another aspect of the present invention, a plasma display panel includes a lower substrate, a predetermined address electrode formed on an upper surface of the lower substrate, and an upper surface of the lower substrate to bury the address electrode. A lower dielectric layer that is not applied to a portion corresponding to the protruding portion of the end portion in the longitudinal direction of the partition wall; a barrier rib formed in the lower dielectric layer to be parallel to the address electrode to partition a discharge space, and the lower portion by frittglass; An upper substrate which is combined with a substrate to form a discharge space, and is applied to the upper substrate and is applied from a portion corresponding to the central portion in the longitudinal direction of the barrier rib to a portion corresponding to the protrusion of the end portion in the longitudinal direction of the barrier rib and the protrusion portion. Corresponding portion includes an upper dielectric layer that is applied obliquely; The features.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명한다.Hereinafter, a plasma display panel according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3a를 참조하면, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 하부기판(30)과, 상기 하부기판(30)의 상면(30a)에 형성되는 소정의 어드레스 전극(33)과, 상기 하부기판(30)의 상면(30a)에 형성되는 하부유전체층(32)을 포함한다. 상기 하부유전체층(32)에는 상기 어드레스전극(33)이 매립된다. 상기 하부유전체층(32)의 상부에는 방전공간을 구획하는 격벽(33)이 설치된다. 상기 격벽(33)의 상방에는 상기 하부기판(30)과 결합되어 방전공간을 형성하는 상부기판(38)과, 상기 상부기판(38)상에 형성되며 상기 어드레스 전극(31)과 소정각도를 이루는 제1, 2전극이 한조로 이루어진 복수 쌍의 유지전극들(34, 35)과, 상기 상부기판(38)에 형성되어 상기 유지전극들(34, 35)을 매립하는 상부유전체층(36)이 형성된다.Referring to FIG. 3A, a plasma display panel according to an exemplary embodiment of the present invention includes a lower substrate 30, predetermined address electrodes 33 formed on an upper surface 30a of the lower substrate 30, and the lower substrate 30. The lower dielectric layer 32 is formed on the upper surface 30a of the substrate 30. The address electrode 33 is buried in the lower dielectric layer 32. A partition wall 33 is formed on the lower dielectric layer 32 to partition the discharge space. An upper substrate 38 coupled to the lower substrate 30 to form a discharge space above the partition 33, and formed on the upper substrate 38 to form a predetermined angle with the address electrode 31. A plurality of pairs of sustain electrodes 34 and 35 formed of a set of first and second electrodes and an upper dielectric layer 36 formed on the upper substrate 38 to fill the sustain electrodes 34 and 35 are formed. do.

상기와 같이 격벽(33)이 형성된 하부기판(30)은 투명한 상부기판(38)과 결합되어 공간을 밀폐하게 되는데, 프리트 글래스(39)에 의해 외곽에서 밀봉된다. 상기 상부기판(38)상에는 상기 어드레스 전극(31)들과 직교하는 방향으로 투명한 도전성 재질로 이루어지며, 제1,2전극(34, 35)이 한조를 이루는 복수개의 유지전극(34, 35)들이 형성된다. 상기 제1,2전극(34, 35)들에는 라인 저항을 줄이기 위하여 버스전극(34a, 35a)들이 각각 제1,2전극(34, 35)을 따라 형성된다. 상기 버스전극(34a,35a)은 알루미늄, 은, 은합금 등과 같은 금속으로 이루어지며, 상기 제1,2전극(34, 35)의 폭보다 매우 좁은 폭으로 형성된다. 상기 격벽(33)에 의해 구획된 공간들의 내면에는 각각 적, 청, 녹색의 형광체층(37)(R)(G)(B)이 형성된다.As described above, the lower substrate 30 having the partition 33 formed thereon is combined with the transparent upper substrate 38 to seal the space, and is sealed at the outer side by the frit glass 39. The plurality of sustain electrodes 34 and 35 formed of a transparent conductive material on the upper substrate 38 in a direction orthogonal to the address electrodes 31 are formed in a pair of first and second electrodes 34 and 35. Is formed. Bus electrodes 34a and 35a are formed along the first and second electrodes 34 and 35, respectively, to reduce line resistance. The bus electrodes 34a and 35a are made of metal such as aluminum, silver, silver alloy, and the like, and are formed to have a width narrower than that of the first and second electrodes 34 and 35. Red, blue and green phosphor layers 37 (R) (G) and (B) are formed on the inner surfaces of the spaces partitioned by the partition walls 33, respectively.

상기 상부유전체층(36)에는 상기 격벽의 길이방향의 단부(33a)가 밀접하게 접촉되도록 하는 밀착수단(100)이 형성된다. 상기 밀착수단(100)은 상기 격벽의 길이방향의 단부(33a)에 대응하는 상부유전체층의 대응부(26)이다. 상기 상부유전체층의 대응부(26)는 경사지게 형성된다. 상기 상부유전체층의 대응부(26)의 외측(36a)의 바깥쪽으로는 상기 상부유전체층(36)이 형성되지 않는다. 즉, 도 3에서, 상기 프리트글래스(39)로부터 상기 격벽의 길이방향의 단부(33a)의 외곽까지는 상기 상부유전체층(36)이 도포되지 않는다. 그리고, 상기 격벽의 길이방향의 단부(33a)중에서 소성공정에 의한 돌출부(40)는 상기 격벽(33)의 길이방향으로 약 20㎛정도로 형성된다. 상기 격벽의 돌출부(40)에 대응되도록 상기 상부유전체층(36)이 도포된다.The upper dielectric layer 36 is formed with a close contact means 100 so that the end portion 33a in the longitudinal direction of the partition wall is in close contact. The contact means 100 is a corresponding portion 26 of the upper dielectric layer corresponding to the end portion 33a in the longitudinal direction of the partition wall. The counterpart 26 of the upper dielectric layer is formed to be inclined. The upper dielectric layer 36 is not formed outside the outer side 36a of the corresponding portion 26 of the upper dielectric layer. That is, in FIG. 3, the upper dielectric layer 36 is not coated from the frit glass 39 to the outer edge of the end portion 33a in the longitudinal direction of the partition wall. In the end portion 33a of the barrier rib in the longitudinal direction, the protruding portion 40 by the firing process is formed to about 20 μm in the longitudinal direction of the barrier rib 33. The upper dielectric layer 36 is coated to correspond to the protrusion 40 of the partition wall.

상세히 설명하면, 도 3b에 도시된 바와 같이, 소성공정에 의해 상기 돌출부의 내측(40b)은 낮으며 상기 격벽의 중심부와 동일한 높이를 가지고 상기 돌출부(40)의 외측(40a)은 높게 되므로 상기 돌출부(40)는 경사지게 형성된다. 즉, 상기 상부유전체층(36)중에서 상기 돌출부의 외측(40a)에 대응하는 부분(36a)은 낮게 도포되고, 상기 돌출부의 내측(40b)에 대응하는 부분은 상기 상부유전체층(36)의 중심부(36c)의 높이와 동일하도록 도포한다. 이렇게 형성하는 것은 유전체층을 1회 인쇄하거나 1회 소성하는 것이 아니라, 스크린 마스크의 면적을 줄여가며 여러번 인쇄할 때 가능하다. 그러므로 상기 격벽(33)과 상부유전체층(36)의 결합시 상기 격벽의 단부의 돌출부(40)와 중심부(33c) 모두가 접촉하게 한다. 이 경우에 접촉면적이 넓어지므로 결합이 안정되어 상부유전체층(36)과 그 위에 형성되는 MgO막의 깨짐이 방지되고 격벽의 파손이 방지된다. 또한, 상기 격벽(33)과 상부유전체층(36)의 결합이 안정됨으로써 어드레스 방전시 벽전하의 이상충전으로 인한 과방전이나 오방전이 발생하지 않는다.In detail, as shown in FIG. 3B, the protrusion 40 has a lower inner portion 40b having the same height as the central portion of the partition wall and a higher outer portion 40a of the protrusion 40 due to the firing process. 40 is formed to be inclined. That is, the portion 36a of the upper dielectric layer 36 corresponding to the outer side 40a of the protrusion is applied low, and the portion corresponding to the inner side 40b of the protrusion is the central portion 36c of the upper dielectric layer 36. Apply to the same height as). This formation is possible when the dielectric layer is printed one or more times while reducing the area of the screen mask rather than one time or one time firing. Therefore, when the barrier rib 33 and the upper dielectric layer 36 are coupled, both the protrusion 40 and the central portion 33c of the end portion of the barrier rib contact each other. In this case, since the contact area is widened, the bond is stabilized, thereby preventing the upper dielectric layer 36 and the MgO film formed thereon from being broken and preventing the partition wall from being broken. In addition, since the coupling between the partition 33 and the upper dielectric layer 36 is stabilized, overdischarge or misdischarge due to abnormal charging of the wall charge during address discharge does not occur.

또는, 도 4에 도시된 바와 같이, 상기 밀착수단(100)은 상기 격벽의 길이방향의 단부(33a)에 대응하는 상부유전체층(36)으로서, 상기 격벽의 단부의 돌출부(40)에 대응하는 상부유전체층의 대응부(36d)에만 상부유전체가 도포되지 않는다. 즉, 상기 유지전극(34, 35)과 평행한 방향으로 설치된 스트립형태의 약 40μm의 폭의 마스크를 이용하여 도포되지 않도록 한다. 그러므로, 상기 격벽의 단부의 돌출부(40)에 대응하는 상부유전체층의 대응부(36d)이외의 부분에는 상부유전체를 일정한 두께로 도포하고, 상기 돌출부에 대응하는 대응부(36d)에만 상부유전체가 도포되지 않는다. 이는 상기 격벽의 단부의 돌출부에 대응하는 대응부(36d)는 비방전영역이므로 상부유전체를 도포하지 않아도 무관하기 때문에 가능한 것이다.Alternatively, as shown in FIG. 4, the contact means 100 is an upper dielectric layer 36 corresponding to the end portion 33a in the longitudinal direction of the partition wall, and corresponds to an upper portion corresponding to the protrusion 40 at the end of the partition wall. The upper dielectric is not applied only to the corresponding portion 36d of the dielectric layer. That is, it is not applied using a mask having a width of about 40 μm in the form of a strip provided in parallel with the sustain electrodes 34 and 35. Therefore, the upper dielectric is applied to a portion other than the corresponding portion 36d of the upper dielectric layer corresponding to the protrusion 40 at the end of the partition wall, and the upper dielectric is applied only to the corresponding portion 36d corresponding to the protrusion. It doesn't work. This is possible because the corresponding portion 36d corresponding to the protruding portion of the end portion of the partition wall is a non-discharge region and thus does not need to be coated with the upper dielectric.

상술한 바와 같이 구성된 본 발명에 따른 플라즈마 디스플레이 패널의 작용을 설명하면 다음과 같다.Referring to the operation of the plasma display panel according to the present invention configured as described above are as follows.

먼저 어드레스 전극(31)과 유지전극(34, 35)을 이루는 제1,2전극(34)(35)중의 한 전극에 소정의 펄스 전압이 인가되면 이들 사이에 어드레스 방전이 일어나 방전공간의 내면에 벽전하가 형성된다. 이때에 발생된 벽전하는 상기제1,2전극(34)(35) 사이의 유전체층 표면에 충전된다. 이경우 상기 격벽의 단부의 돌출부(40)와 상부유전체층(36)의 접촉부위에 빈공간이 있거나 불균일하게 접촉된 경우에는 이상충전이 발생할 수 있다. 따라서, 상기 격벽의 단부의 돌출부(40)의 윤곽과 동일하도록 상부유전체층(36)을 도포함으로써 이상충전의 발생을 방지할 수 있다.First, when a predetermined pulse voltage is applied to one of the first and second electrodes 34 and 35 constituting the address electrode 31 and the sustain electrodes 34 and 35, an address discharge is generated therebetween to form an inner surface of the discharge space. Wall charges are formed. The wall charge generated at this time is charged on the surface of the dielectric layer between the first and second electrodes 34 and 35. In this case, abnormal charging may occur when there is an empty space or an uneven contact between the protrusion 40 of the end of the partition wall and the upper dielectric layer 36. Therefore, it is possible to prevent the occurrence of abnormal charging by applying the upper dielectric layer 36 to the same as the outline of the protrusion 40 of the end of the partition wall.

이 상태에서 유지전극을 이루는 제1,2전극(34)(35)에 전압이 인가되면 이들 사이에서 유지방전이 일어나 모광선이 발생된다. 이 유지방전을 위한 방전개시 전압은 상기 격벽(33) 사이에 충전된 전하에 의해 낮출 수 있게 된다. 그러나 상기와 같은 이상충전이 발생하면 유지방전은 과방전이나 오방전이 될 수 있다. 그러므로, 상기와 같이 상기 격벽의 단부의 돌출부(40)의 윤곽과 동일하게 상부유전체층(36)을 도포함으로써 상기 유지방전이 과방전이나 오방전이 되는 것을 방지할 수 있다.In this state, when a voltage is applied to the first and second electrodes 34 and 35 constituting the sustaining electrode, sustaining discharge occurs between them to generate a main beam. The discharge start voltage for the sustain discharge can be lowered by the charges charged between the partition walls 33. However, when the above abnormal charging occurs, the sustain discharge may be over discharge or mis discharge. Therefore, by applying the upper dielectric layer 36 in the same manner as the outline of the protrusion 40 at the end of the partition, the sustain discharge can be prevented from being over-discharged or mis-discharged.

상기와 같은 선택된 유지방전으로 발생된 모광선은 방전공간에 도포된 형광체층(37)을 여기시켜 발광시키게 된다. 또한 방전공간은 격벽(33)과 상부유전체층(36)간의 밀접한 결합에 의해 차단되어 있으므로 화소간의 크로스 토크를 방지할 수 있다.The mother beam generated by the selected sustain discharge is excited by the phosphor layer 37 applied to the discharge space to emit light. In addition, since the discharge space is blocked by the close coupling between the partition 33 and the upper dielectric layer 36, cross talk between pixels can be prevented.

도 5에는 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널이 도시된다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리키는 것으로, 앞서 설명된 바와 실질적으로 동일하므로 자세한 설명을 생략한다.5 shows a plasma display panel according to another embodiment of the present invention. Here, the same reference numerals as in the above-described drawings refer to the same member having the same function, and are substantially the same as described above, and thus detailed description thereof will be omitted.

도 5를 참조하면, 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널은 상부기판(38)과, 상기 상부기판(38)상에 형성되며 제1, 2전극이 한조로 이루어진 복수 쌍의 유지전극들(34, 35)과, 상기 상부기판(38)에 형성되어 상기 유지전극들(34, 35)을 매립하는 상부유전체층(36)을 포함한다. 상기 상부기판(38)은 프리트글래스(39)에 의해 그 테두리에서 하부기판(30)과 결합되어 상부기판(38)과 하부기판(39) 사이에 방전공간을 형성한다. 상기 하부기판의 상면(30a)에는 상기 유지전극들(34, 35)과 소정각도를 이루는 소정의 어드레스 전극(31)이 형성되고, 상기 어드레스 전극(31)을 매립하는 하부유전체층(32)이 상기 하부기판의 상면(30a)에 형성된다. 상기 하부유전체층(32)의 상면에는 상기 어드레스 전극(31)과 나란하게 형성되어 방전공간을 구획하는 격벽(33)이 설치된다.Referring to FIG. 5, a plasma display panel according to another exemplary embodiment of the present invention includes an upper substrate 38 and a plurality of pairs of sustain electrodes formed on the upper substrate 38 and having a set of first and second electrodes. 34 and 35 and an upper dielectric layer 36 formed on the upper substrate 38 to bury the sustain electrodes 34 and 35. The upper substrate 38 is combined with the lower substrate 30 at its edge by fritted glass 39 to form a discharge space between the upper substrate 38 and the lower substrate 39. A predetermined address electrode 31 having a predetermined angle with the sustain electrodes 34 and 35 is formed on the upper surface 30a of the lower substrate, and the lower dielectric layer 32 filling the address electrode 31 is formed on the upper surface 30a of the lower substrate. It is formed on the upper surface 30a of the lower substrate. A partition 33 is formed on the upper surface of the lower dielectric layer 32 to be parallel to the address electrode 31 to define a discharge space.

상기 하부유전체층(32)에는 상기 격벽의 길이방향의 단부(33a)가 밀접하게 접촉되도록 하는 밀착수단(100)이 형성된다. 상기 밀착수단(100)은 상기 격벽의 길이방향의 단부(33a)에 대응하는 하부유전체층의 대응부(26)이다.The lower dielectric layer 32 is formed with a close contact means 100 so that the end portion 33a in the longitudinal direction of the partition wall is in close contact. The contact means 100 is a corresponding portion 26 of the lower dielectric layer corresponding to the end portion 33a in the longitudinal direction of the partition wall.

상기 격벽의 길이방향의 단부의 돌출부에 대응하는 상기 하부유전체층의 대응부인 제2영역(42)에는 도포되지 않는다. 또한, 도 5에서 도시된 바와 같이, 상기 프리트글래스(39)로부터 상기 격벽의 길이방향의 단부(33a)의 외곽 약 30μm까지의 제1영역(41)에도 상기 하부유전체층(32)이 도포되지 않는다. 상기 격벽의 단부(33a)의 외곽 약 30μm 로부터 상기 격벽의 단부(33a)까지는 상기 하부유전체층(32)이 도포된다. 상기 격벽의 길이방향의 단부의 돌출부(40)에 대응하는 하부유전체층의 대응부, 즉, 상기 프리트글래스(39)로부터 12.06mm 거리에서 12.08mm 거리까지의 약 20μm인 제2영역(42)에는 상기 하부유전체층(32)이 도포되지 않는다. 상기 제2영역(42)으로부터 상기 격벽의 중심부(33c)에 대응하는 부분까지는 상기 하부유전체층(32)이 도포된다. 도 6에는 상기 하부기판(32)에 상기 하부유전체층(32)이 도포된 상태를 도시하고 있다.It is not applied to the second region 42 which is a corresponding portion of the lower dielectric layer corresponding to the protrusion of the end portion in the longitudinal direction of the partition wall. In addition, as shown in FIG. 5, the lower dielectric layer 32 is also not applied to the first region 41 from the fritted glass 39 to the outer region of the end portion 33a in the longitudinal direction of the partition 33. . The lower dielectric layer 32 is applied from the outer edge of the partition 33a to the end 33a of the partition. The corresponding portion of the lower dielectric layer corresponding to the protruding portion 40 of the longitudinal end of the partition wall, that is, the second region 42 which is about 20 μm from the fritted glass 39 to a distance of 12.06 mm to 12.08 mm The lower dielectric layer 32 is not applied. The lower dielectric layer 32 is coated from the second region 42 to a portion corresponding to the central portion 33c of the partition wall. 6 illustrates a state in which the lower dielectric layer 32 is applied to the lower substrate 32.

소성공정시 상기 격벽의 단부(33a)가 팽창되어 형성된 돌출부(40)에 의해 상기 격벽의 단부(33a)와 상기 상부유전체층(36)의 결합면에 빈공간이 생기고 결합면이 불균일해진다. 이를 방지하기 위해 상기와 같이 하부유전체층(32)을 도포한다. 즉, 상기 격벽의 돌출부(40)에 대응하는 제2영역(42)에는 하부유전체층(32)을 도포하지 않는다. 상기 유지전극(34, 35)과 평행한 방향으로 스트립형상으로 제2영역(42)이 형성된다.In the firing process, the protrusions 40 formed by inflating the end portions 33a of the barrier ribs form an empty space in the coupling face between the end portions 33a of the barrier ribs and the upper dielectric layer 36, resulting in uneven coupling surfaces. In order to prevent this, the lower dielectric layer 32 is applied as described above. That is, the lower dielectric layer 32 is not applied to the second region 42 corresponding to the protrusion 40 of the partition wall. The second region 42 is formed in a strip shape in a direction parallel to the sustain electrodes 34 and 35.

이러한 경우에 상기 제2영역(42)에는 상기 어드레스 전극(31)이 노출되는 부분이 발생한다. 상기 어드레스 전극(31)이 방전공간에 노출되면 이상방전에 의해 정상적인 플라즈마 디스플레이 패널의 동작이 이루어지지 않는다. 따라서, 격벽의 형성시 우선 격벽층을 형성하고 이 후에 일정간격으로 샌드블라스트법을 이용하여 격벽(33)을 형성하는 공정에서 상기 어드레스 전극(31)이 노출되는 부분에는 상기 어드레스 전극이 노출되지 않도록 하는 보강격벽(44)이 남아있도록 한다. 따라서, 상기 보강격벽(44)에 의해 상기 어드레스 전극(31)이 방전공간에 직접 노출되지 않는다.In this case, a portion in which the address electrode 31 is exposed is formed in the second region 42. When the address electrode 31 is exposed to the discharge space, a normal plasma display panel does not operate by abnormal discharge. Therefore, in the process of forming the barrier rib layer at the time of forming the barrier rib and forming the barrier rib 33 by sandblasting at a predetermined interval thereafter, the address electrode 31 is exposed so that the address electrode 31 is not exposed. Reinforcing partition wall 44 to remain. Therefore, the address electrode 31 is not directly exposed to the discharge space by the reinforcing partition 44.

또한, 도 7에 도시된 바와 같이, 상기 상부유전체층(36)과 하부유전체층(32)을 동시에 상기에서 설명한 바와 같이 형성함으로써 상부유전체층(36) 및 격벽(33)의 파손 및 벽전하의 이상충전에 의한 과방전을 더욱 확고히 방지하여 패널의 수명을 단축시키고 제품의 양품율을 향상시킨다.In addition, as shown in FIG. 7, the upper dielectric layer 36 and the lower dielectric layer 32 are simultaneously formed as described above, thereby preventing damage to the upper dielectric layer 36 and the partition wall 33 and abnormal charging of wall charges. It prevents the overdischarge caused by this, shortens the life of the panel and improves the product yield.

상기한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 격벽의 길이방향의 단부에 대응하는 상부유전체층에 밀착수단을 형성함으로써 격벽의 길이방향의 단부 및 중심부 모두가 상부유전체에 접촉되도록 하여 격벽의 파손 및 유전체의 절연파괴를 방지한다는 이점이 있다.As described above, the plasma display panel according to the present invention forms a close contact with the upper dielectric layer corresponding to the end portion in the longitudinal direction of the partition wall so that both the end portion and the central portion of the partition wall in contact with the upper dielectric material are damaged. There is an advantage of preventing dielectric breakdown.

또한, 격벽의 길이방향의 단부에 대응하는 하부유전체층에 밀착수단을 형성함으로써 격벽의 길이방향의 단부에 돌출부가 형성되는 것을 보완함으로써 격벽의 파손 및 유전체의 절연파괴를 방지한다는 이점이 있다.In addition, by forming a close contact with the lower dielectric layer corresponding to the end portion of the barrier rib in the longitudinal direction, the protrusion is formed at the end portion of the barrier rib in the longitudinal direction, thereby preventing breakage of the barrier rib and dielectric breakdown of the dielectric.

또한, 이러한 경우에 균일한 패널을 확보함으로써 전압마진의 확보 및 과방전, 오방전등을 감소시킬 수 있어 제품생산시의 양품율을 향상시킬 수 있고, 플라즈마 디스플레이 패널의 수명을 연장시킬 수 있다는 이점이 있다.In this case, by securing a uniform panel, it is possible to secure voltage margins, reduce overdischarge, and misdischarge, thereby improving the yield of products and extending the life of the plasma display panel. have.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Therefore, the true scope of protection of the present invention should be defined only by the appended claims.

Claims (7)

대향되게 설치된 상, 하부기판과;Upper and lower substrates opposed to each other; 상기 상, 하부기판의 사이에 형성되어 방전공간을 구획하는 격벽과;Barrier ribs formed between the upper and lower substrates to partition discharge spaces; 상기 상, 하부기판에 형성된 전극을 매립하도록 상기 상부기판의 저면과, 상기 하부기판과 상기 격벽의 사이에 각각 형성되며 상기 격벽의 길이방향의 단부가 밀접하게 접촉되도록 하는 밀착수단을 가지는 상, 하부유전체층;을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.Upper and lower portions having a bottom surface of the upper substrate and the lower substrate and the partition wall so as to bury the electrodes formed on the upper and lower substrates, respectively, and the adhesion means for closely contacting the end portions in the longitudinal direction of the partition wall. A plasma display panel comprising a dielectric layer. 제1항에 있어서,The method of claim 1, 상기 밀착수단은 상기 격벽의 길이방향의 단부의 돌출부에 대응하도록 경사지게 도포된 상부유전체층의 대응부인 것을 특징으로 하는 플라즈마 디스플레이 패널.And the adhesion means is a corresponding portion of the upper dielectric layer applied to be inclined to correspond to the protrusion of the end portion in the longitudinal direction of the partition wall. 제1항에 있어서,The method of claim 1, 상기 밀착수단은 상기 격벽의 길이방향의 단부의 돌출부에 대응하며 도포되지 않는 상부유전체층의 대응부인 것을 특징으로 하는 플라즈마 디스플레이 패널.And said contact means corresponds to a protruding portion of the end portion in the longitudinal direction of the partition wall and is a corresponding portion of the upper dielectric layer which is not applied. 제1항 내지 제3항 중의 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 밀착수단은 상기 격벽의 길이방향의 단부의 돌출부에 대응하며 도포되지 않는 하부유전체층의 대응부인 것을 특징으로 하는 플라즈마 디스플레이 패널.And said contact means corresponds to a protruding portion of the end portion in the longitudinal direction of the partition wall and corresponds to a portion of the lower dielectric layer which is not applied. 제4항에 있어서,The method of claim 4, wherein 상기 하부유전체층에서 상기 어드레스전극이 노출되는 부분에는 보강격벽이 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a reinforcing partition is formed at a portion of the lower dielectric layer to which the address electrode is exposed. 하부기판과;A lower substrate; 상기 하부기판의 상면에 형성되는 소정의 어드레스 전극과;A predetermined address electrode formed on an upper surface of the lower substrate; 상기 하부기판의 상면에 형성되어 상기 어드레스 전극을 매립하며 상기 격벽의 길이방향의 단부의 돌출부에 대응하는 부분에는 도포되지 않는 하부유전체층과;상기 하부유전체층에 설치되는 것으로 상기 어드레스 전극과 나란하게 형성되어 방전공간을 구획하는 격벽과;A lower dielectric layer formed on an upper surface of the lower substrate and not embedded in a portion corresponding to the protruding portion of the end portion in the longitudinal direction of the partition wall; a lower dielectric layer formed on the lower dielectric layer to be parallel to the address electrode; A partition wall defining a discharge space; 프리트글래스에 의해 상기 하부기판과 결합되어 방전공간을 형성하는 상부기판과;An upper substrate coupled to the lower substrate by frit glass to form a discharge space; 상기 상부기판에 도포되며 상기 격벽의 길이방향의 중심부에 대응하는 부분부터 상기 격벽의 길이방향의 단부의 돌출부에 대응하는 부분까지 도포되고 상기 돌출부에 대응하는 부분은 경사지게 도포되는 상부유전체층;을 포함하여 된 것을 특징으로 하는 플라즈마 디스플레이 패널.An upper dielectric layer applied to the upper substrate and applied from a portion corresponding to the central portion in the longitudinal direction of the barrier rib to a portion corresponding to the protrusion of the end portion in the longitudinal direction of the barrier rib, and the portion corresponding to the protrusion portion is inclinedly coated; Plasma display panel characterized in that. 제6항에 있어서,The method of claim 6, 상기 하부유전체층에서 상기 어드레스전극이 노출되는 부분에는 보강격벽이 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a reinforcing partition is formed at a portion of the lower dielectric layer to which the address electrode is exposed.
KR10-2001-0068813A 2001-11-06 2001-11-06 Plasma display panel KR100424262B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0068813A KR100424262B1 (en) 2001-11-06 2001-11-06 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0068813A KR100424262B1 (en) 2001-11-06 2001-11-06 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20030037564A true KR20030037564A (en) 2003-05-14
KR100424262B1 KR100424262B1 (en) 2004-03-22

Family

ID=29568135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0068813A KR100424262B1 (en) 2001-11-06 2001-11-06 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100424262B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590101B1 (en) * 2004-05-25 2006-06-14 삼성에스디아이 주식회사 Plasma display panel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3428446B2 (en) * 1998-07-09 2003-07-22 富士通株式会社 Plasma display panel and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590101B1 (en) * 2004-05-25 2006-06-14 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR100424262B1 (en) 2004-03-22

Similar Documents

Publication Publication Date Title
KR100502330B1 (en) Base panel having a partition and plasma display palel utilizing the same
KR20030060764A (en) Plasma display panel
KR100484646B1 (en) Plasma display panel
KR20020026040A (en) Substrate and PDP utilizing the same
US20060163993A1 (en) Plasma display panel
KR100424262B1 (en) Plasma display panel
JP2000285813A (en) Plasma display panel and manufacture thereof
US20070216305A1 (en) Plasma display panel
KR100484111B1 (en) Plasma display panel
KR20050108756A (en) Plasma display panel
KR100927615B1 (en) Plasma display panel
KR100670289B1 (en) Plasma display panel
KR100406790B1 (en) Plasma display panel
KR100719572B1 (en) Plasma display panel
KR100490617B1 (en) Plasma display panel
KR100578920B1 (en) substrate and PDP utilizing the same
KR100442280B1 (en) Plasma Display Panel
US20060197448A1 (en) Plasma display panel
US20070216303A1 (en) Plasma display panel
KR20050021055A (en) Plasma display panel
KR100406792B1 (en) Substrate and plasma display panel utilizing the same
KR100683773B1 (en) Manufacturing method of plasma display panel, and plasma display panel thereby
KR100670261B1 (en) Plasma display panel
KR100659077B1 (en) Plasma display panel
KR100708651B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090226

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee