KR20030037069A - System using two oscillating reference signals for accomplishing differential signal transmission mode - Google Patents

System using two oscillating reference signals for accomplishing differential signal transmission mode Download PDF

Info

Publication number
KR20030037069A
KR20030037069A KR1020010068163A KR20010068163A KR20030037069A KR 20030037069 A KR20030037069 A KR 20030037069A KR 1020010068163 A KR1020010068163 A KR 1020010068163A KR 20010068163 A KR20010068163 A KR 20010068163A KR 20030037069 A KR20030037069 A KR 20030037069A
Authority
KR
South Korea
Prior art keywords
signal
reference signal
data
generating
vibration
Prior art date
Application number
KR1020010068163A
Other languages
Korean (ko)
Inventor
노광숙
권우석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010068163A priority Critical patent/KR20030037069A/en
Publication of KR20030037069A publication Critical patent/KR20030037069A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

PURPOSE: A system for implementing a differential signal transmission method using two oscillating reference signals is provided to exactly detect received data through the differential signal. CONSTITUTION: A transmitting unit(310) transmits data through signal lines(321,322,323,324). A receiving unit(350) receives the data through the signal lines(321,322,323,324). The receiving unit(350) compares the first reference signal and the second reference signal with data, amplifies the comparison result, and detects the data. The first reference signal is a vibrating signal. The second reference signal is a complementary signal of the first reference signal. The receiving unit(350) includes an amplification circuit which compares the first reference signal and the second reference signal with the input data, and outputs differential signals corresponded to the comparison result. The receiving unit(350) includes a voltage sensing circuit which is synchronized with a clock signal, amplifies a difference of the differential signals, and detects the data. An oscillator(330) generates a vibration signal necessary for generating the first reference signal and the second reference signal. A phase controller(331) responds to the vibration signal and generates the first reference signal and the second reference signal.

Description

두 개의 오실레이팅 기준 신호를 이용하여 차동 신호 전송 방식을 구현한 시스템{System using two oscillating reference signals for accomplishing differential signal transmission mode}System using two oscillating reference signals for accomplishing differential signal transmission mode}

본 발명은 신호 송수신 시스템에 관한 것으로, 보다 상세하게는 두 개의 오실레이팅 기준 신호들을 이용하여 차동 신호 전송 방식을 구현한 시스템에 관한 것이다.The present invention relates to a signal transmission and reception system, and more particularly, to a system implementing a differential signal transmission method using two oscillating reference signals.

반도체 소자사이에 데이터를 고속으로 송수신하기 위한 방법 중의 하나는 데이터를 차동(differential)으로 송수신하는 것이다. 이 방법은 데이터를 송수신하기 위한 데이터 라인들 또는 데이터 입출력 핀들의 수가 증가되는 단점이 있다.One method for transmitting and receiving data at high speed between semiconductor devices is to transmit and receive data differentially. This method has a disadvantage in that the number of data lines or data input / output pins for transmitting and receiving data is increased.

도 1a는 종래의 단일 기준 신호 방식을 사용하는 신호 송수신 시스템을 나타내는 블락 다이어그램이다. 도 1b는 도 1a의 신호 레벨을 나타내는 타이밍 다이어그램이다.Figure 1a is a block diagram showing a signal transmission and reception system using a conventional single reference signal method. FIG. 1B is a timing diagram illustrating the signal level of FIG. 1A.

도 1a 및 도 1b를 참조하면, 신호 송수신 시스템(100)의 송신부(110)는 신호선들(121, 123, 125, 127)을 통하여 기준 신호(VREF) 및 N 개의 데이터(DATA1 ~ DATA N)를 수신부(130)로 전송한다. 수신부(130)는 기준 신호(VREF)와 N 개의 데이터(DATA 1 ~ DATA N) 각각을 비교하여 수신된 데이터를 검출한다. 예를 들어, 송신부(110)는 메모리 컨트롤러(memory controller)이고, 수신부(130)는 메모리 장치(memory)일 수 있다.1A and 1B, the transmitter 110 of the signal transmission / reception system 100 receives a reference signal VREF and N pieces of data DATA1 to DATAN through signal lines 121, 123, 125, and 127. Send to the receiver 130. The receiver 130 detects the received data by comparing the reference signal VREF with each of the N pieces of data DATA 1 to DATAN. For example, the transmitter 110 may be a memory controller, and the receiver 130 may be a memory device.

그러나, 단일 기준 신호 방식(single-ended signal mode)을 사용하는 신호 송수신 시스템(100)은 잡음에 민감하므로 데이터를 고속으로 전송하기 어렵다. 또한, 데이터 전송 속도가 빨라질수록 신호선의 감쇄 효과 때문에 데이터의 크기가 작아지므로, 기준 신호와 데이터의 차이도 작아져서 수신된 데이터를 정확하게 검출하기 어려운 문제점이 있다.However, the signal transmission / reception system 100 using a single-ended signal mode is sensitive to noise and thus difficult to transmit data at high speed. In addition, the faster the data transmission rate, the smaller the size of the data due to the attenuation effect of the signal line, so that the difference between the reference signal and the data is smaller, which makes it difficult to accurately detect the received data.

도 2a는 종래의 차동 신호 방식을 사용하는 신호 송수신 시스템의 블락 다이어그램이다. 도 2b는 도 2a의 신호 레벨을 나타내는 타이밍 다이어그램이다. 도 2a 및 도 2b를 참조하면, 차동 신호 방식을 사용하는 신호 송수신 시스템(200)의 송신부(210)는 신호선들(221, 223, 225, 227)을 통하여 2N 개의 데이터(DATA1, /DATA1, ..., DATA N, /DATA N)를 수신부(230)로 전송한다. 데이터(DATA i)와 데이터(/DATAi)는 서로 상보적인 데이터(complementary data)이다. 수신부(230)는 데이터(DATA i)와 상보 데이터(/DATA i)를 비교하여 수신된 데이터를 검출한다.2A is a block diagram of a signal transmission and reception system using a conventional differential signaling method. FIG. 2B is a timing diagram illustrating the signal level of FIG. 2A. Referring to FIGS. 2A and 2B, the transmitter 210 of the signal transmission / reception system 200 using the differential signaling scheme uses 2N data DATA1, / DATA1,... Through the signal lines 221, 223, 225, and 227. .., DATA N, / DATA N) is transmitted to the receiver 230. The data DATA i and data DATA are complementary data. The receiver 230 detects the received data by comparing the data DATA i with the complementary data / DATA i.

차동 신호 방식을 사용하는 신호 송수신 시스템(200)에서의 데이터(DATA i)와 상보 데이터(/DATA i)사이의 전압 차이(SW2)는 단일 기준 신호 방식을 사용하는 신호 송수신 시스템(100)의 전압 차이(SW1)와 동일하게 될 수 있으므로, 차동 신호 방식을 사용하는 신호 송수신 시스템(200)에서는 데이터의 스윙 폭이 줄어들고 전력 소모가 감소되어 고속으로 데이터가 수신될 수 있다. 그러나, 단일 기준 신호 방식을 사용하는 신호 송수신 시스템(100) 보다 약 N 개의 데이터 라인들을 더 구비해야 하는 문제점이 있다.The voltage difference SW2 between the data DATA i and the complementary data / DATA i in the signal transmission / reception system 200 using the differential signaling method is the voltage of the signal transmission / reception system 100 using the single reference signal method. Since the difference SW1 may be the same, the signal transmission / reception system 200 using the differential signaling scheme may reduce the swing width of the data and reduce the power consumption so that data may be received at high speed. However, there is a problem in that there should be about N data lines more than the signal transmission and reception system 100 using a single reference signal method.

따라서 본 발명이 이루고자 하는 기술적 과제는 두 개의 오실레이팅 기준 신호들을 이용하여 데이터를 차동 신호 방식으로 수신할 수 있는 신호 송수신 시스템을 제공하는 것이다.Accordingly, an aspect of the present invention is to provide a signal transmission / reception system capable of receiving data in a differential signaling manner using two oscillating reference signals.

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1a는 종래의 단일 기준 신호 방식을 사용하는 신호 송수신 시스템을 나타내는 블락 다이어그램이다.Figure 1a is a block diagram showing a signal transmission and reception system using a conventional single reference signal method.

도 1b는 도 1a의 신호 레벨을 나타내는 타이밍 다이어그램이다.FIG. 1B is a timing diagram illustrating the signal level of FIG. 1A.

도 2a는 종래의 차동 신호 방식을 사용하는 신호 송수신 시스템의 블락 다이어그램이다.2A is a block diagram of a signal transmission and reception system using a conventional differential signaling method.

도 2b는 도 2a의 신호 레벨을 나타내는 타이밍 다이어그램이다.FIG. 2B is a timing diagram illustrating the signal level of FIG. 2A.

도 3은 본 발명의 제1 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다.3 is a diagram illustrating a signal transmission and reception system according to a first embodiment of the present invention.

도 4는 도 3에 도시된 신호 송수신 시스템의 신호 레벨을 나타내는 타이밍 다이어그램이다.FIG. 4 is a timing diagram illustrating a signal level of the signal transmission and reception system shown in FIG. 3.

도 5는 도 3의 수신부에 포함되는 회로를 나타내는 도면이다.5 is a diagram illustrating a circuit included in the receiver of FIG. 3.

도 6은 도 5의 증폭 회로를 구체적으로 나타내는 회로도이다.FIG. 6 is a circuit diagram specifically illustrating the amplifier circuit of FIG. 5.

도 7a는 도 3의 위상 제어기의 제1 실시예를 나타내는 블락 다이어그램이다.FIG. 7A is a block diagram illustrating a first embodiment of the phase controller of FIG. 3.

도 7b는 도 3의 위상 제어기의 제2 실시예를 나타내는 블락 다이어그램이다.FIG. 7B is a block diagram illustrating a second embodiment of the phase controller of FIG. 3.

도 8은 본 발명의 제3 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다.8 is a diagram illustrating a signal transmission and reception system according to a third embodiment of the present invention.

도 9는 본 발명의 제4 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다.9 is a diagram illustrating a signal transmission and reception system according to a fourth embodiment of the present invention.

도 10은 도 9의 기준 신호 발생기를 나타내는 블락 다이어그램이다.FIG. 10 is a block diagram illustrating the reference signal generator of FIG. 9.

도 11은 본 발명의 제5 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다.11 is a diagram illustrating a signal transmission and reception system according to a fifth embodiment of the present invention.

도 12는 본 발명의 제6 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다.12 is a diagram illustrating a signal transmission and reception system according to a sixth embodiment of the present invention.

도 13은 도 12의 기준 신호 발생기를 구체적으로 나타내는 회로도이다.FIG. 13 is a circuit diagram illustrating in detail the reference signal generator of FIG. 12.

상기의 기술적 과제를 달성하기 위하여 본 발명의 신호 송수신 시스템은 신호선을 통하여 데이터를 송신하는 송신부와, 상기 신호선을 통하여 상기 데이터를 수신하는 수신부를 구비하며, 상기 수신부는 제1 기준 신호 및 제2 기준 신호 각각과, 상기 데이터를 비교하며, 상기 비교 결과를 증폭하여 상기 데이터를 검출하고, 상기 제1 기준 신호는 진동하는 신호이며, 상기 제2 기준 신호는 상기 제1 기준 신호의 상보 신호인 것을 특징으로 한다.In order to achieve the above technical problem, the signal transmission / reception system according to the present invention includes a transmitter for transmitting data through a signal line, and a receiver for receiving the data through the signal line, wherein the receiver is provided with a first reference signal and a second reference. Compare each signal with the data, amplify the comparison result to detect the data, the first reference signal is a vibrating signal, and the second reference signal is a complementary signal of the first reference signal. It is done.

바람직한 실시예에 따르면, 상기 수신부는 상기 제1 기준 신호 및 제2 기준 신호 각각과, 상기 입력 데이터를 비교하여 그 비교 결과에 상응하는 차동 신호들을 출력하는 증폭 회로와, 클락 신호에 동기되고, 상기 차동 신호들의 차이를 증폭하여 상기 데이터를 검출하는 전압 감지 회로를 구비한다.According to a preferred embodiment, the receiver is in synchronization with a clock signal and an amplifying circuit for comparing each of the first reference signal and the second reference signal with the input data and outputs the differential signals corresponding to the comparison result, And a voltage sensing circuit for amplifying the difference between the differential signals to detect the data.

바람직한 실시예에 따르면, 상기 본 발명의 신호 송수신 시스템은 상기 제1 기준 신호 및 제2 기준 신호를 발생하기 위해 필요한 진동 신호를 발생하는 오실레이터를 더 구비하고, 상기 수신부는 상기 진동 신호에 응답하여, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 위상 제어기를 더 구비한다. 상기 위상 제어기는 상기 진동 신호에 응답하여, 상기 진동 신호의 지연을 보상하는 위상 조절기와, 상기 위상 조절기의 출력 신호에 응답하여, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 위상 분할기를 구비한다.According to a preferred embodiment, the signal transmission and reception system of the present invention further comprises an oscillator for generating a vibration signal necessary to generate the first reference signal and the second reference signal, the receiver in response to the vibration signal, And a phase controller for generating the first reference signal and the second reference signal. The phase controller includes a phase adjuster for compensating for the delay of the vibration signal in response to the vibration signal, and a phase divider for generating the first reference signal and the second reference signal in response to an output signal of the phase adjuster. do.

바람직한 실시예에 따르면, 상기 본 발명의 신호 송수신 시스템은 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생기를 더 구비한다. 상기 기준 신호 발생기는 진동 신호를 발생하는 오실레이터와, 상기 진동 신호에 응답하여, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 위상 분할기를 구비한다.According to a preferred embodiment, the signal transmission and reception system of the present invention further includes a reference signal generator for generating the first reference signal and the second reference signal. The reference signal generator includes an oscillator for generating a vibration signal and a phase divider for generating the first reference signal and the second reference signal in response to the vibration signal.

바람직한 실시예에 따르면, 상기 본 발명의 신호 송수신 시스템은 상기 클락 신호 및 상기 클락 신호의 상보 신호를 발생하는 클락 신호 발생기를 더 구비하고, 상기 수신부는 상기 클락 신호 및 상기 클락 신호의 상보 신호에 응답하여, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생기를 더 구비한다.According to a preferred embodiment, the signal transmission and reception system of the present invention further comprises a clock signal generator for generating the clock signal and the complementary signal of the clock signal, the receiving unit responds to the clock signal and the complementary signal of the clock signal The apparatus may further include a reference signal generator configured to generate the first reference signal and the second reference signal.

이러한 본 발명의 신호 송수신 시스템은 수신된 신호들의 레벨 차이가 작은경우, 공정, 전압 또는 온도가 변하는 경우 및 수신된 데이터에 잡음이 있는 경우에도 수신된 데이터를 정확하게 검출할 수 있다.The signal transmission / reception system of the present invention can accurately detect the received data even when the level difference between the received signals is small, when the process, voltage or temperature is changed, and when the received data is noisy.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 3은 본 발명의 제1 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다. 도 3을 참조하면, 본 발명의 신호 송수신 시스템(300)은 송신부(310), 신호선들(321, 322, 323, 324), 오실레이터(oscillator, 330) 및 수신부(350)를 구비한다. 그리고, 수신부(350)는 위상 제어기(331)를 포함한다. 예를 들어, 송신부(310)는 메모리 컨트롤러(memory controller)이고, 수신부(350)는 메모리 장치(memory device)일 수 있다.3 is a diagram illustrating a signal transmission and reception system according to a first embodiment of the present invention. Referring to FIG. 3, the signal transmission / reception system 300 of the present invention includes a transmitter 310, signal lines 321, 322, 323, and 324, an oscillator 330, and a receiver 350. In addition, the receiver 350 includes a phase controller 331. For example, the transmitter 310 may be a memory controller and the receiver 350 may be a memory device.

송신부(310)는 신호선들(321, 322, 323)을 통하여 클락 신호(CLK) 및 N 개의 데이터(DATA1 ~ DATA N)를 수신부(350)로 전송한다. 수신부(350)의 위상 제어기(331)는 오실레이터(330)로부터 발생된 진동 신호(REF)를 수신하여 기준 신호들(VREF, /VREF)을 발생시킨다. 제1 기준 신호(VREF)는 진동하는 신호이고, 제2 기준 신호(/VREF)는 제1 기준 신호의 상보 신호(complementary signal)이다. 수신부(350)는 기준 신호들(VREF, /VREF) 각각과, N 개의 데이터(DATA 1 ~ DATA N) 각각을 비교하여 수신된 데이터를 검출한다.The transmitter 310 transmits the clock signal CLK and N pieces of data DATA1 to DATAN to the receiver 350 through the signal lines 321, 322, and 323. The phase controller 331 of the receiver 350 receives the vibration signal REF generated from the oscillator 330 and generates reference signals VREF and / VREF. The first reference signal VREF is a vibrating signal, and the second reference signal / VREF is a complementary signal of the first reference signal. The receiver 350 compares each of the reference signals VREF and / VREF with each of the N pieces of data DATA 1 to DATAN to detect the received data.

도 4는 도 3에 도시된 신호 송수신 시스템의 신호 레벨을 나타내는 타이밍 다이어그램이다. 도 4를 참조하면, 제1 기준 신호 및 제2 기준 신호(VREF, /VREF) 각각과, 데이터(DATA i)를 비교하여 상기 비교된 결과 중 상대적으로 큰 신호가 검출되고, 상기 검출된 신호가 데이터(DATA i)로서 복구된다.FIG. 4 is a timing diagram illustrating a signal level of the signal transmission and reception system shown in FIG. 3. Referring to FIG. 4, a comparatively larger signal is detected from the comparison result by comparing each of the first reference signal and the second reference signal VREF and / VREF with data DATA i, and the detected signal is The data is recovered as DATA i.

도 5는 도 3의 수신부에 포함되는 회로를 나타내는 도면이다. 도 5에는 데이터(DATA1)에 대해서만 도시되지만, 나머지 데이터의 경우도 도 5에 도시된 실시예가 동일하게 적용될 수 있다. 도 5를 참조하면, 수신부(350)는 제1 증폭 회로(353), 제2 증폭 회로(355) 및 전압 감지 회로(357)를 포함한다.5 is a diagram illustrating a circuit included in the receiver of FIG. 3. Although only data DATA1 is illustrated in FIG. 5, the embodiment illustrated in FIG. 5 may be equally applied to the remaining data. Referring to FIG. 5, the receiver 350 includes a first amplifier circuit 353, a second amplifier circuit 355, and a voltage sensing circuit 357.

제1 증폭 회로(353)는 제1 기준 신호(VREF)와 신호선(321)을 통하여 전송되는 데이터(DATA1)를 비교하고, 그 비교 결과에 따른 제1 차동 신호(V1P) 및 제2 차동 신호(V1N)를 전압 감지 회로(357)로 출력한다. 제1 차동 신호(V1P) 및 제2 차동 신호(V1N)는 서로 상보적인 신호들(complementary signal) 또는 차동 신호들(differential signals)인 것이 바람직하다.The first amplifier circuit 353 compares the first reference signal VREF and the data DATA1 transmitted through the signal line 321, and according to the comparison result, the first differential signal V1P and the second differential signal ( V1N) is output to the voltage sensing circuit 357. Preferably, the first differential signal V1P and the second differential signal V1N are complementary signals or differential signals.

예컨대, 제1 기준 신호(VREF)의 신호 레벨이 데이터(DATA 1)의 신호 레벨 보다 상대적으로 높은 경우, 제1 증폭 회로(353)는 제2 차동 신호(V1N)와 제2 차동 신호(V1N) 보다 상대적으로 낮은 신호 레벨을 가지는 제1 차동 신호(V1P)를 각각 전압 감지 회로(357)로 출력한다.For example, when the signal level of the first reference signal VREF is relatively higher than the signal level of the data DATA 1, the first amplifier circuit 353 may include the second differential signal V1N and the second differential signal V1N. Each of the first differential signals V1P having a relatively lower signal level is output to the voltage sensing circuit 357.

만일, 제1 기준 신호(VREF)의 신호 레벨이 데이터(DATA1)의 신호 레벨 보다 상대적으로 낮은 경우, 제1 증폭 회로(353)는 제2 차동 신호(V1N)와 제2 차동신호(V1N) 보다 상대적으로 높은 신호 레벨을 가지는 제1 차동 신호(V1P)를 각각 전압 감지 회로(357)로 출력한다.If the signal level of the first reference signal VREF is relatively lower than the signal level of the data DATA1, the first amplifying circuit 353 may be less than the second differential signal V1N and the second differential signal V1N. The first differential signal V1P having a relatively high signal level is output to the voltage sensing circuit 357, respectively.

그리고, 제1 기준 신호(VREF)의 신호 레벨과 데이터(DATA1)의 신호 레벨이 동일한 경우, 제1 증폭 회로(353)는 동일한 신호 레벨의 제1 차동 신호(V1P)와 제2 차동 신호(V1N)를 출력한다.When the signal level of the first reference signal VREF and the signal level of the data DATA1 are the same, the first amplifying circuit 353 may have the first differential signal V1P and the second differential signal V1N having the same signal level. )

제2 증폭 회로(355)는 제2 기준 신호(/VREF)와 신호선(321)을 통하여 전송되는 데이터(DATA1)를 비교하여 그 비교 결과에 따른 제3 차동 신호(V2P) 및 제4 차동 신호(V2N)를 각각 전압 감지 회로(357)로 출력한다. 제3 차동 신호 및 제4 차동 신호(V2P, V2N)는 서로 상보적인 신호들 또는 차동 신호들(differential signals)인 것이 바람직하다.The second amplifying circuit 355 compares the second reference signal / VREF with data DATA1 transmitted through the signal line 321, and according to the comparison result, the third differential signal V2P and the fourth differential signal ( V2N) is output to the voltage sensing circuit 357, respectively. Preferably, the third differential signal and the fourth differential signal V2P and V2N are signals complementary to each other or differential signals.

예컨대, 제2 기준 신호(/VREF)의 신호 레벨이 데이터(DATA1)의 신호 레벨 보다 상대적으로 높은 경우, 제2 증폭 회로(355)는 제4 차동 신호(V2N)와 제4 차동 신호(V2N) 보다 상대적으로 낮은 신호 레벨을 갖는 제3 차동 신호(V2P)를 각각 전압 감지 회로(357)로 출력한다.For example, when the signal level of the second reference signal / VREF is relatively higher than the signal level of the data DATA1, the second amplifier circuit 355 may perform the fourth differential signal V2N and the fourth differential signal V2N. The third differential signal V2P having a relatively lower signal level is output to the voltage sensing circuit 357, respectively.

만일, 제2 기준 신호(/VREF)의 레벨이 데이터(DATA1)의 신호 레벨 보다 상대적으로 낮은 경우, 제2 증폭 회로(355)는 제4 차동 신호(V2N)와 제4 차동 신호(V2N) 보다 상대적으로 높은 신호 레벨을 가지는 제3 차동 신호(V2P)를 전압 감지 회로(357)로 출력한다.If the level of the second reference signal / VREF is relatively lower than the signal level of the data DATA1, the second amplifying circuit 355 may be less than the fourth differential signal V2N and the fourth differential signal V2N. The third differential signal V2P having a relatively high signal level is output to the voltage sensing circuit 357.

그리고, 제2 기준 신호(/VREF)의 신호 레벨과 데이터(DATA1)의 신호 레벨이 동일한 경우, 제2 증폭 회로(355)는 동일한 신호 레벨의 제3 출력 신호(V2P)와 제4출력 신호(V2N)를 출력한다.In addition, when the signal level of the second reference signal / VREF and the signal level of the data DATA1 are the same, the second amplifier circuit 355 may use the third output signal V2P and the fourth output signal of the same signal level. Outputs V2N).

데이터(DATA1)와 제2 기준 신호(/VREF) 상호간의 신호 레벨 차이가 데이터(DATA1)와 제1 기준 신호(VREF) 상호간의 신호 레벨 차이 보다 크면, 제2 증폭 회로(355)의 동작이 제1 증폭 회로(353)의 동작 보다 지배적(dominant)이다. 따라서, 제2 증폭 회로(355)는 제2 기준 신호(/VREF)와 데이터(DATA1)의 차이를 검출하여 제3 차동 신호 및 제4 차동 신호(V2P, V2N)를 출력하고, 전압 감지 회로(357)는 제3 차동 신호 및 제4 차동 신호(V2P, V2N)에 응답하여 출력 신호(Q) 및 출력 신호(Q)의 반전 신호(QB)를 출력한다.When the signal level difference between the data DATA1 and the second reference signal / VREF is greater than the signal level difference between the data DATA1 and the first reference signal VREF, the operation of the second amplifying circuit 355 is stopped. It is more dominant than the operation of the single amplifier circuit 353. Accordingly, the second amplifier circuit 355 detects the difference between the second reference signal / VREF and the data DATA1 to output the third differential signal and the fourth differential signal V2P and V2N, and output the voltage sensing circuit ( 357 outputs an output signal Q and an inverted signal QB of the output signal Q in response to the third and fourth differential signals V2P and V2N.

데이터(DATA1)와 제1 기준 신호(VREF) 상호간의 신호 레벨 차이가 데이터(DATA1)와 제2 기준 신호(/VREF) 상호간의 신호 레벨 차이 보다 크면, 제1 증폭 회로(353)의 동작이 제2 증폭 회로(355)의 동작 보다 지배적(dominant)이다. 따라서, 제1 증폭 회로(353)는 제1 기준 신호(VREF1)와 데이터(DATA1)의 차이를 검출하여 제3 차동 신호 및 제4 차동 신호(V2P, V2N)를 출력하고, 전압 감지 회로(357)는 제3 차동 신호 및 제4 차동 신호(V2P, V2N)에 응답하여 출력 신호(Q) 및 출력 신호(Q)의 반전 신호(QB)를 출력한다.When the signal level difference between the data DATA1 and the first reference signal VREF is greater than the signal level difference between the data DATA1 and the second reference signal / VREF, the operation of the first amplifying circuit 353 is performed. The operation of the two amplifying circuits 355 is more dominant. Accordingly, the first amplifier circuit 353 detects the difference between the first reference signal VREF1 and the data DATA1 to output the third differential signal and the fourth differential signal V2P and V2N, and the voltage sensing circuit 357. ) Outputs an output signal Q and an inverted signal QB of the output signal Q in response to the third and fourth differential signals V2P and V2N.

제1 기준 신호(VREF)와 제2 기준 신호(/VREF)는 서로 상보적인 신호들 또는 차동 신호들인 것이 바람직하고, 데이터(DATA1)는 싱글 엔디드 신호(single-ended signal)인 것이 바람직하다.Preferably, the first reference signal VREF and the second reference signal / VREF are complementary signals or differential signals, and the data DATA1 is a single-ended signal.

전압 감지 회로(357)는 클락 신호(CLK)에 동기되고, 제1 증폭 회로 및 제2 증폭 회로(353, 355)의 차동 신호들(V1P, V1N, V2P, V2N)을 감지하고 증폭하여 출력 신호(Q)와 출력 신호(Q)의 반전 신호(QB)를 출력한다.The voltage sensing circuit 357 is synchronized with the clock signal CLK, and senses and amplifies the differential signals V1P, V1N, V2P, and V2N of the first and second amplifier circuits 353 and 355 to output the output signal. The inverted signal QB of Q and the output signal Q are output.

도 6은 도 5의 증폭 회로를 구체적으로 나타내는 회로도이다. 도 6을 참조하면, 제1 증폭 회로 및 제2 증폭 회로(353, 355)는 2 개의 부하 트랜지스터들(MP1, MP2), 2 개의 게이팅 트랜지스터들(MN1, MN2) 및 전류원(MN3)을 구비한다.FIG. 6 is a circuit diagram specifically illustrating the amplifier circuit of FIG. 5. Referring to FIG. 6, the first amplifier circuit and the second amplifier circuits 353 and 355 include two load transistors MP1 and MP2, two gating transistors MN1 and MN2, and a current source MN3. .

도 7a는 도 3의 위상 제어기의 제1 실시예를 나타내는 블락 다이어그램이다. 도 7a를 참조하면, 위상 제어기(331)는 위상 조절기(332) 및 위상 분할기(333)를 구비한다. 위상 조절기(332)는 진동 신호(REF)의 지연을 보상하며, 지연 동기 루프 회로(delay locked-loop circuit)를 포함하는 것이 바람직하다. 위상 분할기(phase splitter, 333)는 위상 조절기(332)의 출력 신호에 응답하여, 기준 신호들(VREF, /VREF)을 출력한다.FIG. 7A is a block diagram illustrating a first embodiment of the phase controller of FIG. 3. Referring to FIG. 7A, the phase controller 331 includes a phase adjuster 332 and a phase divider 333. The phase adjuster 332 compensates for the delay of the vibration signal REF and preferably includes a delay locked-loop circuit. The phase splitter 333 outputs the reference signals VREF and / VREF in response to the output signal of the phase adjuster 332.

도 7b는 도 3의 위상 제어기의 제2 실시예를 나타내는 블락 다이어그램이다. 도 7b를 참조하면, 위상 제어기(331)는 위상 분할기(334), 제1 위상 조절기(335) 및 제2 위상 조절기(336)를 구비한다. 위상 분할기(phase splitter, 334)는 진동 신호(REF)에 응답하여, 두 개의 출력 신호들을 출력한다. 제1 위상 조절기(335)는 위상 분할기(334)의 출력 신호들 중 하나에 응답하여, 제1 기준 신호(VREF)를 출력한다. 제2 위상 조절기(336)는 위상 분할기(334)의 출력 신호들 중 하나에 응답하여, 제2 기준 신호(/VREF)를 출력한다. 제1 위상 조절기 및 제2 위상 조절기(335, 336)는 지연 동기 루프 회로(delay locked-loop circuit)를 포함하는 것이 바람직하다.FIG. 7B is a block diagram illustrating a second embodiment of the phase controller of FIG. 3. Referring to FIG. 7B, the phase controller 331 includes a phase divider 334, a first phase adjuster 335, and a second phase adjuster 336. A phase splitter 334 outputs two output signals in response to the vibration signal REF. The first phase adjuster 335 outputs a first reference signal VREF in response to one of the output signals of the phase divider 334. The second phase adjuster 336 outputs a second reference signal / VREF in response to one of the output signals of the phase divider 334. The first and second phase adjusters 335 and 336 preferably include a delay locked-loop circuit.

도 8은 본 발명의 제3 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다. 도 8을 참조하면, 본 발명의 신호 송수신 시스템(400)은 송신부(410), 신호선들(421, 422, 423, 424) 및 수신부(430)를 구비한다. 송신부(410)는 진동 신호(REF)를 발생하는 오실레이터(411)를 포함하고, 수신부(430)는 도 5에 도시된 회로들(미도시) 및 위상 제어기(431)를 포함한다.8 is a diagram illustrating a signal transmission and reception system according to a third embodiment of the present invention. Referring to FIG. 8, the signal transmission / reception system 400 of the present invention includes a transmitter 410, signal lines 421, 422, 423, and 424, and a receiver 430. The transmitter 410 includes an oscillator 411 for generating a vibration signal REF, and the receiver 430 includes circuits (not shown) and a phase controller 431 illustrated in FIG. 5.

송신부(410)는 신호선들(421, 422, 423, 424)을 통하여 진동 신호(REF), 클락 신호(CLK) 및 N 개의 데이터(DATA1 ~ DATA N)를 수신부(350)로 전송한다. 수신부(450)의 위상 제어기(431)는 진동 신호(REF)를 수신하여, 기준 신호들(VREF, /VREF)을 발생시킨다. 여기서, 진동 신호(REF)는 오실레이터(330)로부터 발생되는 신호이다. 그리고, 제1 기준 신호(VREF)는 진동하는 신호이고, 제2 기준 신호(/VREF)는 제1 기준 신호(VREF)의 상보 신호(complementary signal)이다. 수신부(350)는 기준 신호들(VREF, /VREF) 각각과, N 개의 데이터(DATA 1 ~ DATA N) 각각을 비교하여 수신된 데이터를 검출한다.The transmitter 410 transmits the vibration signal REF, the clock signal CLK, and the N pieces of data DATA1 to DATAN to the receiver 350 through the signal lines 421, 422, 423, and 424. The phase controller 431 of the receiver 450 receives the vibration signal REF and generates reference signals VREF and / VREF. Here, the vibration signal REF is a signal generated from the oscillator 330. The first reference signal VREF is a vibrating signal and the second reference signal / VREF is a complementary signal of the first reference signal VREF. The receiver 350 compares each of the reference signals VREF and / VREF with each of the N pieces of data DATA 1 to DATAN to detect the received data.

도 9는 본 발명의 제4 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다. 도 9를 참조하면, 본 발명의 신호 송수신 시스템(500)은 송신부(510), 신호선들(521, 522, 523, 524, 525), 기준 신호 발생기(530) 및 수신부(550)를 구비한다. 수신부(550)는 도 5에 도시된 회로들(미도시)을 포함한다. 따라서, 수신부(550)의 구성에 대한 상세한 설명은 생략된다.9 is a diagram illustrating a signal transmission and reception system according to a fourth embodiment of the present invention. Referring to FIG. 9, the signal transmission / reception system 500 of the present invention includes a transmitter 510, signal lines 521, 522, 523, 524, and 525, a reference signal generator 530, and a receiver 550. The receiver 550 includes circuits (not shown) illustrated in FIG. 5. Therefore, detailed description of the configuration of the receiver 550 is omitted.

송신부(510)는 신호선들(521, 522, 523)을 통하여 클락 신호(CLK) 및 N 개의 데이터(DATA1 ~ DATA N)를 수신부(550)로 전송한다. 기준 신호 발생기(530)는 기준 신호들(VREF, /VREF)을 신호선들(524, 525)을 통하여 수신부(550)로 출력한다. 여기서, 제1 기준 신호(VREF)는 진동하는 신호이고, 제2 기준 신호(/VREF)는 제1 기준 신호(VREF)의 상보 신호(complementary signal)이다. 수신부(550)는 기준 신호들(VREF, /VREF) 각각과, N 개의 데이터(DATA 1 ~ DATA N) 각각을 비교하여 수신된 데이터를 검출한다.The transmitter 510 transmits the clock signal CLK and the N data DATA1 to DATAN to the receiver 550 through the signal lines 521, 522, and 523. The reference signal generator 530 outputs the reference signals VREF and / VREF to the receiver 550 through the signal lines 524 and 525. Here, the first reference signal VREF is a vibrating signal, and the second reference signal / VREF is a complementary signal of the first reference signal VREF. The receiver 550 detects the received data by comparing each of the reference signals VREF and / VREF with each of the N pieces of data DATA 1 to DATAN.

도 10은 도 9의 기준 신호 발생기를 나타내는 블락 다이어그램이다. 도 10을 참조하면, 기준 신호 발생기(530)는 오실레이터(531) 및 위상 분할기(533)를 구비한다. 위상 분할기(533)는 오실레이터(531)로부터 발생되는 진동 신호(REF)에 응답하여, 제1 기준 신호 및 제2 기준 신호(VREF, /VREF)를 출력한다.FIG. 10 is a block diagram illustrating the reference signal generator of FIG. 9. Referring to FIG. 10, the reference signal generator 530 includes an oscillator 531 and a phase divider 533. The phase divider 533 outputs the first reference signal and the second reference signals VREF and / VREF in response to the vibration signal REF generated from the oscillator 531.

도 11은 본 발명의 제5 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다. 도 11을 참조하면, 본 발명의 신호 송수신 시스템(600)은 송신부(610), 신호선들(621, 622, 623, 624, 625) 및 수신부(630)를 구비한다. 수신부(550)는 도 5에 도시된 회로들(미도시)을 포함한다. 따라서, 수신부(550)의 구성에 대한 상세한 설명은 생략된다.11 is a diagram illustrating a signal transmission and reception system according to a fifth embodiment of the present invention. Referring to FIG. 11, the signal transmission / reception system 600 of the present invention includes a transmitter 610, signal lines 621, 622, 623, 624, and 625, and a receiver 630. The receiver 550 includes circuits (not shown) illustrated in FIG. 5. Therefore, detailed description of the configuration of the receiver 550 is omitted.

송신부(610)는 신호선들(621, 622, 623)을 통하여 클락 신호(CLK) 및 N 개의 데이터(DATA1 ~ DATA N)를 수신부(630)로 전송한다. 송신부(611)에 포함된 기준 신호 발생기(611)는 기준 신호들(VREF, /VREF)을 신호선(624, 625)을 통하여 수신부(630)로 출력한다. 기준 신호 발생기(611)는 도 10에 도시된 오실레이터(531) 및 위상 분할기(533)를 구비한다. 제1 기준 신호(VREF)는 진동하는 신호이고, 제2 기준 신호(/VREF)는 제1 기준 신호(VREF)의 상보 신호(complementary signal)이다. 수신부(630)는 기준 신호들(VREF, /VREF) 각각과, N 개의 데이터(DATA 1 ~ DATA N) 각각을 비교하여 수신된 데이터를 검출한다.The transmitter 610 transmits the clock signal CLK and N pieces of data DATA1 to DATAN to the receiver 630 through the signal lines 621, 622, and 623. The reference signal generator 611 included in the transmitter 611 outputs the reference signals VREF and / VREF to the receiver 630 through the signal lines 624 and 625. The reference signal generator 611 includes an oscillator 531 and a phase divider 533 shown in FIG. The first reference signal VREF is a vibrating signal, and the second reference signal / VREF is a complementary signal of the first reference signal VREF. The receiver 630 detects the received data by comparing each of the reference signals VREF and / VREF with each of the N pieces of data DATA 1 to DATAN.

도 12는 본 발명의 제6 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다. 도 12를 참조하면, 본 발명의 신호 송수신 시스템(700)은 송신부(710), 신호선들(721, 722, 723, 724), 클락 신호 발생기(730) 및 수신부(750)를 구비한다. 수신부(750)는 도 5에 도시된 회로들(미도시) 및 기준 신호 발생기(751)를 포함한다.12 is a diagram illustrating a signal transmission and reception system according to a sixth embodiment of the present invention. Referring to FIG. 12, the signal transmission / reception system 700 of the present invention includes a transmitter 710, signal lines 721, 722, 723, and 724, a clock signal generator 730, and a receiver 750. The receiver 750 includes circuits (not shown) and a reference signal generator 751 shown in FIG. 5.

송신부(710)는 신호선들(721, 722)을 통하여 N 개의 데이터(DATA1 ~ DATA N)를 수신부(630)로 전송한다. 클락 신호 발생기(730)는 클락 신호 및 클락 신호의 상보 신호(CLK, /CLK)를 신호선들(723, 724)을 통하여 수신부(750)로 출력한다. 수신부(750)의 기준 신호 발생기(751)는 클락 신호 및 클락 신호의 상보 신호(CLK, /CLK)에 응답하여, 각각 제1 기준 신호 및 제2 기준 신호(VREF, /VREF)를 발생한다. 여기서, 제1 기준 신호(VREF)는 진동하는 신호이고, 제2 기준 신호(/VREF)는 제1 기준 신호(VREF)의 상보 신호(complementary signal)이다. 수신부(630)는 기준 신호들(VREF, /VREF) 각각과, N 개의 데이터(DATA 1 ~ DATA N) 각각을 비교하여 수신된 데이터를 검출한다.The transmitter 710 transmits N pieces of data DATA1 to DATAN to the receiver 630 through the signal lines 721 and 722. The clock signal generator 730 outputs the clock signal and the complementary signals CLK and / CLK of the clock signal to the receiver 750 through the signal lines 723 and 724. The reference signal generator 751 of the receiver 750 generates the first reference signal and the second reference signal VREF and / VREF, respectively, in response to the clock signal and the complementary signals CLK and / CLK of the clock signal. Here, the first reference signal VREF is a vibrating signal, and the second reference signal / VREF is a complementary signal of the first reference signal VREF. The receiver 630 detects the received data by comparing each of the reference signals VREF and / VREF with each of the N pieces of data DATA 1 to DATAN.

도 13은 도 12의 기준 신호 발생기를 구체적으로 나타내는 회로도이다. 도 13을 참조하면, 기준 신호 발생기(751)는 제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 제1 트랜지스터(MN4) 및 제2 트랜지스터(MN5)를 구비한다. 제1 저항 및 제2 저항(R1, R2)의 일단은 전원 전압(VDD)에 연결된다. 제1 저항(R1)의 타단은 제1 트랜지스터(MN4)의 일단에 연결되고, 제2 저항(R2)의 타단은 제2 트랜지스터(MN5)의 일단에 연결된다, 제3 저항(R3)의 일단은 제1 트랜지스터 및제2 트랜지스터(MN4, MN5)의 타단들에 연결되며, 제3 저항(R3)의 타단은 접지 전압(VSS)에 연결된다.FIG. 13 is a circuit diagram illustrating in detail the reference signal generator of FIG. 12. Referring to FIG. 13, the reference signal generator 751 includes a first resistor R1, a second resistor R2, a third resistor R3, a first transistor MN4, and a second transistor MN5. . One end of the first and second resistors R1 and R2 is connected to a power supply voltage VDD. The other end of the first resistor R1 is connected to one end of the first transistor MN4, and the other end of the second resistor R2 is connected to one end of the second transistor MN5 and one end of the third resistor R3. Is connected to the other ends of the first and second transistors MN4 and MN5, and the other end of the third resistor R3 is connected to the ground voltage VSS.

본 발명에 따른 신호 송수신 시스템은 하나의 데이터 라인을 이용하여 차동 신호 방식으로 데이터를 검출하는 효과를 얻을 수 있으므로, 데이터를 안정적으로 그리고 고속으로 검출할 수 있다.Since the signal transmission / reception system according to the present invention can obtain the effect of detecting data in a differential signal method using one data line, the data can be detected stably and at high speed.

예컨대 16개의 데이터를 동시에 고속으로 수신하는 경우, 차동 신호 방식의 신호 송수신 시스템은 32개의 신호선들이 필요했으나, 본 발명에 따른 신호 송수신 시스템은 두 개의 기준 신호선과 16개의 데이터 라인들을 이용하여 차동 신호 방식의 신호 송수신 시스템과 같은 효과를 얻을 수 있는 장점이 있다.For example, in case of receiving 16 data at the same time at high speed, the signal transmission / reception system of the differential signaling method requires 32 signal lines, but the signal transmission / reception system according to the present invention uses two reference signal lines and 16 data lines. There is an advantage that can obtain the same effect as the signal transmission and reception system of.

또한, 본 발명의 신호 송수신 시스템의 소비 전력은 감소하며, 신호 송수신 시스템의 전체적인 레이아웃 면적이 감소한다.In addition, the power consumption of the signal transmission and reception system of the present invention is reduced, the overall layout area of the signal transmission and reception system is reduced.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 따른 신호 송수신 시스템은 수신된 신호들의 레벨 차이가 작은 경우, 공정, 전압 또는 온도가 변하는 경우 및 수신된 데이터에 잡음이 있는 경우에도 수신된 데이터를 정확하게 검출할 수 있다.As described above, the signal transmission and reception system according to the present invention can accurately detect the received data even when the level difference between the received signals is small, when the process, voltage or temperature is changed, and when the received data is noisy.

Claims (16)

신호선을 통하여 데이터를 송신하는 송신부; 및A transmitter for transmitting data through a signal line; And 상기 신호선을 통하여 상기 데이터를 수신하는 수신부를 구비하며,A receiver which receives the data through the signal line, 상기 수신부는 제1 기준 신호 및 제2 기준 신호 각각과, 상기 데이터를 비교하며, 상기 비교 결과를 증폭하여 상기 데이터를 검출하고, 상기 제1 기준 신호는 진동하는 신호이며, 상기 제2 기준 신호는 상기 제1 기준 신호의 상보 신호인 것을 특징으로 하는 신호 송수신 시스템.The receiver compares each of the first reference signal and the second reference signal with the data, amplifies the comparison result to detect the data, and the first reference signal is a vibrating signal, and the second reference signal is And a complementary signal of the first reference signal. 제1항에 있어서, 상기 수신부는The method of claim 1, wherein the receiving unit 상기 제1 기준 신호 및 제2 기준 신호 각각과, 상기 입력 데이터를 비교하여 그 비교 결과에 상응하는 차동 신호들을 출력하는 증폭 회로; 및An amplifier circuit comparing each of the first reference signal and the second reference signal with the input data and outputting differential signals corresponding to the comparison result; And 클락 신호에 동기되고, 상기 차동 신호들의 차이를 증폭하여 상기 데이터를 검출하는 전압 감지 회로를 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a voltage sensing circuit synchronized with a clock signal and amplifying the difference between the differential signals to detect the data. 제2항에 있어서,The method of claim 2, 상기 제1 기준 신호 및 제2 기준 신호를 발생하기 위해 필요한 진동 신호를 발생하는 오실레이터를 더 구비하는 것을 특징으로 하는 신호 송수 신 시스템.And an oscillator for generating vibration signals necessary for generating the first reference signal and the second reference signal. 제3항에 있어서, 상기 수신부는The method of claim 3, wherein the receiving unit 상기 진동 신호에 응답하여, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 위상 제어기를 더 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a phase controller configured to generate the first reference signal and the second reference signal in response to the vibration signal. 제4항에 있어서, 상기 위상 제어기는The method of claim 4, wherein the phase controller 상기 진동 신호에 응답하여, 상기 진동 신호의 지연을 보상하는 위상 조절기; 및A phase adjuster for compensating for the delay of the vibration signal in response to the vibration signal; And 상기 위상 조절기의 출력 신호에 응답하여, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 위상 분할기를 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a phase divider for generating the first reference signal and the second reference signal in response to an output signal of the phase adjuster. 제4항에 있어서, 상기 위상 제어기는The method of claim 4, wherein the phase controller 상기 진동 신호에 응답하여, 제1 출력 신호 및 상기 제1 출력 신호의 상보 신호를 발생하는 위상 분할기;A phase divider for generating a first output signal and a complementary signal of the first output signal in response to the vibration signal; 상기 제1 출력 신호의 지연을 보상하여, 상기 제1 기준 신호를 발생하는 제1 위상 조절기; 및A first phase adjuster for compensating for a delay of the first output signal to generate the first reference signal; And 상기 제1 출력 신호의 상보 신호의 지연을 보상하여, 상기 제2 기준 신호를 발생하는 제2 위상 조절기를 구비하는 것을 특징으로 하는 신호 송 수신 시스템.And a second phase adjuster for compensating a delay of the complementary signal of the first output signal to generate the second reference signal. 제2항에 있어서, 상기 송신부는The method of claim 2, wherein the transmitting unit 상기 제1 기준 신호 및 제2 기준 신호를 발생하기 위해 필요한 진동 신호를 발생하는 오실레이터를 포함하는 것을 특징으로 하는 신호 송수신 시스템.And an oscillator for generating vibration signals necessary for generating the first reference signal and the second reference signal. 제7항에 있어서, 상기 수신부는The method of claim 7, wherein the receiving unit 상기 진동 신호에 응답하여 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 위상 제어기를 더 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a phase controller for generating the first reference signal and the second reference signal in response to the vibration signal. 제8항에 있어서, 상기 위상 제어기는The method of claim 8, wherein the phase controller 상기 진동 신호에 응답하여, 상기 진동 신호의 지연을 보상하는 위상 조절기; 및A phase adjuster for compensating for the delay of the vibration signal in response to the vibration signal; And 상기 위상 조절기의 출력 신호에 응답하여, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 위상 분할기를 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a phase divider for generating the first reference signal and the second reference signal in response to an output signal of the phase adjuster. 제2항에 있어서,The method of claim 2, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생기를 더 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a reference signal generator for generating the first reference signal and the second reference signal. 제10항에 있어서, 상기 기준 신호 발생기는The method of claim 10, wherein the reference signal generator 진동 신호를 발생하는 오실레이터; 및An oscillator for generating a vibration signal; And 상기 진동 신호에 응답하여, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 위상 분할기를 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a phase divider configured to generate the first reference signal and the second reference signal in response to the vibration signal. 제2항에 있어서, 상기 송신부는The method of claim 2, wherein the transmitting unit 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생기를 포함하는 것을 특징으로 하는 신호 송수신 시스템.And a reference signal generator for generating the first reference signal and the second reference signal. 제12항에 있어서, 상기 기준 신호 발생기는The method of claim 12, wherein the reference signal generator 진동 신호를 발생하는 오실레이터; 및An oscillator for generating a vibration signal; And 상기 진동 신호에 응답하여, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 위상 분할기를 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a phase divider configured to generate the first reference signal and the second reference signal in response to the vibration signal. 제2항에 있어서,The method of claim 2, 상기 클락 신호 및 상기 클락 신호의 상보 신호를 발생하는 클락 신호 발생기를 더 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a clock signal generator for generating the clock signal and the complementary signal of the clock signal. 제14항에 있어서, 상기 수신부는The method of claim 14, wherein the receiving unit 상기 클락 신호 및 상기 클락 신호의 상보 신호에 응답하여, 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생기를 더 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a reference signal generator for generating the first reference signal and the second reference signal in response to the clock signal and the complementary signal of the clock signal. 제15항에 있어서, 상기 기준 신호 발생기는16. The apparatus of claim 15, wherein the reference signal generator 일단이 전원 전압에 연결된 제1 저항;A first resistor once connected to the power supply voltage; 일단이 상기 전원 전압에 연결된 제2 저항;A second resistor, one end of which is connected to the power supply voltage; 일단이 상기 제1 저항의 타단에 연결되고, 상기 제1 클락 신호에 응답하여 게이팅되는 제1 트랜지스터;A first transistor having one end connected to the other end of the first resistor and gated in response to the first clock signal; 일단이 상기 제2 저항의 타단에 연결되고, 상기 클락 신호의 상보 신호에 응답하여 게이팅되는 제2 트랜지스터; 및A second transistor having one end connected to the other end of the second resistor and gated in response to a complementary signal of the clock signal; And 일단이 접지 전압에 연결되고, 타단이 상기 제1 트랜지스터 및 제2 트랜지스터의 타단에 연결된 제3 저항을 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a third resistor having one end connected to the ground voltage and the other end connected to the other end of the first transistor and the second transistor.
KR1020010068163A 2001-11-02 2001-11-02 System using two oscillating reference signals for accomplishing differential signal transmission mode KR20030037069A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010068163A KR20030037069A (en) 2001-11-02 2001-11-02 System using two oscillating reference signals for accomplishing differential signal transmission mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010068163A KR20030037069A (en) 2001-11-02 2001-11-02 System using two oscillating reference signals for accomplishing differential signal transmission mode

Publications (1)

Publication Number Publication Date
KR20030037069A true KR20030037069A (en) 2003-05-12

Family

ID=29567725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010068163A KR20030037069A (en) 2001-11-02 2001-11-02 System using two oscillating reference signals for accomplishing differential signal transmission mode

Country Status (1)

Country Link
KR (1) KR20030037069A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518411B2 (en) 2006-08-09 2009-04-14 Samsung Electronics Co., Ltd. Data receiving apparatus using semi-dual reference voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518411B2 (en) 2006-08-09 2009-04-14 Samsung Electronics Co., Ltd. Data receiving apparatus using semi-dual reference voltage

Similar Documents

Publication Publication Date Title
Sidiropoulos et al. A 700-Mb/s/pin CMOS signaling interface using current integrating receivers
KR100870536B1 (en) High speed interface semiconductor device, semiconductor system, and method there-of
US7098699B2 (en) Buffer circuit device supplying a common mode voltage applicable to a next-stage circuit receiving output signals of the buffer circuit device
US7778374B2 (en) Dual reference input receiver of semiconductor device and method of receiving input data signal
JP4924715B2 (en) Data transmission system and method, and electronic device equipped with the data transmission system
KR100510522B1 (en) Duty cycle correction circuit of delay locked loop and the delay locked loop having the duty cycle correction circuit
KR100518575B1 (en) Duty cycle correction circuit of delay locked loop and the delay locked loop having the duty cycle correction circuit
US10536257B2 (en) Signal presence detection circuit and method
US7550999B2 (en) Receiver capable of increasing operation speed with suppressing increase of power consumption
KR100331909B1 (en) Data input/output circuit and interface system using the same
US7880510B2 (en) Semiconductor device for receiving external signal having receiving circuit using internal reference voltage
WO2010101222A1 (en) Receiver, semiconductor device, and signal transmission method
US6794919B1 (en) Devices and methods for automatically producing a clock signal that follows the master clock signal
KR100425466B1 (en) Data receiver and data receiving method using folded differential voltage sampler
KR20030037069A (en) System using two oscillating reference signals for accomplishing differential signal transmission mode
JP2004040757A (en) Switching point sensing circuit and semiconductor device using the same
EP1550149B1 (en) Constant delay zero standby differential logic receiver and method
KR100495916B1 (en) Semiconductor device with CKE buffer
JP2003249966A (en) Serial data detection circuit, and reception data signal processor using the circuit
JP2007097131A (en) Differential amplifier
KR100468717B1 (en) Data receiver and data receiving method using signal integration
KR960014981B1 (en) Communication apparatus with low power consumption
KR20030035417A (en) System using two DC reference signals for accomplishing differential signal mode
KR20030078310A (en) Semiconductor device with input buffer for controlling output signal width
JP2009065502A (en) High-speed serial interface circuit and electronic apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination