KR20030035417A - System using two DC reference signals for accomplishing differential signal mode - Google Patents

System using two DC reference signals for accomplishing differential signal mode Download PDF

Info

Publication number
KR20030035417A
KR20030035417A KR1020010067499A KR20010067499A KR20030035417A KR 20030035417 A KR20030035417 A KR 20030035417A KR 1020010067499 A KR1020010067499 A KR 1020010067499A KR 20010067499 A KR20010067499 A KR 20010067499A KR 20030035417 A KR20030035417 A KR 20030035417A
Authority
KR
South Korea
Prior art keywords
reference signal
signal
resistor
voltage
generator
Prior art date
Application number
KR1020010067499A
Other languages
Korean (ko)
Inventor
최정환
권우석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010067499A priority Critical patent/KR20030035417A/en
Publication of KR20030035417A publication Critical patent/KR20030035417A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

PURPOSE: A system realizing differential signal manner using two DC reference signals is provided to be capable of receiving data in a differential signal manner using two DC reference signals. CONSTITUTION: A transmission part(310) transmits input data via signal lines(311-335), and a receiver part(350) receives the input data via the signal lines. The receiver part(350) compares the input data with the first reference signal(VREF1) and the second reference signal(VREF2), amplifies a comparison result and detects the input data. The first reference signal and the second reference signal have a DC voltage level. At least one of the transmission part and the receiver part has a reference signal generating part(311/351) for generating the first reference signal and the second reference signal.

Description

두 개의 직류 기준 신호들을 이용하여 차동 신호 방식을 구현한 시스템{System using two DC reference signals for accomplishing differential signal mode}System using two DC reference signals for accomplishing differential signal mode}

본 발명은 신호 송수신 시스템에 관한 것으로, 보다 상세하게는 두 개의 직류 기준 신호들을 이용하여 차동 신호 방식을 구현한 시스템에 관한 것이다.The present invention relates to a signal transmission and reception system, and more particularly, to a system implementing a differential signaling method using two DC reference signals.

반도체 소자사이에 데이터를 고속으로 송수신하기 위한 방법 중의 하나는 데이터를 차동(differential)으로 송수신하는 것이다. 이 방법은 데이터를 송수신하기 위한 데이터 라인들 또는 데이터 입출력 핀들의 수가 증가되는 단점이 있다.One method for transmitting and receiving data at high speed between semiconductor devices is to transmit and receive data differentially. This method has a disadvantage in that the number of data lines or data input / output pins for transmitting and receiving data is increased.

도 1a는 종래의 단일 기준 신호 방식을 사용하는 신호 송수신 시스템을 나타내는 블락 다이어그램이다. 도 1b는 도 1a의 신호 레벨을 나타내는 타이밍 다이어그램이다.Figure 1a is a block diagram showing a signal transmission and reception system using a conventional single reference signal method. FIG. 1B is a timing diagram illustrating the signal level of FIG. 1A.

도 1a 및 도 1b를 참조하면, 신호 송수신 시스템(100)의 송신부(110)는 신호선들(121, 123, 125, 127)을 통하여 기준 신호(VREF) 및 N 개의 데이터(DATA1 ~ DATA N)를 수신부(130)로 전송한다. 수신부(130)는 기준 신호(VREF)와 N 개의 데이터(DATA 1 ~ DATA N) 각각을 비교하여 수신된 데이터를 검출한다.1A and 1B, the transmitter 110 of the signal transmission / reception system 100 receives a reference signal VREF and N pieces of data DATA1 to DATAN through signal lines 121, 123, 125, and 127. Send to the receiver 130. The receiver 130 detects the received data by comparing the reference signal VREF with each of the N pieces of data DATA 1 to DATAN.

그러나, 단일 기준 신호 방식(single-ended signal mode)을 사용하는 신호 송수신 시스템(100)은 잡음에 민감하므로 데이터를 고속으로 전송하기 어렵다. 또한, 데이터 전송 속도가 빨라질수록 신호선의 감쇄 효과 때문에 데이터의 크기가 작아지므로, 기준 신호와 데이터의 차이도 작아져서 수신된 데이터를 정확하게 검출하기 어려운 문제점이 있다.However, the signal transmission / reception system 100 using a single-ended signal mode is sensitive to noise and thus difficult to transmit data at high speed. In addition, the faster the data transmission rate, the smaller the size of the data due to the attenuation effect of the signal line, so that the difference between the reference signal and the data is smaller, which makes it difficult to accurately detect the received data.

도 2a는 종래의 차동 신호 방식을 사용하는 신호 송수신 시스템의 블락 다이어그램이다. 도 2b는 도 2a의 신호 레벨을 나타내는 타이밍 다이어그램이다. 도 2a 및 도 2b를 참조하면, 차동 신호 방식을 사용하는 신호 송수신 시스템(200)의 송신부(210)는 신호선들(221, 223, 225, 227)을 통하여 2N 개의 데이터(DATA1, /DATA1, ..., DATA N, /DATA N)를 수신부(230)로 전송한다. 데이터(DATA i)와 데이터(/DATA i)는 서로 상보적인 데이터(complementary data)이다. 수신부(230)는 데이터(DATA i)와 상보 데이터(/DATA i)를 비교하여 수신된 데이터를 검출한다.2A is a block diagram of a signal transmission and reception system using a conventional differential signaling method. FIG. 2B is a timing diagram illustrating the signal level of FIG. 2A. Referring to FIGS. 2A and 2B, the transmitter 210 of the signal transmission / reception system 200 using the differential signaling scheme uses 2N data DATA1, / DATA1,... Through the signal lines 221, 223, 225, and 227. .., DATA N, / DATA N) is transmitted to the receiver 230. The data DATA i and data DATA i are complementary data. The receiver 230 detects the received data by comparing the data DATA i with the complementary data / DATA i.

차동 신호 방식을 사용하는 신호 송수신 시스템(200)에서의 데이터(DATA i)와 상보 데이터(/DATA i)사이의 전압 차이(SW2)는 단일 기준 신호 방식을 사용하는 신호 송수신 시스템(100)의 전압 차이(SW1)와 동일하게 될 수 있으므로, 데이터(DATA i)의 스윙 폭이 줄어들고 전력 소모가 감소되어 고속으로 데이터가 수신될 수 있다. 그러나, 단일 기준 신호 방식을 사용하는 신호 송수신 시스템(100) 보다 약 N 개의 데이터 라인들을 더 구비해야 하는 문제점이 있다.The voltage difference SW2 between the data DATA i and the complementary data / DATA i in the signal transmission / reception system 200 using the differential signaling method is the voltage of the signal transmission / reception system 100 using the single reference signal method. Since it may be equal to the difference SW1, the swing width of the data DATA i is reduced and power consumption is reduced, so that data can be received at high speed. However, there is a problem in that there should be about N data lines more than the signal transmission and reception system 100 using a single reference signal method.

따라서 본 발명이 이루고자 하는 기술적 과제는 두 개의 직류 기준 신호들을 이용하여 데이터를 차동 신호 방식으로 수신할 수 있는 신호 송수신 시스템을 제공하는 것이다.Accordingly, an object of the present invention is to provide a signal transmission / reception system capable of receiving data in a differential signaling manner using two DC reference signals.

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1a는 종래의 단일 기준 신호 방식을 사용하는 신호 송수신 시스템을 나타내는 블락 다이어그램이다.Figure 1a is a block diagram showing a signal transmission and reception system using a conventional single reference signal method.

도 1b는 도 1a의 신호 레벨을 나타내는 타이밍 다이어그램이다.FIG. 1B is a timing diagram illustrating the signal level of FIG. 1A.

도 2a는 종래의 차동 신호 방식을 사용하는 신호 송수신 시스템의 블락 다이어그램이다.2A is a block diagram of a signal transmission and reception system using a conventional differential signaling method.

도 2b는 도 2a의 신호 레벨을 나타내는 타이밍 다이어그램이다.FIG. 2B is a timing diagram illustrating the signal level of FIG. 2A.

도 3은 본 발명의 제1 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다.3 is a diagram illustrating a signal transmission and reception system according to a first embodiment of the present invention.

도 4는 도 3의 신호 레벨을 나타내는 타이밍 다이어그램이다.4 is a timing diagram illustrating the signal level of FIG. 3.

도 5는 도 3의 수신부를 구체적으로 나타내는 도면이다.5 is a view illustrating in detail the receiver of FIG. 3.

도 6은 도 5의 증폭 회로를 구체적으로 나타내는 회로도이다.FIG. 6 is a circuit diagram specifically illustrating the amplifier circuit of FIG. 5.

도 7은 본 발명의 제2 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다.7 is a diagram illustrating a signal transmission and reception system according to a second embodiment of the present invention.

도 8은 본 발명의 제3 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다.8 is a diagram illustrating a signal transmission and reception system according to a third embodiment of the present invention.

상기의 기술적 과제를 달성하기 위하여 본 발명의 신호 송수신 시스템은 신호선을 통하여 입력 데이터를 송신하는 송신부와, 상기 신호선을 통하여 상기 입력 데이터를 수신하는 수신부를 구비하며, 상기 수신부는 제1 기준 신호 및 제2 기준 신호 각각과, 상기 입력 데이터를 비교하며, 상기 비교 결과를 증폭하여 상기 입력 데이터를 검출하고, 상기 제1 기준 신호 및 제2 기준 신호의 전압 레벨은 직류 전압 레벨인 것을 특징으로 한다.In order to achieve the above technical problem, the signal transmission / reception system of the present invention includes a transmitter for transmitting input data through a signal line, and a receiver for receiving the input data through the signal line, wherein the receiver comprises a first reference signal and a first reference signal. And comparing each of the two reference signals with the input data, amplifying the comparison result to detect the input data, and wherein the voltage levels of the first reference signal and the second reference signal are DC voltage levels.

바람직한 실시예에 따르면, 상기 수신부는 상기 제1 기준 신호 및 제2 기준 신호 각각과, 상기 입력 데이터를 비교하여 그 비교 결과에 상응하는 차동 신호들을 출력하는 증폭 회로와, 상기 차동 신호들의 차이를 증폭하여 상기 입력 데이터를 검출하는 전압 감지 회로를 구비한다.According to a preferred embodiment, the receiver compares each of the first reference signal and the second reference signal with the input data and outputs differential signals corresponding to the comparison result, and amplifies the difference between the differential signals. And a voltage sensing circuit for detecting the input data.

바람직한 실시예에 따르면, 상기 송신부, 신호선 및 수신부 중 적어도 어느 하나는 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생부를 포함하며, 상기 기준 신호 발생부는 상기 제1 기준 신호를 발생하는 전압 발생기와, 상기 제1 기준 신호의 신호 레벨을 강하시켜 상기 제2 기준 신호를 발생하는 저항을 구비한다.According to a preferred embodiment, at least one of the transmitter, the signal line, and the receiver includes a reference signal generator for generating the first reference signal and the second reference signal, and the reference signal generator generates the first reference signal. And a voltage generator and a resistor for dropping the signal level of the first reference signal to generate the second reference signal.

바람직한 실시예에 따르면, 상기 송신부, 신호선 및 수신부 중 적어도 어느 하나는 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생부를 포함하며, 상기 기준 신호 발생부는 종단 전압에 연결된 제1 저항과, 상기 제2 저항에 직렬 연결되고, 접지 전압에 연결되는 제2 저항을 구비하며, 상기 종단 전압이 상기 제1 기준 신호이며, 상기 제1 저항에 의해 상기 제1 기준 신호의 신호 레벨이 강하되는 신호가 상기 제2 기준 신호이다.According to a preferred embodiment, at least one of the transmitter, the signal line, and the receiver includes a reference signal generator for generating the first reference signal and the second reference signal, and the reference signal generator includes a first resistor connected to a termination voltage. And a second resistor connected in series with the second resistor and connected to a ground voltage, wherein the termination voltage is the first reference signal, and the signal level of the first reference signal is dropped by the first resistor. The signal is the second reference signal.

바람직한 실시예에 따르면, 상기 송신부, 신호선 및 수신부 중 적어도 어느 하나는 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생부를 포함하며, 상기 기준 신호 발생부는 전원 전압에 연결된 제1 저항과, 상기 제2 저항에 직렬 연결되고, 접지 전압에 연결되는 제2 저항을 구비하며, 상기 전원 전압이 상기 제1 기준 신호이며, 상기 제1 저항에 의해 상기 제1 기준 신호의 신호 레벨이 강하되는 신호가 상기 제2 기준 신호이다.According to a preferred embodiment, at least one of the transmitter, the signal line, and the receiver includes a reference signal generator for generating the first reference signal and the second reference signal, and the reference signal generator includes a first resistor connected to a power supply voltage. And a second resistor connected in series with the second resistor and connected to a ground voltage, wherein the power supply voltage is the first reference signal, and the signal level of the first reference signal is dropped by the first resistor. The signal is the second reference signal.

이러한 본 발명의 신호 송수신 시스템은 수신된 신호들의 레벨 차이가 작은 경우, 공정, 전압 또는 온도가 변하는 경우 및 수신된 데이터에 잡음이 있는 경우에도 수신된 데이터를 정확하게 검출할 수 있다. 그리고, 기준 신호의 전압 레벨이 직류 전압 레벨이므로, 소비 전력이 감소될 수 있다.The signal transceiving system of the present invention can accurately detect the received data even when the level difference between the received signals is small, when the process, voltage or temperature is changed, and when the received data is noisy. And, since the voltage level of the reference signal is a DC voltage level, power consumption can be reduced.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 3은 본 발명의 제1 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다. 도 3을 참조하면, 본 발명의 신호 송수신 시스템(300)은 송신부(310), 신호선들(331, 333, 335, 337, 339) 및 수신부(350)를 구비한다. 송신부(310), 기준 신호선들(337, 339) 및 수신부(350) 각각은 제1 기준 신호 발생부(311), 제2 기준 신호 발생부(341) 및 제3 기준 신호 발생부(351)를 포함한다. 제1 기준 신호 및 제2 기준 신호(VREF1, VREF2)의 전압 레벨은 직류 전압 레벨이다.3 is a diagram illustrating a signal transmission and reception system according to a first embodiment of the present invention. Referring to FIG. 3, the signal transmission / reception system 300 of the present invention includes a transmitter 310, signal lines 331, 333, 335, 337, and 339, and a receiver 350. Each of the transmitter 310, the reference signal lines 337 and 339, and the receiver 350 connects the first reference signal generator 311, the second reference signal generator 341, and the third reference signal generator 351. Include. The voltage levels of the first and second reference signals VREF1 and VREF2 are DC voltage levels.

도 3의 신호 송수신 시스템(300)은 3개의 기준 신호 발생부들을 포함하지만, 본 발명에 따르면 3개보다 적은 개수가 가능하며, 단지 1개도 가능하다. 예를 들어, 송신부(310)만이 기준 신호 발생부(311)를 구비할 수 있다.The signal transmission / reception system 300 of FIG. 3 includes three reference signal generators, but according to the present invention, fewer than three may be possible and only one may be possible. For example, only the transmitter 310 may include the reference signal generator 311.

제1 기준 신호 발생부(311)는 제1 전압 발생기(313), 제1 저항(R1), 제2 저항(R2) 및 제3 저항(R3)을 구비한다. 직렬 연결된 저항들(R1, R2, R3)의 일단은 제1 전압 발생기(313)에 연결되고, 저항들(R1, R2, R3)의 타단은 접지 전압(VSS)에 연결된다.The first reference signal generator 311 includes a first voltage generator 313, a first resistor R1, a second resistor R2, and a third resistor R3. One end of the series connected resistors R1, R2, and R3 is connected to the first voltage generator 313, and the other end of the resistors R1, R2, and R3 is connected to the ground voltage VSS.

제1 저항(R1)은 제1 전압 발생기(313)의 출력 신호 레벨을 강하시켜 제1 기준 신호(VREF1)를 발생시킨다. 제2 저항(R2)은 제1 기준 신호(VREF1) 레벨을 강하시켜 제2 기준 신호(VREF2)를 발생시킨다. 도 3에는 제1 저항 및 제2 저항(R1, R2) 각각이 제1 기준 신호(VREF1) 및 제2 기준 신호(VREF2)를 발생하는 것으로 도시되지만, 제1 전압 발생기(313)가 제1 저항(R1) 대신 제1 기준 신호(VREF1)를 발생할 수도 있다. 즉, 기준 신호 발생부(311)의 구성 요소 중 제1 저항(R1)이 삭제될 수도 있다. 그러면, 제2 저항(R2)이 제2 기준 신호(VREF2)를 발생시킨다.The first resistor R1 drops the output signal level of the first voltage generator 313 to generate the first reference signal VREF1. The second resistor R2 drops the level of the first reference signal VREF1 to generate the second reference signal VREF2. In FIG. 3, each of the first and second resistors R1 and R2 generates the first reference signal VREF1 and the second reference signal VREF2, but the first voltage generator 313 is configured to generate the first resistor. Instead of R1, the first reference signal VREF1 may be generated. That is, the first resistor R1 of the components of the reference signal generator 311 may be deleted. Then, the second resistor R2 generates the second reference signal VREF2.

제2 기준 신호 발생부 및 제3 기준 신호 발생부(341, 351)의 구성 및 동작은 제1 기준 신호 발생부(311)의 구성 및 동작과 동일하므로, 이것에 대한 상세한 설명은 생략된다. 즉, 제2 전압 발생기 및 제3 전압 발생기(343, 352) 각각의 출력 신호는 제1 전압 발생기(313)의 출력 신호와 동일하다.Since the configuration and operation of the second reference signal generator and the third reference signal generators 341 and 351 are the same as those of the first reference signal generator 311, a detailed description thereof will be omitted. That is, the output signal of each of the second voltage generator and the third voltage generators 343 and 352 is the same as the output signal of the first voltage generator 313.

본 발명의 신호 송수신 시스템(300)의 송신부(310)는 신호선들(331, 333, 335, 337, 339)을 통하여 기준 신호들(VREF1, VREF2) 및 N 개의 데이터(DATA1 ~ DATA N)를 수신부(350)로 전송한다. 수신부(350)는 기준 신호들(VREF1, VREF2)과 N 개의 데이터(DATA 1 ~ DATA N) 각각을 비교하여 수신된 데이터를 검출한다.The transmitter 310 of the signal transmission / reception system 300 of the present invention receives the reference signals VREF1 and VREF2 and N data DATA1 to DATAN through the signal lines 331, 333, 335, 337, and 339. Send to 350. The receiver 350 detects the received data by comparing the reference signals VREF1 and VREF2 with each of the N pieces of data DATA 1 to DATAN.

도 4는 도 3의 신호 레벨을 나타내는 타이밍 다이어그램이다. 도 4를 참조하면, 제1 기준 신호 및 제2 기준 신호(VREF1, VREF2) 각각과, 데이터(DATA i)를 비교하여 상기 비교된 결과 중 상대적으로 큰 신호가 검출되고, 상기 검출된 신호가 데이터(DATA i)로서 복구된다.4 is a timing diagram illustrating the signal level of FIG. 3. Referring to FIG. 4, a relatively larger signal is detected from the comparison result by comparing each of the first reference signal and the second reference signal VREF1 and VREF2 with data DATA i, and the detected signal is data. Is restored as (DATA i).

도 5는 도 3의 수신부를 구체적으로 나타내는 도면이다. 도 5에는 데이터(DATA1)에 대해서만 도시되지만, 나머지 데이터의 경우도 도 5에 도시된 실시예가 동일하게 적용될 수 있다. 도 5를 참조하면, 수신부(350)는 제1 증폭 회로(353), 제2 증폭 회로(355) 및 전압 감지 회로(357)를 구비한다.5 is a view illustrating in detail the receiver of FIG. 3. Although only data DATA1 is illustrated in FIG. 5, the embodiment illustrated in FIG. 5 may be equally applied to the remaining data. Referring to FIG. 5, the receiver 350 includes a first amplifier circuit 353, a second amplifier circuit 355, and a voltage sensing circuit 357.

제1 증폭 회로(353)는 기준 신호선(337)을 통하여 인가되는 제1 기준 신호(VREF1)와 신호선(331)을 통하여 전송되는 데이터(DATA1)를 비교하고, 그 비교 결과에 따른 제1 차동 신호(V1P) 및 제2 차동 신호(V1N)를 전압 감지 회로(357)로 출력한다. 제1 차동 신호(V1P) 및 제2 차동 신호(V1N)는 서로 상보적인 신호들(complementary signal) 또는 차동 신호들(differential signals)인 것이 바람직하다.The first amplifier circuit 353 compares the first reference signal VREF1 applied through the reference signal line 337 with the data DATA1 transmitted through the signal line 331, and according to the comparison result, the first differential signal. V1P and the second differential signal V1N are output to the voltage sensing circuit 357. Preferably, the first differential signal V1P and the second differential signal V1N are complementary signals or differential signals.

예컨대, 제1 기준 신호(VREF1)의 신호 레벨이 데이터(DATA 1)의 신호 레벨 보다 상대적으로 높은 경우, 제1 증폭 회로(353)는 제2 차동 신호(V1N)와 제2 차동 신호(V1N) 보다 상대적으로 낮은 신호 레벨을 가지는 제1 차동 신호(V1P)를 각각 전압 감지 회로(357)로 출력한다.For example, when the signal level of the first reference signal VREF1 is relatively higher than the signal level of the data DATA 1, the first amplifier circuit 353 may include the second differential signal V1N and the second differential signal V1N. Each of the first differential signals V1P having a relatively lower signal level is output to the voltage sensing circuit 357.

만일, 제1 기준 신호(VREF1)의 레벨이 데이터(DATA1)의 신호 레벨 보다 상대적으로 낮은 경우, 제1 증폭 회로(353)는 제2 차동 신호(V1N)와 제2 차동 신호(V1N) 보다 상대적으로 높은 신호 레벨을 가지는 제1 차동 신호(V1P)를 각각 전압 감지 회로(357)로 출력한다.If the level of the first reference signal VREF1 is relatively lower than the signal level of the data DATA1, the first amplifying circuit 353 may be relative to the second differential signal V1N and the second differential signal V1N. The first differential signal V1P having a high signal level is output to the voltage sensing circuit 357, respectively.

그리고, 제1 기준 신호(VREF1)의 레벨과 데이터(DATA1)의 신호 레벨이 동일한 경우, 제1 증폭 회로(353)는 동일한 신호 레벨의 제1 차동 신호(V1P)와 제2 차동 신호(V1N)를 출력한다.When the level of the first reference signal VREF1 and the signal level of the data DATA1 are the same, the first amplifier circuit 353 may have the first differential signal V1P and the second differential signal V1N having the same signal level. Outputs

제2 증폭 회로(355)는 기준 신호선(339)을 통하여 인가되는 제2 기준 신호(VREF2)와 신호선(331)을 통하여 전송되는 데이터(DATA1)를 비교하여 그 비교 결과에 따른 제3 차동 신호(V2P) 및 제4 차동 신호(V2N)를 각각 전압 감지 회로(357)로 출력한다. 제3 차동 신호 및 제4 차동 신호(V2P, V2N)는 서로 상보적인 신호들 또는 차동 신호들(differential signals)인 것이 바람직하다.The second amplifying circuit 355 compares the second reference signal VREF2 applied through the reference signal line 339 with the data DATA1 transmitted through the signal line 331, and compares the third differential signal (3) according to the comparison result. V2P) and the fourth differential signal V2N are respectively output to the voltage sensing circuit 357. Preferably, the third differential signal and the fourth differential signal V2P and V2N are signals complementary to each other or differential signals.

예컨대, 제2 기준 신호(VREF2)의 레벨이 데이터(DATA1)의 신호 레벨 보다 상대적으로 높은 경우, 제2 증폭 회로(355)는 제4 차동 신호(V2N)와 제4 차동 신호(V2N) 보다 상대적으로 낮은 신호 레벨을 갖는 제3 차동 신호(V2P)를 각각 전압 감지 회로(357)로 출력한다.For example, when the level of the second reference signal VREF2 is relatively higher than the signal level of the data DATA1, the second amplifying circuit 355 may be relative to the fourth differential signal V2N and the fourth differential signal V2N. The third differential signal V2P having a low signal level is output to the voltage sensing circuit 357, respectively.

만일, 제2 기준 신호(VREF2)의 레벨이 데이터(DATA1)의 신호 레벨 보다 상대적으로 낮은 경우, 제2 증폭 회로(355)는 제4 차동 신호(V2N)와 제4 차동 신호(V2N) 보다 상대적으로 높은 신호 레벨을 가지는 제3 차동 신호(V2P)를 전압 감지 회로(357)로 출력한다.If the level of the second reference signal VREF2 is relatively lower than the signal level of the data DATA1, the second amplifying circuit 355 may be more relative than the fourth differential signal V2N and the fourth differential signal V2N. As a result, the third differential signal V2P having a high signal level is output to the voltage sensing circuit 357.

그리고, 제2 기준 신호(VREF2)의 신호 레벨과 데이터(DATA1)의 신호 레벨이 동일한 경우, 제2 증폭 회로(355)는 동일한 신호 레벨의 제3 차동 신호(V2P)와 제4 차동 신호(V2N)를 출력한다.When the signal level of the second reference signal VREF2 and the signal level of the data DATA1 are the same, the second amplifier circuit 355 may use the third differential signal V2P and the fourth differential signal V2N having the same signal level. )

데이터(DATA1)와 제2 기준 신호(VREF2) 상호간의 신호 레벨 차이가 데이터(DATA1)와 제1 기준 신호(VREF1) 상호간의 신호 레벨 차이 보다 크면, 제2 증폭 회로(355)의 동작이 제1 증폭 회로(353)의 동작 보다 지배적(dominant)이다. 따라서, 제2 증폭 회로(355)는 제2 기준 신호(VREF2)와 데이터(DATA1)의 차이를 검출하여 제3 차동 신호 및 제4 차동 신호(V2P, V2N)를 출력하고, 전압 감지 회로(357)는 제3 차동 신호 및 제4 차동 신호(V2P, V2N)에 응답하여 출력 신호(Q) 및 출력 신호(Q)의 반전 신호(QB)를 출력한다.When the signal level difference between the data DATA1 and the second reference signal VREF2 is greater than the signal level difference between the data DATA1 and the first reference signal VREF1, the operation of the second amplifying circuit 355 may be performed. It is more dominant than the operation of the amplifier circuit 353. Accordingly, the second amplifier circuit 355 detects the difference between the second reference signal VREF2 and the data DATA1 to output the third differential signal and the fourth differential signal V2P and V2N, and the voltage sensing circuit 357. ) Outputs an output signal Q and an inverted signal QB of the output signal Q in response to the third and fourth differential signals V2P and V2N.

데이터(DATA1)와 제1 기준 신호(VREF1) 상호간의 신호 레벨 차이가 데이터(DATA1)와 제2 기준 신호(VREF1) 상호간의 신호 레벨 차이 보다 크면, 제1 증폭 회로(353)의 동작이 제2 증폭 회로(355)의 동작 보다 지배적(dominant)이다. 따라서, 제1 증폭 회로(353)는 제1 기준 신호(VREF1)와 데이터(DATA1)의 차이를 검출하여 제1 차동 신호 및 제2 차동 신호(V1P, V1N)를 출력하고, 전압 감지 회로(357)는 제1 차동 신호 및 제2 차동 신호(V1P, V1N)에 응답하여 출력 신호(Q)및 출력 신호(Q)의 반전 신호(QB)를 출력한다.When the signal level difference between the data DATA1 and the first reference signal VREF1 is greater than the signal level difference between the data DATA1 and the second reference signal VREF1, the operation of the first amplifying circuit 353 is performed in a second manner. The operation of the amplifier circuit 355 is more dominant. Accordingly, the first amplifier 353 detects the difference between the first reference signal VREF1 and the data DATA1 to output the first differential signal and the second differential signals V1P and V1N, and the voltage sensing circuit 357. ) Outputs an output signal Q and an inverted signal QB of the output signal Q in response to the first differential signal and the second differential signals V1P and V1N.

제1 기준 신호(VREF1)와 제2 기준 신호(VREF2)는 서로 상보적인 신호들 또는 차동 신호들인 것이 바람직하고, 데이터(DATA1)는 싱글 엔디드 신호(single-ended signal)인 것이 바람직하다.Preferably, the first reference signal VREF1 and the second reference signal VREF2 are complementary signals or differential signals, and the data DATA1 is a single-ended signal.

전압 감지 회로(357)는 제1 증폭 회로 및 제2 증폭 회로(353, 355)의 출력 신호들(V1P, V1N, V2P, V2N)을 감지하고 증폭하여 출력 신호(Q)와 반전 출력 신호(QB)를 출력한다.The voltage sensing circuit 357 senses and amplifies the output signals V1P, V1N, V2P, and V2N of the first amplifier circuit and the second amplifier circuits 353 and 355 to output the output signal Q and the inverted output signal QB. )

도 6은 도 5의 제1 및 제2 증폭 회로의 회로도를 나타낸다. 도 6을 참조하면, 제1 증폭 회로 및 제2 증폭 회로(353, 355)는 2 개의 부하 트랜지스터들(MP1, MP2), 2 개의 게이팅 트랜지스터들(MN1, MN2) 및 전류원(MN3)을 구비한다.FIG. 6 shows a circuit diagram of the first and second amplifier circuits of FIG. 5. Referring to FIG. 6, the first amplifier circuit and the second amplifier circuits 353 and 355 include two load transistors MP1 and MP2, two gating transistors MN1 and MN2, and a current source MN3. .

도 7은 본 발명의 제2 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다. 도 7을 참조하면, 본 발명의 신호 송수신 시스템(700)은 송신부(710), 신호선들(721, 723, 725, 727, 729, 731) 및 수신부(750)를 구비한다. 송신부(710), 기준 신호선들(729, 731) 및 수신부(750) 각각은 제1 기준 신호 발생부(711), 제2 기준 신호 발생부(733) 및 제3 기준 신호 발생부(751)를 포함한다. 도 7의 신호 송수신 시스템(700)은 3개의 기준 신호 발생부들(711, 733, 751)을 포함하지만, 본 발명에 따르면 3개보다 적은 개수가 가능하며, 단지 1개도 가능하다. 예를 들어, 송신부(710)만이 기준 신호 발생부(711)를 구비할 수 있다.7 is a diagram illustrating a signal transmission and reception system according to a second embodiment of the present invention. Referring to FIG. 7, the signal transmission / reception system 700 of the present invention includes a transmitter 710, signal lines 721, 723, 725, 727, 729, 731, and a receiver 750. Each of the transmitter 710, the reference signal lines 729 and 731, and the receiver 750 connects the first reference signal generator 711, the second reference signal generator 733, and the third reference signal generator 751. Include. The signal transmission / reception system 700 of FIG. 7 includes three reference signal generators 711, 733, 751, but according to the present invention, fewer than three are possible, and only one is possible. For example, only the transmitter 710 may include the reference signal generator 711.

제1 기준 신호 발생부(711)는 제1 저항(R1), 제2 저항(R2) 및 제3 저항(R3)을 구비한다. 직렬 연결된 저항들(R1, R2, R3)의 일단은 종단 전압(VT)에 연결되고, 저항들(R1, R2, R3)의 타단은 접지 전압(VSS)에 연결된다. 종단 전압(VT)은 신호선들을 통하여 전송되는 신호들의 임피던스 부정합으로 인한 반사파를 감소시키기 위하여 신호선에 저항을 통해 인가되는 전압이다.The first reference signal generator 711 includes a first resistor R1, a second resistor R2, and a third resistor R3. One end of the series connected resistors R1, R2, and R3 is connected to the termination voltage VT, and the other end of the resistors R1, R2, and R3 is connected to the ground voltage VSS. The termination voltage VT is a voltage applied through the resistor to the signal line in order to reduce reflected waves due to impedance mismatch of signals transmitted through the signal lines.

제1 저항(R1)은 종단 전압(VT)의 전압 레벨을 강하시켜 제1 기준 신호(VREF1)를 발생시킨다. 제2 저항(R2)은 제1 기준 신호(VREF1)의 신호 레벨을 강하시켜 제2 기준 신호(VREF2)를 발생시킨다. 도 7에는 제1 저항 및 제2 저항(R1, R2) 각각이 제1 기준 신호(VREF1) 및 제2 기준 신호(VREF2)를 발생하는 것으로 도시되지만, 종단 전압(VT)이 제1 기준 신호(VREF1)로 될 수도 있다. 즉, 기준 신호 발생부(711)의 구성 요소 중 제1 저항(R1)이 삭제될 수도 있다. 그러면, 제2 저항(R2)이 제2 기준 신호(VREF2)를 발생시킨다.The first resistor R1 drops the voltage level of the termination voltage VT to generate the first reference signal VREF1. The second resistor R2 drops the signal level of the first reference signal VREF1 to generate the second reference signal VREF2. In FIG. 7, each of the first and second resistors R1 and R2 generates the first reference signal VREF1 and the second reference signal VREF2, but the termination voltage VT is represented by the first reference signal ( VREF1). That is, the first resistor R1 of the components of the reference signal generator 711 may be deleted. Then, the second resistor R2 generates the second reference signal VREF2.

제2 기준 신호 발생부 및 제3 기준 신호 발생부(733, 751)의 구성 및 동작은 제1 기준 신호 발생부(711)의 구성 및 동작과 동일하므로, 이것에 대한 설명은 생략된다.Since the configurations and operations of the second reference signal generator and the third reference signal generators 733 and 751 are the same as those of the first reference signal generator 711, the description thereof is omitted.

본 발명의 신호 송수신 시스템(700)의 송신부(710)는 신호선들(721, 723, 725, 727, 729, 731)을 통하여 기준 신호들(VREF1, VREF2) 및 N 개의 데이터(DATA1 ~ DATA N)를 수신부(750)로 전송한다.The transmitter 710 of the signal transmission / reception system 700 of the present invention uses the signal lines 721, 723, 725, 727, 729, and 731 to the reference signals VREF1 and VREF2 and N data DATA1 to DATAN. To transmit to the receiving unit 750.

수신부(750)는 기준 신호들(VREF1, VREF2)과 N 개의 데이터(DATA 1 ~ DATA N) 각각을 비교하여 수신된 데이터를 검출한다. 수신부(750)의 구성은 도 5에 도시된 실시예와 동일하므로, 그것에 대한 설명은 생략된다. 기준 신호들(VREF1, VREF2) 각각의 전압 레벨은 직류 전압 레벨이다.The receiver 750 compares the reference signals VREF1 and VREF2 with each of the N pieces of data DATA 1 to DATAN and detects the received data. Since the configuration of the receiver 750 is the same as the embodiment shown in FIG. 5, the description thereof is omitted. The voltage level of each of the reference signals VREF1 and VREF2 is a DC voltage level.

도 8은 본 발명의 제3 실시예에 따른 신호 송수신 시스템을 나타내는 도면이다. 도 8을 참조하면, 본 발명의 신호 송수신 시스템(800)은 송신부(810), 신호선들(821, 823, 825, 827, 829, 831) 및 수신부(850)를 구비한다. 송신부(810), 기준 신호선들(827, 829, 831) 및 수신부(850) 각각은 제1 기준 신호 발생부(811), 제2 기준 신호 발생부(833) 및 제3 기준 신호 발생부(851)를 포함한다. 도 8의 신호 송수신 시스템(800)은 3개의 기준 신호 발생부들을 포함하지만, 본 발명에 따르면 3개보다 적은 개수가 가능하며, 단지 1개도 가능하다. 예를 들어, 송신부(810)만이 기준 신호 발생부(811)를 구비할 수 있다.8 is a diagram illustrating a signal transmission and reception system according to a third embodiment of the present invention. Referring to FIG. 8, the signal transmission / reception system 800 of the present invention includes a transmitter 810, signal lines 821, 823, 825, 827, 829, 831, and a receiver 850. Each of the transmitter 810, the reference signal lines 827, 829, 831, and the receiver 850 includes a first reference signal generator 811, a second reference signal generator 833, and a third reference signal generator 851. ). The signal transmission / reception system 800 of FIG. 8 includes three reference signal generators, but according to the present invention, fewer than three may be possible, and only one may be possible. For example, only the transmitter 810 may include the reference signal generator 811.

제1 기준 신호 발생부(811)는 제1 저항(R1), 제2 저항(R2) 및 제3 저항(R3)을 구비한다. 직렬 연결된 저항들(R1, R2, R3)의 일단은 전원 전압(VDD)에 연결되고, 저항들(R1, R2, R3)의 타단은 접지 전압(VSS)에 연결된다.The first reference signal generator 811 includes a first resistor R1, a second resistor R2, and a third resistor R3. One end of the series connected resistors R1, R2, and R3 is connected to the power supply voltage VDD, and the other end of the resistors R1, R2, and R3 is connected to the ground voltage VSS.

제1 저항(R1)은 전원 전압(VDD)의 전압 레벨을 강하시켜 제1 기준 신호(VREF1)를 발생시킨다. 제2 저항(R2)은 제1 기준 신호(VREF1)의 신호 레벨을 강하시켜 제2 기준 신호(VREF2)를 발생시킨다. 도 8에는 제1 저항 및 제2 저항(R1, R2) 각각이 제1 기준 신호(VREF1) 및 제2 기준 신호(VREF2)를 발생하는 것으로 도시되지만, 전원 전압(VDD)이 제1 기준 신호(VREF1)로 될 수도 있다. 즉, 기준 신호 발생부(711)의 구성 요소 중 제1 저항(R1)이 삭제될 수도 있다. 그러면, 제2 저항(R2)이 제2 기준 신호(VREF2)를 발생시킨다.The first resistor R1 drops the voltage level of the power supply voltage VDD to generate the first reference signal VREF1. The second resistor R2 drops the signal level of the first reference signal VREF1 to generate the second reference signal VREF2. In FIG. 8, each of the first and second resistors R1 and R2 generates the first reference signal VREF1 and the second reference signal VREF2, but the power supply voltage VDD is the first reference signal ( VREF1). That is, the first resistor R1 of the components of the reference signal generator 711 may be deleted. Then, the second resistor R2 generates the second reference signal VREF2.

제2 기준 신호 발생부 및 제3 기준 신호 발생부(833, 851)의 구성 및 동작은 제1 기준 신호 발생부(811)의 구성 및 동작과 동일하므로, 이것에 대한 상세한 설명은 생략된다.Since the configurations and operations of the second reference signal generator and the third reference signal generators 833 and 851 are the same as those of the first reference signal generator 811, detailed description thereof will be omitted.

본 발명의 신호 송수신 시스템(800)의 송신부(810)는 신호선들(821, 823, 825, 827, 829, 831)을 통하여 기준 신호들(VREF1, VREF2) 및 N 개의 데이터(DATA1 ~ DATA N)를 수신부(850)로 전송한다.The transmitter 810 of the signal transmission / reception system 800 of the present invention uses the signal lines 821, 823, 825, 827, 829, and 831 to receive the reference signals VREF1 and VREF2 and N data DATA1 to DATAN. To transmit to the receiving unit 850.

수신부(850)는 기준 신호들(VREF1, VREF2)과 N 개의 데이터(DATA 1 ~ DATA N) 각각을 비교하여 수신된 데이터를 검출한다. 수신부(850)의 구성은 도 5에 도시된 실시예와 동일하므로, 그것에 대한 설명은 생략된다. 그리고, 기준 신호들(VREF1, VREF2) 각각의 전압 레벨은 직류 전압 레벨이다.The receiver 850 compares the reference signals VREF1 and VREF2 with each of the N pieces of data DATA 1 to DATAN and detects the received data. Since the configuration of the receiver 850 is the same as the embodiment shown in FIG. 5, the description thereof is omitted. The voltage level of each of the reference signals VREF1 and VREF2 is a DC voltage level.

본 발명에 따른 신호 송수신 시스템은 하나의 데이터 라인을 이용하여 차동 신호 방식으로 데이터를 검출하는 효과를 얻을 수 있으므로, 데이터를 안정적으로 그리고 고속으로 검출할 수 있다.Since the signal transmission / reception system according to the present invention can obtain the effect of detecting data in a differential signal method using one data line, the data can be detected stably and at high speed.

예컨대 16개의 데이터를 동시에 고속으로 수신하는 경우, 차동 신호 방식의 신호 송수신 시스템은 32개의 신호선들이 필요했으나, 본 발명에 따른 신호 송수신 시스템은 두 개의 기준 신호선과 16개의 데이터 라인들을 이용하여 차동 신호 방식의 신호 송수신 시스템과 같은 효과를 얻을 수 있는 장점이 있다.For example, in case of receiving 16 data at the same time at high speed, the signal transmission / reception system of the differential signaling method requires 32 signal lines, but the signal transmission / reception system according to the present invention uses two reference signal lines and 16 data lines. There is an advantage that can obtain the same effect as the signal transmission and reception system of.

또한, 본 발명의 신호 송수신 시스템의 소비 전력은 감소하며, 신호 송수신 시스템의 전체적인 레이아웃 면적이 감소한다.In addition, the power consumption of the signal transmission and reception system of the present invention is reduced, the overall layout area of the signal transmission and reception system is reduced.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 따른 신호 송수신 시스템은 수신된 신호들의 레벨 차이가 작은 경우, 공정, 전압 또는 온도가 변하는 경우 및 수신된 데이터에 잡음이 있는 경우에도 수신된 데이터를 정확하게 검출할 수 있다. 그리고, 기준 신호의 전압 레벨이 직류 전압 레벨이므로, 소비 전력이 감소될 수 있다.As described above, the signal transmission and reception system according to the present invention can accurately detect the received data even when the level difference between the received signals is small, when the process, voltage or temperature is changed, and when the received data is noisy. And, since the voltage level of the reference signal is a DC voltage level, power consumption can be reduced.

Claims (8)

신호선을 통하여 입력 데이터를 송신하는 송신부; 및A transmitter for transmitting input data through a signal line; And 상기 신호선을 통하여 상기 입력 데이터를 수신하는 수신부를 구비하며,A receiver which receives the input data through the signal line, 상기 수신부는 제1 기준 신호 및 제2 기준 신호 각각과, 상기 입력 데이터를 비교하며, 상기 비교 결과를 증폭하여 상기 입력 데이터를 검출하고, 상기 제1 기준 신호 및 제2 기준 신호의 전압 레벨은 직류 전압 레벨인 것을 특징으로 하는 신호 송수신 시스템.The receiving unit compares each of the first reference signal and the second reference signal with the input data, amplifies the comparison result to detect the input data, and a voltage level of the first reference signal and the second reference signal is DC. Signal transmission and reception system, characterized in that the voltage level. 제1항에 있어서, 상기 수신부는The method of claim 1, wherein the receiving unit 상기 제1 기준 신호 및 제2 기준 신호 각각과, 상기 입력 데이터를 비교하여 그 비교 결과에 상응하는 차동 신호들을 출력하는 증폭 회로; 및An amplifier circuit comparing each of the first reference signal and the second reference signal with the input data and outputting differential signals corresponding to the comparison result; And 상기 차동 신호들의 차이를 증폭하여 상기 입력 데이터를 검출하는 전압 감지 회로를 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a voltage sensing circuit configured to detect the input data by amplifying the difference between the differential signals. 제2항에 있어서,The method of claim 2, 상기 송신부, 신호선 및 수신부 중 적어도 어느 하나는 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생부를 포함하며,At least one of the transmitter, the signal line, and the receiver includes a reference signal generator for generating the first reference signal and the second reference signal, 상기 기준 신호 발생부는The reference signal generator is 상기 제1 기준 신호를 발생하는 전압 발생기; 및A voltage generator generating the first reference signal; And 상기 제1 기준 신호의 레벨을 강하시켜 상기 제2 기준 신호를 발생하는 저항을 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a resistor for lowering the level of the first reference signal to generate the second reference signal. 제2항에 있어서,The method of claim 2, 상기 송신부, 신호선 및 수신부 중 적어도 어느 하나는 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생부를 포함하며,At least one of the transmitter, the signal line, and the receiver includes a reference signal generator for generating the first reference signal and the second reference signal, 상기 기준 신호 발생부는The reference signal generator is 전압 발생기;Voltage generator; 상기 전압 발생기의 출력 신호 레벨을 강하시켜 상기 제1 기준 신호를 발생하는 제1 저항; 및A first resistor generating the first reference signal by lowering an output signal level of the voltage generator; And 상기 제1 기준 신호의 신호 레벨을 강하시켜 상기 제2 기준 신호를 발생하는 제2 저항을 구비하는 것을 특징으로 하는 신호 송수신 시스템.And a second resistor for lowering the signal level of the first reference signal to generate the second reference signal. 제2항에 있어서,The method of claim 2, 상기 송신부, 신호선 및 수신부 중 적어도 어느 하나는 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생부를 포함하며,At least one of the transmitter, the signal line, and the receiver includes a reference signal generator for generating the first reference signal and the second reference signal, 상기 기준 신호 발생부는The reference signal generator is 종단 전압에 연결된 제1 저항; 및A first resistor coupled to the termination voltage; And 상기 제2 저항에 직렬 연결되고, 접지 전압에 연결되는 제2 저항을 구비하며,A second resistor connected in series with the second resistor and connected to a ground voltage; 상기 종단 전압이 상기 제1 기준 신호이며, 상기 제1 저항에 의해 상기 제1 기준 신호의 신호 레벨이 강하되는 신호가 상기 제2 기준 신호인 것을 특징으로 하는 신호 송수신 시스템.And the terminal voltage is the first reference signal, and the signal of which the signal level of the first reference signal is lowered by the first resistor is the second reference signal. 제2항에 있어서,The method of claim 2, 상기 송신부, 신호선 및 수신부 중 적어도 어느 하나는 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생부를 포함하며,At least one of the transmitter, the signal line, and the receiver includes a reference signal generator for generating the first reference signal and the second reference signal, 상기 기준 신호 발생부는The reference signal generator is 종단 전압에 연결된 제1 저항;A first resistor coupled to the termination voltage; 상기 제2 저항에 직렬 연결되는 제2 저항; 및A second resistor connected in series with the second resistor; And 상기 제2 저항에 직렬 연결되며, 접지 전압에 연결되는 제3 저항을 구비하며,A third resistor connected in series with the second resistor and connected to a ground voltage; 상기 제1 저항에 의해 상기 종단 전압의 전압 레벨이 강하되는 신호가 제1 기준 신호이며, 상기 제2 저항에 의해 상기 제1 기준 신호의 신호 레벨이 강하되는신호가 상기 제2 기준 신호인 것을 특징으로 하는 신호 송수신 시스템.The signal in which the voltage level of the termination voltage drops by the first resistor is a first reference signal, and the signal in which the signal level of the first reference signal is dropped by the second resistor is the second reference signal. A signal transmission and reception system. 제2항에 있어서,The method of claim 2, 상기 송신부, 신호선 및 수신부 중 적어도 어느 하나는 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생부를 포함하며,At least one of the transmitter, the signal line, and the receiver includes a reference signal generator for generating the first reference signal and the second reference signal, 상기 기준 신호 발생부는The reference signal generator is 전원 전압에 연결된 제1 저항; 및A first resistor coupled to the power supply voltage; And 상기 제2 저항에 직렬 연결되고, 접지 전압에 연결되는 제2 저항을 구비하며,A second resistor connected in series with the second resistor and connected to a ground voltage; 상기 전원 전압이 상기 제1 기준 신호이며, 상기 제1 저항에 의해 상기 제1 기준 신호의 신호 레벨이 강하되는 신호가 상기 제2 기준 신호인 것을 특징으로 하는 신호 송수신 시스템.And the power supply voltage is the first reference signal, and the signal of which the signal level of the first reference signal is lowered by the first resistor is the second reference signal. 제2항에 있어서,The method of claim 2, 상기 송신부, 신호선 및 수신부 중 적어도 어느 하나는 상기 제1 기준 신호 및 제2 기준 신호를 발생하는 기준 신호 발생부를 포함하며,At least one of the transmitter, the signal line, and the receiver includes a reference signal generator for generating the first reference signal and the second reference signal, 상기 기준 신호 발생부는The reference signal generator is 전원 전압에 연결된 제1 저항;A first resistor coupled to the power supply voltage; 상기 제2 저항에 직렬 연결되는 제2 저항; 및A second resistor connected in series with the second resistor; And 상기 제2 저항에 직렬 연결되며, 접지 전압에 연결되는 제3 저항을 구비하며,A third resistor connected in series with the second resistor and connected to a ground voltage; 상기 제1 저항에 의해 상기 전원 전압의 전압 레벨이 강하되는 신호가 제1 기준 신호이며, 상기 제2 저항에 의해 상기 제1 기준 신호의 신호 레벨이 강하되는 신호가 상기 제2 기준 신호인 것을 특징으로 하는 신호 송수신 시스템.The signal in which the voltage level of the power supply voltage is lowered by the first resistor is a first reference signal, and the signal in which the signal level of the first reference signal is lowered by the second resistor is the second reference signal. A signal transmission and reception system.
KR1020010067499A 2001-10-31 2001-10-31 System using two DC reference signals for accomplishing differential signal mode KR20030035417A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010067499A KR20030035417A (en) 2001-10-31 2001-10-31 System using two DC reference signals for accomplishing differential signal mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010067499A KR20030035417A (en) 2001-10-31 2001-10-31 System using two DC reference signals for accomplishing differential signal mode

Publications (1)

Publication Number Publication Date
KR20030035417A true KR20030035417A (en) 2003-05-09

Family

ID=29567250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010067499A KR20030035417A (en) 2001-10-31 2001-10-31 System using two DC reference signals for accomplishing differential signal mode

Country Status (1)

Country Link
KR (1) KR20030035417A (en)

Similar Documents

Publication Publication Date Title
US7321259B1 (en) Programmable logic enabled dynamic offset cancellation
JP4924715B2 (en) Data transmission system and method, and electronic device equipped with the data transmission system
US6272185B1 (en) Method and apparatus for performing data pulse detection
US6046638A (en) Receive amplifier for reception of high-speed data signals
US4734919A (en) Circuit for serial data communication and power transmission
JP2008535328A (en) Current mode interface for off-chip high-speed communication
JPH10303992A (en) Discrimination level control circuit
JPH0738542A (en) Transmission and reception circuit
KR20070024213A (en) Dual reference input receiver of semiconductor device and method for receiving input data signal
US7650113B2 (en) Apparatus for receiving wide-band pulse signal in communication channel using human body
US7639745B2 (en) Serial data link with automatic power down
US7522671B2 (en) Apparatus and method for transmitting and receiving high-speed differential current data between circuit devices
EP1014582A1 (en) Digital signal transmitter and receiver using source based reference logic levels
US8324936B2 (en) Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same
US6417776B1 (en) Input buffer circuit having function for detecting cable connection
US6631159B1 (en) Transceiver with disconnect detector
JPWO2007049455A1 (en) Semiconductor memory card
KR20030035417A (en) System using two DC reference signals for accomplishing differential signal mode
EP1550149B1 (en) Constant delay zero standby differential logic receiver and method
US20080074153A1 (en) Line fault detection circuit
US7394872B2 (en) Data receiver and method for receiving data using folded differential voltage sampler
US7809340B2 (en) Apparatus for implementing enhanced hand shake protocol in microelectronic communication systems
KR20030037069A (en) System using two oscillating reference signals for accomplishing differential signal transmission mode
US6819146B2 (en) Data receiver and data receiving method using signal integration
KR20030010234A (en) Differential signal receiver circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application