KR20030026471A - A thin film transistor for a display device using poly silicon and a method for manufacturing the same - Google Patents
A thin film transistor for a display device using poly silicon and a method for manufacturing the same Download PDFInfo
- Publication number
- KR20030026471A KR20030026471A KR1020010059317A KR20010059317A KR20030026471A KR 20030026471 A KR20030026471 A KR 20030026471A KR 1020010059317 A KR1020010059317 A KR 1020010059317A KR 20010059317 A KR20010059317 A KR 20010059317A KR 20030026471 A KR20030026471 A KR 20030026471A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- semiconductor layer
- amorphous silicon
- film transistor
- display device
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000010409 thin film Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229920005591 polysilicon Polymers 0.000 title abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000011248 coating agent Substances 0.000 claims description 24
- 238000000576 coating method Methods 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 14
- 239000007790 solid phase Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 44
- 239000011247 coating layer Substances 0.000 abstract description 3
- 238000001816 cooling Methods 0.000 abstract 1
- 239000007788 liquid Substances 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000007787 solid Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
이 발명은 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to a thin film transistor for a display device using polycrystalline silicon and a method of manufacturing the same.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 기판 및 그 사이에 주입되어 있는 액정 물질을 포함하며, 두 기판은 가장자리에 둘레에 인쇄되어 있으며 액정 물질을 가두는 봉인재로 결합되어 있으며, 두 기판 사이에 산포되어 있는 간격재에 의해 지지되고 있다.In general, a liquid crystal display device includes two substrates on which electrodes are formed and a liquid crystal material injected therebetween, and the two substrates are printed around the edge and bonded with a sealing material to trap the liquid crystal material. It is supported by the space | interval distributed between.
이러한 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 신호를 제어하기 위해 박막 트랜지스터를 사용한다.The liquid crystal display device displays an image by applying an electric field to a liquid crystal material having an anisotropic dielectric constant injected between two substrates by using an electrode, and controlling the amount of light transmitted through the substrate by adjusting the intensity of the electric field. to be. In this case, a thin film transistor is used to control a signal transmitted to the electrode.
액정 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.The most common thin film transistor used in a liquid crystal display device uses amorphous silicon as a semiconductor layer.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ?? 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널의 상부에 직접 구동 회로를 형성하기는 부적합한 단점이 있다.Such amorphous silicon thin film transistors are approximately 0.5 占 ??. Since it has a mobility of about 1 cm 2 / Vsec, it can be used as a switching element of a liquid crystal display device, but it has a disadvantage that it is not suitable to form a direct drive circuit on the upper part of the liquid crystal panel due to its low mobility.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ?? 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소박막 트랜지스터 액정 표시 장치가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 액정 패널에 내장하는 칩 인 글래스(Chip In Glass)를 구현할 수 있다.Therefore, to overcome this problem, the current mobility is approximately 20 ??. A polycrystalline silicon thin film transistor liquid crystal display device using a polycrystalline silicon of about 150 cm 2 / Vsec as a semiconductor layer has been developed. Since a polysilicon thin film transistor has a relatively high current mobility, a chip incorporating a driving circuit into a liquid crystal panel is used. You can implement Glass (Chip In Glass).
다결정 규소의 박막을 형성하는 기술로는, 기판의 상부에 직접 다결정 규소를 고온에서 증착하는 방법, 비정질 규소를 적층하고 600℃ 정도의 고온으로 결정화하는 고상 결정화 방법, 비정질 규소를 적층하고 레이저 등을 이용하여 열처리하는 방법 등이 개발되었다. 그러나 이러한 방법들은 고온 공정이 요구되기 때문에 액정 패널용 유리 기판에 적용하기는 어려움이 있으며, 결정입계를 균일하게 조절할 수 없어 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키는 단점을 가지고 있다. 이로 인하여 다결정 규소 박막을 유기 발광 소자와 같이 전류 구동형 회로를 사용하는 경우에 화소마다 밝기가 달라 표시 장치의 표시 특성이 불균일해지는 문제점이 나타난다.As a technique for forming a thin film of polycrystalline silicon, a method of depositing polycrystalline silicon directly at a high temperature directly on top of a substrate, a solid phase crystallization method of laminating amorphous silicon and crystallizing it at a high temperature of about 600 ° C, laminating amorphous silicon, and laser The method of heat treatment using the said, etc. were developed. However, these methods are difficult to apply to the glass substrate for the liquid crystal panel because a high temperature process is required, and has a disadvantage in that uniformity of the electrical characteristics between the thin film transistors may be reduced because the grain boundaries cannot be uniformly controlled. As a result, when the polycrystalline silicon thin film uses a current driving circuit such as an organic light emitting diode, brightness of each pixel is different, resulting in uneven display characteristics of the display device.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이를 위해서, 레이저빔은 슬릿 패턴을 가지는 마스크를 이용하여 국부적으로 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 공정을 반복적으로 마스크의 슬릿을 그레인의 성장 방향으로 이동하면서 진행하면 순차적 측면 고상 결정은 전 영역을 통하여 진행할 수 있다.To solve this problem, a sequential lateral solidification process has been developed that can artificially control the distribution of grain boundaries. This technique takes advantage of the fact that the grains of polycrystalline silicon grow in a direction perpendicular to the interface at the boundary between the liquid region to which the laser is irradiated and the solid region to which the laser is not irradiated. To this end, the laser beam locally melts the amorphous silicon using a mask having a slit pattern to form a slit-shaped liquid region in the amorphous silicon layer. Subsequently, the liquid crystal silicon is cooled and crystallized. The crystal grows in a direction perpendicular to the interface from the boundary of the solid region where the laser is not irradiated, and the growth of grains stops when they meet at the center of the liquid region. If this process is repeatedly performed while moving the slit of the mask in the direction of grain growth, the sequential lateral solid crystal can proceed through the entire region.
하지만, 이렇게 순차적 측면 고상 결정 공정을 진행하기 위해 슬릿 패턴을 가지는 마스크를 이용하는 다결정 규소 박막 트랜지스터의 제조 방법에서는 마스크를 포함하는 광학계가 필요하며 이러한 광학계를 이동하면서 레이저를 조사해야 하므로 별도의 스테이지(stage)가 필요하여, 제조 공정이 복잡하다는 단점이 있다.However, in order to proceed the sequential lateral solid crystal process, a polysilicon thin film transistor manufacturing method using a mask having a slit pattern requires an optical system including a mask, and a separate stage is required because the laser must be irradiated while moving the optical system. ), The manufacturing process is complicated.
본 발명의 목적은 전면적으로 균일한 특성을 가지는 다결정 규소를 이용한 표시 장치용 박막 트랜지스터의 제조 방법을 단순화하기 위한 것이다.An object of the present invention is to simplify the manufacturing method of a thin film transistor for a display device using polycrystalline silicon having uniform properties throughout.
도 1a 내지 도 1c는 본 발명의 제1 실시예에 따른 저반사 코팅막을 이용하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고,1A to 1C are schematic diagrams schematically illustrating a sequential side solid phase crystallization process of crystallizing amorphous silicon into polycrystalline silicon using a low reflection coating film according to a first embodiment of the present invention;
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 레이저 반사막을 이용하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고,2A to 2C are schematic diagrams schematically showing a sequential side solid state crystallization process of crystallizing amorphous silicon into polycrystalline silicon using a laser reflecting film according to a second embodiment of the present invention;
도 3은 본 발명의 실시예에 따른 다결정 규소를 이용한 표시 장치용 박막 트랜지스터의 구조를 도시한 단면도이고,3 is a cross-sectional view illustrating a structure of a thin film transistor for a display device using polycrystalline silicon according to an exemplary embodiment of the present invention.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.4A through 4D are cross-sectional views illustrating a method of manufacturing a polysilicon thin film transistor according to an exemplary embodiment of the present invention according to a process sequence thereof.
위와 같은 과제를 해결하기 위하여 본 발명에서는 국부적으로 그레인을 성장시켜 비정질 규소를 다결정 규소로 결정화할 때 특정한 부분에만 레이저의 투과율을 높일 수 있는 저반사 코팅(anti-reflection coating) 또는 특정 부위에만 레이저가 투과될 수 있도록 반사막을 이용하여 순차적 측면 고상 결정 공정을 진행한다.In order to solve the above problems, in the present invention, when the grain is locally grown to crystallize amorphous silicon into polycrystalline silicon, a laser is applied only to a specific portion or an anti-reflection coating that can increase the transmittance of the laser only to a specific portion. A sequential side solid phase crystal process is performed using a reflective film so as to be transmitted.
이러한 제조 방법을 통하여 제조된 본 발명에 따른 표시 장치용 박막 트랜지스터는, 기판의 상부에 다결정 규소로 이루어져 있으며, 하나이하의 결정립계로 이루어진 채널 영역과 상기 채널 영역을 중심으로 양쪽에 형성되어 있는 소스 및 드레인 영역을 포함하는 반도체층이 형성되어 있다. 그 상부에는 반도체층을 덮는 게이트 절연막이 형성되어 있으며, 채널 영역의 게이트 절연막 상부에는 게이트 전극이 형성되어 있으며, 소스 및 드레인 영역과 각각 전기적으로 연결되어 있는 소스 및 드레인 전극이 형성되어 있다.The thin film transistor for a display device according to the present invention manufactured through the above-described manufacturing method includes a channel region formed of polycrystalline silicon on an upper portion of a substrate, and a source region formed on both sides of the channel region and one or more crystal grain boundaries; A semiconductor layer including a drain region is formed. A gate insulating film covering the semiconductor layer is formed on the upper portion, a gate electrode is formed on the gate insulating film in the channel region, and source and drain electrodes electrically connected to the source and drain regions are formed, respectively.
이때, 이러한 표시 장치용 박막 트랜지스터는 유기 물질을 이용하여 화상을 표시하는 유기 소자의 구동 소자로 사용되는 것이 바람직하다.In this case, the thin film transistor for a display device is preferably used as a driving element of an organic element for displaying an image using an organic material.
이러한 표시 장치용 박막 트랜지스터의 제조 방법에서는, 우선 절연 기판의 상부에 비정질 규소 박막을 형성한 다음, 비정질 규소 박막의 상부에 저반사 코팅막을 형성한다. 이어, 저반사 코팅막을 마스크로 레이저를 조사하여 순차적 측면 고상 결정 공정으로 저반사 코팅막 하부의 비정질 규소 박막을 결정화하여 반도체층을 형성한다. 이어, 반도체층을 덮는 게이트 절연막을 형성하고, 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성한 후, 게이트 전극을 마스크로 불순을 주입하여 반도체층에 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성한다. 이어, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한다.In such a method of manufacturing a thin film transistor for a display device, first, an amorphous silicon thin film is formed on an insulating substrate, and then a low reflection coating film is formed on an amorphous silicon thin film. Subsequently, the laser is irradiated with the low reflection coating film as a mask to crystallize the amorphous silicon thin film under the low reflection coating film in a sequential side solid phase crystal forming process to form a semiconductor layer. Subsequently, a gate insulating film is formed to cover the semiconductor layer, a gate electrode is formed on the gate insulating film of the semiconductor layer, and impurities are implanted using the gate electrode as a mask to source and drain regions on both sides of the semiconductor layer, centering on the gate electrode. To form. Subsequently, source and drain electrodes that are electrically connected to the source and drain regions, respectively, are formed.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및 그의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Then, a thin film transistor for a display device using the polycrystalline silicon and a method of manufacturing the same according to an embodiment of the present invention with reference to the accompanying drawings so that those skilled in the art can easily carry out. It explains in detail.
본 발명의 실시예에서는 국부적으로 레이저를 이용하여 비정질 규소를 완전히 용융시켜 액상 영역을 형성할 때 빛의 투과율을 높일 수 있는 저반사 코팅막을 이용한다. 이는 비정질 규소를 완전히 녹여 액상 영역을 형성하기 위해 사용하는 엑시머 레이저의 파장대 영역에서 밴드 갭(band gap)이 커서 엑시머 레이저에 대하여 높은 투과율을 가지는 물질을 마스크로 형성하는 방법이다. 이러한 물질 중에는 질화 규소(Si3N4) 또는 산화 규소(SiO2) 등 여러 가지가 가능하며, 단일 물질을 사용할 수도 있고 다층으로 형성할 수도 있다. 저반사 코팅막에서 가장 중요한 것은 반사를 저하시킬 수 있는 두께이다. 저반사 코팅막의 두께를 변화시켰을 때 엑시머 레이저의 투과도가 변한다. 대표적인 예로 산화 규소막을 500Å 정도의 두께로 적층한 다음 레이저를 조사하면 산화 규소막을 적층하지 않고 레이저를 조사하는 경우와 비교하여 40% 정도 레이저 투과율이 증가한다. 따라서, 질화 규소 또는 산화 규소와 같은 저반사 코팅 물질을 국부적으로 적층하고 레이저를 조사하면 저반사 코팅 물질이 적층되어 있는 부분에는 국부적으로 비정질 규소를 완전히 녹여 액상 영역을 형성할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.In the embodiment of the present invention, a low reflection coating film that can increase the transmittance of light when locally forming a liquid region by completely melting amorphous silicon using a laser is used. This is a method of forming a mask having a high transmittance with respect to the excimer laser because a band gap is large in the wavelength region of the excimer laser used to completely dissolve amorphous silicon to form a liquid region. Among these materials, various kinds such as silicon nitride (Si 3 N 4 ) or silicon oxide (SiO 2 ) may be used. A single material may be used or may be formed in multiple layers. The most important thing in a low reflection coating film is the thickness which can reduce reflection. The transmittance of the excimer laser changes when the thickness of the low reflection coating film is changed. As a representative example, when a silicon oxide film is laminated to a thickness of about 500 GPa and then irradiated with a laser, the laser transmittance is increased by about 40% compared with the case of irradiating a laser without laminating a silicon oxide film. Therefore, by locally stacking a low reflection coating material such as silicon nitride or silicon oxide and irradiating a laser, the liquid crystal region may be completely dissolved by locally dissolving amorphous silicon in a portion where the low reflection coating material is laminated. This will be described in detail with reference to the drawings.
도 1a 내지 도 1c는 본 발명의 제1 실시예에 따른 저반사 코팅을 이용하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이다.1A-1C are schematic diagrams schematically illustrating a sequential side solid state crystallization process for crystallizing amorphous silicon into polycrystalline silicon using a low reflection coating according to a first embodiment of the present invention.
도 1a에서 보는 바와 같이, 기판(100)의 상부에 박막 트랜지스터의 반도체층으로 사용하기 위해 비정질 규소층(200)을 형성한 다음, 반도체층의 채널 영역으로 정의되는 상부에 산화 규소와 같은 저반사 코팅막(300)을 소정의 패턴으로 형성한다. 이어, 엑시머 레이저를 조사한다. 이때, 엑시머 레이저의 에너지 범위는 저반사 코팅막(300)을 투과하여 증가한 상태에서 비정질 규소를 완전히 녹일 수 있는 범위인 것이 바람직하다. 여기서, 상부에 저반사 코팅막(300)이 형성되어 있는 비정질 규소층(200)의 일부는 박막 트랜지스터 구동시에는 채널 영역이 형성되는 부분이다.As shown in FIG. 1A, an amorphous silicon layer 200 is formed on top of a substrate 100 for use as a semiconductor layer of a thin film transistor, and then a low reflection such as silicon oxide is formed on top of the semiconductor layer. The coating film 300 is formed in a predetermined pattern. Then, the excimer laser is irradiated. In this case, the energy range of the excimer laser is preferably in a range capable of completely dissolving amorphous silicon in the state of increasing the transmittance of the low reflection coating film 300. Here, a part of the amorphous silicon layer 200 having the low reflection coating film 300 formed thereon is a portion where the channel region is formed when the thin film transistor is driven.
그러면, 도 1b에서 보는 바와 같이, 저반사 코팅막(300)이 적층되어 있는 비정질 규소층(200)에는 국부적으로 비정질 규소를 완전히 녹아 액상 영역(210)이 형성되며, 직접 레이저가 조사된 액상 영역(210)의 양쪽에는 비정질 규소가 완전히 녹지 않은 비액상 영역(220)이 형성된다.Then, as shown in FIG. 1B, in the amorphous silicon layer 200 on which the low reflection coating film 300 is laminated, the amorphous silicon is completely melted to form the liquid region 210, and the liquid region directly irradiated with laser ( On both sides of the 210 is formed a non-liquid region 220 in which amorphous silicon is not completely dissolved.
이어, 비정질 규소층(200)을 냉각하면, 도 1c에서 보는 바와 같이, 액상 영역(210)에서 다결정 규소의 그레인은 레이저가 충분히 조사된 액상 영역(210)과 비정질 규소가 완전히 용융되지 않은 비액상 영역(220)의 경계에서 그 경계면에 대하여 수직 방향으로 성장하며, 그레인들의 성장은 액상 영역(210)의 중앙에서 서로 만나면 멈추게 되는 순차적 측면 고상 결정이 진행되고, 비액상 영역(220)에서는 통상적인 고상 결정이 진행되어 다결정 규소층(400)이 완성된다.Subsequently, when the amorphous silicon layer 200 is cooled, as shown in FIG. 1C, the grains of the polycrystalline silicon in the liquid phase region 210 are non-liquid phase in which the liquid region 210 and the amorphous silicon that are sufficiently irradiated with laser are not completely melted. At the boundary of the region 220 grows in a direction perpendicular to the interface, the growth of the grains is a sequential side solid phase crystal is stopped when it meets at the center of the liquid region 210, and the non-liquid region 220 is typical Solid crystal progresses to complete the polycrystalline silicon layer 400.
이러한 본 발명의 실시예에 따른 다결정 규소층의 제조 방법에서는 저반사 코팅막(300)을 이용하여 액상 영역(210)을 형성하고 순차적 측면 고상 결정을 진행함으로써 저반사 코팅막(300)의 하부에는 결정립계의 수를 하나이하로 조절할 수 있다. 이를 박막 트랜지스터의 제조 방법에서 반도체층의 채널부를 형성할 때 적용하면 결정립계의 수가 하나이하로 조절되어 박막 트랜지스터의 특성을 전면적으로 균일하게 할 수 있으며, 박막 트랜지스터를 화소의 제어 소자로 사용하는 표시 장치의 경우에는 다수의 화소를 균일하게 구동할 수 있다 전면적으로 균일한 표시 특성을 얻을 수 있다.In the method of manufacturing the polycrystalline silicon layer according to the embodiment of the present invention, the liquid crystal region 210 is formed using the low reflection coating film 300 and the sequential side solid phase crystal is formed to form a grain boundary at the bottom of the low reflection coating film 300. You can adjust the number to one or less. When applied to the formation of the channel portion of the semiconductor layer in the method of manufacturing a thin film transistor, the number of grain boundaries can be adjusted to one or less so that the characteristics of the thin film transistor can be made uniform throughout, and the display device using the thin film transistor as a pixel control element. In this case, a plurality of pixels can be driven uniformly. A uniform display characteristic can be obtained throughout.
한편, 반도체층에서 채널이 형성되는 채널 영역을 하나 이하의 결정립계로 형성하기 위해 국부적으로 액상 영역을 형성하는 방법으로는 레이저 반사막을 이용할 수도 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.Meanwhile, a laser reflective film may be used as a method of locally forming a liquid region to form a channel region in which a channel is formed in the semiconductor layer with one or less grain boundaries, which will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 레이저 반사막을 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이다.2A to 2C are schematic diagrams schematically illustrating a sequential side solid phase crystallization process of crystallizing amorphous silicon into polycrystalline silicon in a laser reflecting film according to a second embodiment of the present invention.
도 2a에서 보는 바와 같이, 기판(100)의 상부에 형성되어 있는 비정질 규소층(200) 상부에 박막 트랜지스터의 반도체층의 채널 영역을 개구부로 정의하는 레이저 반사막(500)을 형성한 다음, 레이저를 조사한다. 이때, 레이저는 제1 실시예와 다르게 비정질 규소를 충분히 녹일 수 있는 에너지로 조사한다.As shown in FIG. 2A, a laser reflecting film 500 defining a channel region of a semiconductor layer of a thin film transistor as an opening is formed on an amorphous silicon layer 200 formed on the substrate 100, and then a laser is formed. Investigate. At this time, the laser is irradiated with energy that can sufficiently dissolve the amorphous silicon, unlike the first embodiment.
그러면, 도 2b에서 보는 바와 같이, 레이저에 조사된 비정질 규소층(200)의 중앙부에는 비정질 규소가 완전히 녹아 액상 영역(210)이 형성되며, 나머지 부분은 레이저 반사막(500)에 의해 레이저가 차단되어 고상 영역(230)으로 남게된다.Then, as shown in Figure 2b, the amorphous silicon is completely dissolved in the center of the amorphous silicon layer 200 irradiated with a laser to form a liquid region 210, the rest of the laser is blocked by the laser reflecting film 500 It remains in the solid region 230.
이어, 비정질 규소층(200)을 냉각하면, 도 2c에서 보는 바와 같이, 액상 영역(210)에서 다결정 규소의 그레인은 레이저가 충분히 조사된 액상 영역(210)과 고상 영역(230)의 경계에서 그 경계면에 대하여 수직 방향으로 성장하며, 그레인들의 성장은 액상 영역(210)의 중앙에서 서로 만나면 멈추게 되는 순차적 측면 고상 결정이 진행되어 하나이하의 결정립계가 성장하여 다결정 규소층(450)이 형성된다.Subsequently, when the amorphous silicon layer 200 is cooled, as shown in FIG. 2C, the grains of the polycrystalline silicon in the liquid phase region 210 are formed at the boundary between the liquid region 210 and the solid region 230 that are sufficiently irradiated with a laser. Growing in the vertical direction with respect to the interface, the growth of the grains are sequential lateral solid crystals are stopped when they meet at the center of the liquid region 210 to grow the grain boundaries of less than one to form a polycrystalline silicon layer 450.
앞에서 설명한 바와 같이, 순차적 측면 고상 결정 공정을 통하여 반도체층을 다결정 규소로 형성하되 국부적으로 레이저를 조사하여 하나 이하의 결정립계로 형성하기 위하여 저반사 코팅막 또는 레이저 반사막을 이용하는 다결정 규소의 제조 방법은 박막 트랜지스터, 특히 표시 장치의 구동 소자로 사용되는 표시 장치용 박막 트랜지스터의 제조 방법에 동일하게 적용할 수 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.As described above, a method of manufacturing polycrystalline silicon using a low reflection coating film or a laser reflecting film to form a semiconductor layer of polycrystalline silicon through a sequential side solid phase crystal process but locally irradiating a laser to form one or less grain boundaries is a thin film transistor. In particular, the present invention can be similarly applied to a method of manufacturing a thin film transistor for a display device used as a driving element of the display device, which will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 다결정 규소를 이용한 표시 장치용 박막 트랜지스터의 구조를 도시한 단면도이고, 도 4a 내지 도 4d는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.3 is a cross-sectional view illustrating a structure of a thin film transistor for a display device using polycrystalline silicon according to an exemplary embodiment of the present invention, and FIGS. 4A to 4D illustrate a method of manufacturing a polysilicon thin film transistor according to an exemplary embodiment of the present invention. It is sectional drawing shown in order.
도 3에서 보는 바와 같이, 절연 기판(10)의 상부에는 하나이하의 결정립계로 이루어진 채널 영역(21)과 채널 영역(21)을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역(22, 23)을 가지며 다결정 규소로 이루어진 반도체층(20)이 형성되어 있다. 여기서, 소스 및 드레인 영역(22, 23)은 n형 또는 p형의 불순물이 도핑되어 있으며 실리사이드층을 포함할 수 있다. 기판(10)의 상부에는 반도체층 (20)을 덮는 산화 규소(SiO2)나 질화 규소(SiNx)로 이루어진 게이트 절연막(30)이 형성되어 있으며, 채널 영역(21) 상부의 게이트 절연막(30) 상부에는 게이트 전극 (40)이 형성되어 있다. 게이트 절연막(30)의 상부에는 게이트 전극(40)을 덮는 층간 절연막(50)이 형성되어 있으며 게이트 절연막(30)과 층간 절연막(50)은 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 가지고 있다. 층간 절연막(50)의 상부에는 접촉구(52)를 통하여 소스 영역(22)과 연결되어 있는소스 전극(62)과 게이트 전극(40)을 중심으로 소스 전극(62)과 마주하며 접촉구 (53)를 통하여 드레인 영역(23)과 연결되어 있는 드레인 전극(63)이 형성되어 있다.As shown in FIG. 3, the source and drain regions 22 and 23 formed on both sides of the channel region 21 and the channel region 21 each having one or more grain boundaries are formed on the insulating substrate 10. And a semiconductor layer 20 made of polycrystalline silicon is formed. Here, the source and drain regions 22 and 23 may be doped with n-type or p-type impurities and include a silicide layer. A gate insulating film 30 made of silicon oxide (SiO 2 ) or silicon nitride (SiNx) covering the semiconductor layer 20 is formed on the substrate 10, and the gate insulating film 30 on the channel region 21 is formed. The gate electrode 40 is formed on the upper portion. An interlayer insulating film 50 covering the gate electrode 40 is formed on the gate insulating film 30, and the gate insulating film 30 and the interlayer insulating film 50 are the source and drain regions 22 and 23 of the semiconductor layer 20. Has contact holes 52, 53. An upper portion of the interlayer insulating layer 50 faces the source electrode 62 with the source electrode 62 and the gate electrode 40 connected to the source region 22 through the contact hole 52 and the contact hole 53. A drain electrode 63 connected to the drain region 23 is formed through.
이때, 이러한 박막 트랜지스터는 반도체층(20) 하부에 형성되어 있는 버퍼층을 추가로 포함할 수 있다.In this case, the thin film transistor may further include a buffer layer formed under the semiconductor layer 20.
또한, 이러한 박막 트랜지스터가 유기 물질을 이용하여 화상을 표시하는 유기 발광 소자 또는 액정 물질을 이용하여 화상을 표시하는 액정 표시 장치의 화소 구동 소자로 이용될 수 있다.In addition, such a thin film transistor may be used as an organic light emitting element for displaying an image using an organic material or as a pixel driving element of a liquid crystal display for displaying an image using a liquid crystal material.
이러한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는, 우선 도 4a에서 보는 바와 같이 기판(10)의 상부에 비정질 규소를 저압 화학 기상 증착 또는 플라스마 화학 기상 증착 또는 스퍼터링 방법으로 적층하고 패터닝하여 비정질 규소 박막(25)을 형성한다.In the method of manufacturing a thin film transistor according to the exemplary embodiment of the present invention, first, as shown in FIG. 4A, amorphous silicon is deposited and patterned on the upper portion of the substrate 10 by low pressure chemical vapor deposition or plasma chemical vapor deposition or sputtering. The silicon thin film 25 is formed.
이어, 도 4b에서 보는 바와 같이, 박막 트랜지스터의 채널 영역을 정의하며 산화 규소와 같이 레이저의 투과율을 증가시킬 수 있는 저반사 코팅막(35)을 비정질 규소 박막(25)의 상부에 형성한다. 이어, 비정질 규소 박막(25)에 레이저빔을 조사하여 도 1b에 도시한 바와 같이 액상 영역을 형성한 다음 그레인을 성장시키는 순차적 측면 고상 결정 공정을 진행하여 다결정 규소의 반도체층(20)을 형성한다. 이때, 채널 영역(21)은 구동시 원하지 않는 영향을 최소화하기 위해 실제로 사용되는 박막 트랜지스터의 채널 영역보다 크게 형성하다. 이렇게 하면 레이저 마스크를 포함하는 광학계 및 이를 이동하기 위한 스테이지가 없이도 순차적 측면 고상결정 공정을 통하여 반도체층의 채널 영역(21)을 하나 이하의 결정립계로 형성할 수 있어 박막 트랜지스터의 제조 공정을 단순화 할 수 있다. 또한, 전면적으로 박막 트랜지스터의 채널 영역(21)을 균일한 결정립계로 형성할 수 있어 박막 트랜지스터의 특성을 균일하게 얻을 수 있다. 따라서, 화소의 구동 소자로서 이러한 박막 트랜지스터를 포함하는 표시 장치, 특히 하나의 화소에서 2개 또는 4개의 박막 트랜지스터를 이용하여 화상 신호를 제어하는 유기 발광 소자의 표시 특성을 균일하게 확보할 수 있다. 물론, 앞에서 설명한 바와 같이, 채널 영역(21)은 레이저 반사막을 이용하여 형성할 수도 있다.Subsequently, as shown in FIG. 4B, a low reflection coating layer 35 may be formed on the amorphous silicon thin film 25 to define a channel region of the thin film transistor and to increase the transmittance of the laser, such as silicon oxide. Subsequently, the amorphous silicon thin film 25 is irradiated with a laser beam to form a liquid region as shown in FIG. 1B, and then a sequential side solid phase crystal process of growing grains is performed to form the semiconductor layer 20 of polycrystalline silicon. . At this time, the channel region 21 is formed to be larger than the channel region of the thin film transistor actually used in order to minimize unwanted effects during driving. In this way, the channel region 21 of the semiconductor layer can be formed with one or less grain boundaries through a sequential lateral solid crystal process without an optical system including a laser mask and a stage for moving the laser mask, thereby simplifying a manufacturing process of a thin film transistor. have. In addition, since the channel region 21 of the thin film transistor can be formed in a uniform grain boundary on the entire surface, the characteristics of the thin film transistor can be obtained uniformly. Therefore, display characteristics of the display device including such a thin film transistor as a driving element of a pixel, in particular, an organic light emitting device that controls an image signal by using two or four thin film transistors in one pixel can be uniformly ensured. Of course, as described above, the channel region 21 may be formed using a laser reflective film.
이어, 도 4c에서 보는 바와 같이, 산화 규소(SiO2)나 질화 규소를 증착하여 게이트 절연막(30)을 형성한다. 여기서, 산화 규소를 이용하여 저반사 코팅막(35)을 형성하고 게이트 절연막(30)을 형성하는 경우에는 게이트 절연막을 형성하기 전에 저반사 코팅막(35)을 추가로 제거할 필요는 없다. 이어, 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 반도체층(20)의 채널 영역(21) 상부에 게이트 전극 (40)을 형성한다.Subsequently, as shown in FIG. 4C, a gate insulating film 30 is formed by depositing silicon oxide (SiO 2 ) or silicon nitride. Here, when the low reflection coating film 35 is formed using silicon oxide and the gate insulating film 30 is formed, it is not necessary to further remove the low reflection coating film 35 before forming the gate insulating film. Subsequently, the gate wiring 40 is formed on the channel region 21 of the semiconductor layer 20 by patterning and depositing a conductive material for gate wiring.
이어, 도 4c에서 보는 바와 같이, 게이트 전극(40)을 마스크로 하여 반도체층(20)에 n형 또는 p형의 불순물을 이온 주입하고 활성화하여 소스 및 드레인 영역(22, 23)을 형성한다.Next, as shown in FIG. 4C, the source and drain regions 22 and 23 are formed by ion implanting and activating n-type or p-type impurities into the semiconductor layer 20 using the gate electrode 40 as a mask.
이어, 도 4d에서 보는 바와 같이, 게이트 절연막(30)의 상부에 게이트 전극(40)을 덮는 층간 절연막(50)을 형성한 다음, 게이트 절연막(30)과 함께 패터닝하여 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 형성한다.4D, an interlayer insulating film 50 covering the gate electrode 40 is formed on the gate insulating film 30, and then patterned together with the gate insulating film 30 to form a source of the semiconductor layer 20. And contact holes 52 and 53 exposing the drain regions 22 and 23.
이어, 도 3에서 보는 바와 같이, 절연 기판(10)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(52, 53)를 통하여 소스 및 드레인 영역(22, 23)과 각각 연결되는 소스 및 드레인 전극(62, 63)을 형성한다.Subsequently, as shown in FIG. 3, a metal for data wiring is deposited and patterned on the insulating substrate 10 so as to be connected to the source and drain regions 22 and 23 through the contact holes 52 and 53, respectively. Drain electrodes 62 and 63 are formed.
이처럼, 본 발명에서는 저반사 코팅막 또는 레이저 반사막을 이용하여 순차적 측면 고상 경정을 진행함으로써 제조 공정을 단순화할 수 있으며, 하나 이하의 결정립계로 다결정 규소의 반도체층의 채널 영역을 형성함으로써 전면적으로 박막 트랜지스터의 특성을 균일하여 유기 발광 소자의 표시 특성을 개선할 수 있다.As described above, in the present invention, the sequential lateral solidification can be simplified by using a low reflection coating film or a laser reflecting film, and the manufacturing process can be simplified, and the channel region of the semiconductor layer of polycrystalline silicon is formed at one or less grain boundaries. The characteristics may be uniform to improve display characteristics of the organic light emitting diode.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010059317A KR100796755B1 (en) | 2001-09-25 | 2001-09-25 | A thin film transistor for a display device using poly silicon and a method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010059317A KR100796755B1 (en) | 2001-09-25 | 2001-09-25 | A thin film transistor for a display device using poly silicon and a method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030026471A true KR20030026471A (en) | 2003-04-03 |
| KR100796755B1 KR100796755B1 (en) | 2008-01-22 |
Family
ID=29562164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010059317A KR100796755B1 (en) | 2001-09-25 | 2001-09-25 | A thin film transistor for a display device using poly silicon and a method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100796755B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728128B1 (en) * | 2005-11-30 | 2007-06-13 | 삼성에스디아이 주식회사 | Organic light emitting display and fabrication method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3599355B2 (en) * | 1993-03-04 | 2004-12-08 | セイコーエプソン株式会社 | Method for manufacturing active matrix substrate and method for manufacturing liquid crystal display |
| KR100296111B1 (en) * | 1998-06-09 | 2001-10-26 | 구본준, 론 위라하디락사 | Method of crystallizing silicon thin film and manufacturing method of thin film transistor using the same |
| JP2000208771A (en) * | 1999-01-11 | 2000-07-28 | Hitachi Ltd | Semiconductor device, liquid cystal display device, and their manufacturing |
-
2001
- 2001-09-25 KR KR1020010059317A patent/KR100796755B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728128B1 (en) * | 2005-11-30 | 2007-06-13 | 삼성에스디아이 주식회사 | Organic light emitting display and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100796755B1 (en) | 2008-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100796758B1 (en) | A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| KR100561991B1 (en) | Method for making thin film transistor | |
| KR100816344B1 (en) | A mask for forming polysilicon and method for manufacturing thin film transistor using the mask | |
| KR100878240B1 (en) | A poly-crystallization mask, and a method for manufacturing a thin film transistor using the mask | |
| KR100496139B1 (en) | optical mask, crystallization method of silicon film and manfaturing method of array substrate using the same | |
| KR100831227B1 (en) | A method for manufacturing a thin film transistor using poly silicon | |
| JP2005513785A5 (en) | ||
| KR100916656B1 (en) | laser irradiation apparatus and manufacturing method for polysilicon thin film transistor using the apparatus | |
| KR100796755B1 (en) | A thin film transistor for a display device using poly silicon and a method for manufacturing the same | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| KR100767380B1 (en) | A thin film transistor | |
| KR100878243B1 (en) | A method for manufacturing a thin film transistor using polysilicon | |
| KR20030031398A (en) | A thin film transistor using poly silicon and a method for manufacturing the same | |
| KR100496138B1 (en) | A method for crystallizing of an amorphous Si | |
| KR20050045983A (en) | Optical mask for crystallization of amorphous silicon | |
| KR101348759B1 (en) | Mask for solidification, and method for manufacturing a thin film transistor | |
| KR20050083303A (en) | Polysilicon thin film transistor and manufacturing method thereof | |
| KR20050052764A (en) | Laser irradiation apparatus for crystallization and manufacturing method for polysilicon thin film transistor using the apparatus | |
| KR20040078246A (en) | Silicon crystallization system and silicon crystallization method | |
| KR20080053097A (en) | Mask and method for fabricating thin film transistor substrate using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121214 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |