KR20030023340A - Low power operation level shifter - Google Patents

Low power operation level shifter Download PDF

Info

Publication number
KR20030023340A
KR20030023340A KR1020010056502A KR20010056502A KR20030023340A KR 20030023340 A KR20030023340 A KR 20030023340A KR 1020010056502 A KR1020010056502 A KR 1020010056502A KR 20010056502 A KR20010056502 A KR 20010056502A KR 20030023340 A KR20030023340 A KR 20030023340A
Authority
KR
South Korea
Prior art keywords
signal
level shifter
unit
nmos transistor
voltage
Prior art date
Application number
KR1020010056502A
Other languages
Korean (ko)
Other versions
KR100762841B1 (en
Inventor
김남현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010056502A priority Critical patent/KR100762841B1/en
Publication of KR20030023340A publication Critical patent/KR20030023340A/en
Application granted granted Critical
Publication of KR100762841B1 publication Critical patent/KR100762841B1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

PURPOSE: A low voltage driving level shifter is provided to allow the driving of mode transistor at a low input voltage by utilizing a boot strapping block, thereby operating the level shifter block without lowering the operation speed. CONSTITUTION: A low voltage driving level shifter includes an input block(10) for outputting a first signal and a second signal by receiving an external input signal, a level shifter block(20) for transferring one of a high voltage and a low voltage by making the first signal as an enable signal, an inverter block(12) for generating an operation voltage of the semiconductor device by inverting the signal from the level shifter block(20) and a boot strapping block(100) for allowing the semiconductor device to generate the operation voltage at a low operation voltage by the first signal as the enable signal of the level shifter block(20) by sharing the charges of the level shifter block(20) with receiving the first and the second signal, simultaneously.

Description

저전압구동레벨쉬프터{LOW POWER OPERATION LEVEL SHIFTER}LOW POWER OPERATION LEVEL SHIFTER}

본 발명은 저전압구동레벨쉬프터에 관한 것으로 보다 구체적으로는, 전압 1.8V 이하의 낮은 구동 전압에서도 동작할 수 있는 저전압구동레벨시프터에 관한 것이다.The present invention relates to a low voltage drive level shifter, and more particularly, to a low voltage drive level shifter that can operate even at a low drive voltage of 1.8V or less.

일반적으로, 레벨쉬프터는 반도체 집적회로에서 입력된 전압레벨보다 승압된 출력전압을 발생시키는데 사용되는 회로이다. 그러나, 반도체 회로 설계시 구동 전압은 동작 속도의 저하때문에 1.8V 이하로 낮추기 어렵다. 즉, 동작 전압이 1.0V로낮아질 경우 레벨쉬프터의 트랜지스터들이 동작하지 않거나, 동작하더라도 전압변화의 속도가 느려져 통상적으로 허용되는 입/츨력간의 시간차인 1ns(nano-sec)를 넘어서게 된다. 따라서 동작 전압을 낮추더라도 동작 속도가 늦어지지 않는 회로상의 설계 기법과 모스 트랜지스터의 근본적인 동작 전압의 한계를 극복할 수 있는 방법이 요구되고 있었다.In general, a level shifter is a circuit used to generate an output voltage stepped up from a voltage level input from a semiconductor integrated circuit. However, in the design of semiconductor circuits, the driving voltage is difficult to lower to 1.8V or less due to the decrease in the operating speed. In other words, when the operating voltage is lowered to 1.0V, the transistors of the level shifter do not operate, or even when operated, the voltage change rate is slowed to exceed 1 ns (nano-sec), which is a time difference between input and output. Therefore, there is a demand for a circuit design technique that does not slow down the operating voltage even if the operating voltage is lowered, and a method for overcoming the limitations of the fundamental operating voltage of the MOS transistor.

상기 문제점을 해결하기 위해 안출된 본 발명의 목적은, 부트스트랩핑 구조를 이용하여 낮은 입력 전압에서도 모드 트랜지스터의 구동이 가능하게 하고, 동작 속도의 저하없이 레벨시프터가 동작할 수 있도록 하는 저전압구동레벨시프터를 제공하는 것이다.An object of the present invention devised to solve the above problems is a low voltage driving level that enables the driving of the mode transistor even at a low input voltage using a bootstrapping structure, and allows the level shifter to operate without a decrease in operating speed. To provide a shifter.

도 1은 본 발명의 저전압구동레벨쉬프터의 회로도.1 is a circuit diagram of a low voltage drive level shifter of the present invention.

도 2는 도 1의 동작 타이밍도.2 is an operation timing diagram of FIG. 1.

* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

10 : 입력부 12 : 인버터10: input unit 12: inverter

20 : 레벨쉬프터부 30 : 인버터부20: level shifter portion 30: inverter portion

32 : PMOS 트랜지스터 34 : NMOS 트랜지스터32: PMOS transistor 34: NMOS transistor

100 : 부트스트랩핑부 110 : 차아지쉐어부100: bootstrap unit 110: charge share unit

상기 목적 달성을 위한 본 발명의 저전압구동레벨시프터는, 외부 입력신호를 수신하여 제1 신호 및 제2 신호를 출력하는 입력부와, 상기 제1 신호를 인에이블 신호로 하여 고전위 및 저전위의 레벨 중 어느 하나의 레벨을 전달하는 레벨쉬프터부와, 상기 레벨쉬프터부로부터의 신호를 반전시켜 반도체 소자의 동작전압을 발생시키는 인버터부 및, 상기 제1 신호 및 상기 제2 신호를 동시에 수신하면서 상기 레벨쉬프터부의 출력노드의 차아지를 쉐어링(sharing)하여 상기 레벨쉬프터부의 인에이블 신호인 상기 제1 신호가 낮은 동작 전압에서도 상기 반도체 소자의 동작전압을 발생시킬 수 있도록 하는 부트스트랩핑부를 포함하는 것을 특징으로 한다.Low voltage driving level shifter of the present invention for achieving the above object, the input unit for receiving an external input signal and outputting the first signal and the second signal, and the level of high potential and low potential by using the first signal as an enable signal A level shifter for transmitting any one of the levels; an inverter unit for inverting a signal from the level shifter to generate an operating voltage of the semiconductor device; and simultaneously receiving the first signal and the second signal. And a bootstrapping unit for sharing the charge of an output node of the shifter unit so that the first signal, which is an enable signal of the level shifter unit, can generate an operating voltage of the semiconductor device even at a low operating voltage. do.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도 1은 본 발명의 저전압구동레벨쉬프터의 회로도이고, 도 2는 도 1의 동작타이밍도이다.FIG. 1 is a circuit diagram of a low voltage driving level shifter of the present invention, and FIG. 2 is an operation timing diagram of FIG.

도 1에 도시된 바와같이, 본 발명의 저전압구동레벨쉬프터는 외부 입력신호를 수신하여 제1 신호(a) 및 제2 신호(b)를 출력하는 입력부(10)와, 상기 제1 신호(a)를 인에이블 신호로 하여 고전위 및 저전위의 레벨 중 어느 하나의 레벨을 전달하는 레벨쉬프터부(20)와, 상기 레벨쉬프터부로부터의 신호를 반전시켜 반도체 소자의 동작전압을 발생시키는 인버터부(30) 및, 상기 제1 신호(a) 및 상기 제2 신호(b)를 동시에 수신하면서 상기 레벨쉬프터부(20)의 출력노드(Nd)의 차아지를 쉐어링(sharing)하여 상기 레벨쉬프터부(20)의 인에이블 신호인 상기 제1 신호(a)가 낮은 동작 전압에서도 상기 반도체 소자의 동작전압을 발생시킬 수 있도록 하는 부트스트랩핑부(100)를 포함한다.As shown in FIG. 1, the low voltage driving level shifter of the present invention receives an input signal 10 for outputting a first signal a and a second signal b, and the first signal a. A level shifter 20 for transmitting one of a level of a high potential and a low potential, and an inverter unit for generating an operating voltage of a semiconductor device by inverting a signal from the level shifter. 30 and sharing the charge of the output node Nd of the level shifter 20 while simultaneously receiving the first signal a and the second signal b. The first signal a, which is an enable signal of 20, includes a bootstrapping unit 100 to generate an operating voltage of the semiconductor device even at a low operating voltage.

이때, 제1 신호의 낮은 동작 전압은 바람직하게 1.0 ~ 1.8V이며, 더욱 바람직하게는 1.0V이다. 즉, 본 발명의 저전압구동레벨쉬프터는 부트스트랩핑부(100)를 이용하여 모스트랜지스터의 동작속도를 가속함으로써 속도의 저하없이 저전압(1.0V)에서 반도체 소자의 동작전압인 3.3V로의 승압을 가능하게 한다.At this time, the low operating voltage of the first signal is preferably 1.0 to 1.8V, more preferably 1.0V. That is, the low voltage driving level shifter of the present invention accelerates the operating speed of the MOS transistor by using the bootstrapping unit 100 to enable the voltage rising from the low voltage (1.0V) to 3.3V, which is the operating voltage of the semiconductor device, without deteriorating the speed. do.

구체적인 회로 구성과 동작을 살펴보면 다음과 같다.The detailed circuit configuration and operation are as follows.

먼저, 입력부(10)는 하나의 인버터(12)로 구성되는데, 제1 신호(a)는 외부입력신호이고, 제2 신호(b)는 상기 인버터(12)에 의해 반전된 제1 신호이다. 이러한 제1 신호(a)를 입력으로 받는 레벨쉬프터부(20)는 접지레벨로 차아지를 전달하는각각의 NMOS 트랜지스터(N) 및 제1 PMOS 트랜지스터(P1)와, 고전압의 전류소스를 NMOS 트랜지스터(N) 및 제1 PMOS 트랜지스터(P1)에 각각 전달하는 크로스커플형으로 구성되는 제2 PMOS 트랜지스터(P2) 및 제3 PMOS 트랜지스터(P3)로 구성된다.First, the input unit 10 is composed of one inverter 12, where the first signal a is an external input signal and the second signal b is a first signal inverted by the inverter 12. The level shifter 20 receiving the first signal a as an input includes an NMOS transistor N and a first PMOS transistor P1 that transfer charges to the ground level, and a high voltage current source NMOS transistor ( N) and a second PMOS transistor P2 and a third PMOS transistor P3 each having a cross-coupled type to be transferred to the first PMOS transistor P1.

이때, NMOS 트랜지스터(N)의 드레인 단은 제3 PMOS 트랜지스터(P3)의 게이트 단과 접속되고, 제1 PMOS 트랜지스터(P1)의 소오스 단은 제2 PMOS 트랜지스터(P2)의 게이트 단과 접속되며, NMOS 트랜지스터(N)의 드레인 단을 출력노드(Nd)로 한다. 여기서, 상기 고전압의 전류 소스는 Vpp 레벨의 고전압으로 제1 내지 제3 PMOS 트랜지스터(P1)(P2)(P3)의 소오스 단 및 바디(Body)에 각각 접속된다.At this time, the drain terminal of the NMOS transistor N is connected to the gate terminal of the third PMOS transistor P3, the source terminal of the first PMOS transistor P1 is connected to the gate terminal of the second PMOS transistor P2, and the NMOS transistor The drain terminal of (N) is the output node Nd. Here, the high voltage current source is connected to the source terminal and the body of the first to third PMOS transistors P1, P2, and P3 at a high voltage of Vpp level, respectively.

또한, 인버터부(30)는 레벨쉬프터부(20)의 출력노드(Nd)의 차아지들을 풀업용 PMOS 트랜지스터(32) 및 풀다운용 NMOS 트랜지스터(34)의 게이트 단에 전달하여 반도체 소자의 동작전압인 Vpp 전압레벨 또는 접지레벨(Vss)을 출력하게 된다.In addition, the inverter unit 30 transfers the charges of the output node Nd of the level shifter unit 20 to the gate terminal of the pull-up PMOS transistor 32 and the pull-down NMOS transistor 34 to operate the semiconductor device. Output Vpp voltage level or ground level (Vss).

또한 부트스트랩핑부(100)는, 차아지(charge)들을 쉐어링(sharing)하도록 하는 차아지쉐어부(110)와, 레벨쉬프터부(20)의 출력노드(Nd)의 차아지들을 상기 차아지쉐어부(110)에 전달하도록 하는 제1 NMOS 트랜지스터(N1)를 구비한다.In addition, the bootstrapping unit 100, the charge share 110 to share the charge (charge) and the charge of the output node (Nd) of the level shifter unit 20 to the charge share A first NMOS transistor N1 is provided to be transferred to the unit 110.

이때, 제1 NMOS 트랜지스터(N1)는 제1 신호(a)에 의해 인에이블된다.In this case, the first NMOS transistor N1 is enabled by the first signal a.

상기 차아지쉐어부(110)는 제1 NMOS 트랜지스터(N1)의 턴온에 의해 레벨쉬프터부(20)의 출력노드(Nd)의 차아지들을 저장하는 캐패시터(cst)와, 제2 신호(b)를 인에이블 신호로 하면서 제1 NMOS 트랜지스터(N1)의 소오스 단과 접속하여 제1 NMOS 트랜지스터(N1)의 턴-오프(tunn off)시 캐패시터(cst)의 차아지들을 접지로 전달하는 제2 NMOS 트랜지스터(N2)를 구비한다.The charge share unit 110 includes a capacitor cst for storing charges of the output node Nd of the level shifter unit 20 by turning on the first NMOS transistor N1, and the second signal b. Is the enable signal and is connected to the source terminal of the first NMOS transistor N1 to transfer the charges of the capacitor cst to ground at turn-off of the first NMOS transistor N1 to the ground. (N2) is provided.

본 발명의 저전압구동레벨쉬프터의 전체 동작을 구체적으로 살펴보면 다음과 같다.Looking at the overall operation of the low-voltage driving level shifter of the present invention in detail.

먼저, 입력부(10)에 '로우'레벨의 전압(0V)이 들어오면 제1 신호를 받는 레벨쉬프터부(20)의 NMOS 트랜지스터(N)는 턴 오프되고, 제1 PMOS 트랜지스터(P1)는 턴 온된다. 이에의해 제2 PMOS 트랜지스터(P2)가 턴온이 되어 출력노드(Nd)에 Vpp 레벨의 차아지들이 전달된다. 이때, 상기 제1 신호(a)에 의해 부트스트랩핑부(100)의 제1 NMOS 트랜지스터(N1)는 턴 오프되고, 제2 NMOS 트랜지스터(N2)는 인버터(12)에 의한 제2 신호(b)에 의해 턴 온되어 캐패시터(cst)에 있는 차아지들을 접지로 빼낸다. 한편, 상기 출력노드(Nd)의 Vpp 레벨은 인버터부(30)에 입력되어 NMOS 트랜지스터(34)를 턴온시킴으로써 출력신호(OUT)를 Vss 접지레벨이 되게 한다.First, when the voltage 0V of the 'low' level enters the input unit 10, the NMOS transistor N of the level shifter 20 receiving the first signal is turned off, and the first PMOS transistor P1 is turned on. Is on. As a result, the second PMOS transistor P2 is turned on, and the charges having the Vpp level are transmitted to the output node Nd. At this time, the first NMOS transistor N1 of the bootstrapping unit 100 is turned off by the first signal a, and the second NMOS transistor N2 is the second signal b by the inverter 12. It turns on by pulling the charges in the capacitor (cst) to ground. Meanwhile, the Vpp level of the output node Nd is input to the inverter unit 30 to turn on the NMOS transistor 34 so that the output signal OUT becomes the Vss ground level.

그 다음, 입력부(10)에 저전압레벨인 1.0V가 입력되면, 제1 PMOS 트랜지스터(P1)가 턴 오프되고, NMOS 트랜지스터(N)가 턴 온이 되어 출력노드의 차아지를 접지로 빼내게 된다. 이때, 낮은 구동 전압으로 인해 MOS 트랜지스터의 동작 속도가 저하되게 되는데, 부트스트랩핑부(100)의 제2 NMOS 트랜지스터(N2)의 턴 오프 및 제1 NMOS 트랜지스터(N1)의 턴 온으로 인하여 상기 출력노드(Nd)의 차아지들이 캐패시터(cst)에 축적되어 출력노드(Nd)에 순간적으로 음(-)의 전압이 생성되도록 함으로써 상기 동작 속도의 저하를 방지할 수 있다. 즉, 인버터부(30)의 PMOS 트랜지스터(32)의 게이트 전압이 낮아짐으로써 Vpp 전압레벨을 동작 속도의 지연없이 출력하게 된다.Next, when the low voltage level 1.0V is input to the input unit 10, the first PMOS transistor P1 is turned off and the NMOS transistor N is turned on to draw the charge of the output node to ground. In this case, the operation speed of the MOS transistor is lowered due to the low driving voltage. The output node is turned off by turning off the second NMOS transistor N2 of the bootstrap 100 and turning on the first NMOS transistor N1. The charges of (Nd) are accumulated in the capacitor (cst), so that the negative voltage is instantaneously generated at the output node (Nd) can be prevented from lowering the operating speed. That is, the gate voltage of the PMOS transistor 32 of the inverter unit 30 is lowered, thereby outputting the Vpp voltage level without delay in the operation speed.

따라서, 도 2에 도시된 바와같이 1.0V가 입력됐을 경우 입력전압(a)과 출력전압(OUT)간의 시간차를 약 0.4ns(nano-sec)로 줄이면서 반도체 소자의 동작전압을 3.3V로 출력함으로써 칩의 구동 전압 및 소비 전력을 낮출 수 있다. 따라서 별도의 공정 개발에 따른 비용의 증가 없이 동일한 구동 속도와 안정성을 갖는 저전력 칩을 설계할 수 있으므로 전체적인 칩의 설계 비용을 줄일 수 있다.Therefore, when 1.0V is input as shown in FIG. 2, the operating voltage of the semiconductor device is output to 3.3V while reducing the time difference between the input voltage a and the output voltage OUT to about 0.4ns (nano-sec). As a result, the driving voltage and power consumption of the chip can be lowered. Therefore, it is possible to design a low-power chip with the same driving speed and stability without increasing the cost of developing a separate process, thereby reducing the overall chip design cost.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상술한 본 발명의 저전압구동레벨쉬프터에 의하면, 부트스트랩핑부(100)를 이용하여 낮은 입력 전압에서도 모드 트랜지스터의 구동이 가능하게 하고, 동작 속도의 저하없이 레벨시프터부가 동작할 수 있도록 한다.According to the low voltage driving level shifter of the present invention described above, the bootstrapping section 100 enables the mode transistor to be driven even at a low input voltage, and allows the level shifter to operate without lowering the operation speed.

이에의해, 입력전압(a)과 출력전압(OUT)간의 시간차를 약 0.4ns(nano-sec)로 줄이면서 반도체 소자의 동작전압을 3.3V로 출력함으로써 칩의 구동 전압 및 소비 전력을 낮출 수 있다. 따라서 별도의 공정 개발에 따른 비용의 증가 없이 동일한 구동 속도와 안정성을 갖는 저전력 칩을 설계할 수 있으므로 전체적인 칩의 설계 비용을 줄일 수 있다.As a result, the driving voltage and power consumption of the chip can be reduced by outputting the operating voltage of the semiconductor device to 3.3V while reducing the time difference between the input voltage a and the output voltage OUT to about 0.4 ns (nano-sec). . Therefore, it is possible to design a low-power chip with the same driving speed and stability without increasing the cost of developing a separate process, thereby reducing the overall chip design cost.

Claims (8)

외부 입력신호를 수신하여 제1 신호 및 제2 신호를 출력하는 입력부와,An input unit for receiving an external input signal and outputting a first signal and a second signal; 상기 제1 신호를 인에이블 신호로 하여 고전위 및 저전위의 레벨 중 어느 하나의 레벨을 전달하는 레벨쉬프터부와,A level shifter unit which transmits one of a level of high potential and low potential using the first signal as an enable signal; 상기 레벨쉬프터부로부터의 신호를 반전시켜 반도체 소자의 동작전압을 발생시키는 인버터부 및,An inverter unit inverting a signal from the level shifter unit to generate an operating voltage of the semiconductor element; 상기 제1 신호 및 상기 제2 신호를 동시에 수신하면서 상기 레벨쉬프터부의 출력노드의 차아지를 쉐어링(sharing)하여 상기 레벨쉬프터부의 인에이블 신호인 상기 제1 신호가 낮은 동작 전압에서도 상기 반도체 소자의 동작전압을 발생시킬 수 있도록 하는 부트스트랩핑부를 포함하는 것을 특징으로 하는 저전압구동레벨시프터.While simultaneously receiving the first signal and the second signal, sharing the charges of the output node of the level shifter unit allows the first signal, which is an enable signal of the level shifter unit, to operate even at a low operating voltage. Low voltage drive level shifter comprising a bootstrapping unit to generate a. 제 1항에 있어서,The method of claim 1, 상기 제1 신호의 낮은 동작 전압은 1.0 ~ 1.8V인 것을 특징으로 하는 저전압구동레벨쉬프터.Low voltage driving level shifter, characterized in that the low operating voltage of the first signal is 1.0 ~ 1.8V. 제 2항에 있어서,The method of claim 2, 상기 입력부는 인버터로 구성되고, 상기 제1 신호는 상기 외부입력신호이며, 상기 제2 신호는 상기 인버터에 의해 반전된 제1 신호인 것을 특징으로 하는 저전압구동레벨쉬프터.And the input unit comprises an inverter, the first signal is the external input signal, and the second signal is a first signal inverted by the inverter. 제 3항에 있어서,The method of claim 3, wherein 상기 레벨쉬프터부는,The level shifter unit, 상기 제1 신호를 입력받아 접지레벨로 차아지를 전달하는 각각의 NMOS 트랜지스터 및 제1 PMOS 트랜지스터와,Each NMOS transistor and a first PMOS transistor receiving the first signal and transferring a charge to a ground level; 고전압의 전류소스를 상기 NMOS 트랜지스터 및 상기 제1 PMOS 트랜지스터에 각각 전달하는 크로스커플형으로 구성되는 제2 PMOS 트랜지스터 및 제3 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 저전압구동레벨쉬프터.And a second PMOS transistor and a third PMOS transistor configured to cross-couple a high voltage current source to the NMOS transistor and the first PMOS transistor, respectively. 제 4항에 있어서,The method of claim 4, wherein 상기 NMOS 트랜지스터의 드레인 단은 상기 제3 PMOS 트랜지스터의 게이트 단과 접속되고, 상기 제1 PMOS 트랜지스터의 소오스 단은 상기 제2 PMOS 트랜지스터의 게이트 단과 접속되며, 상기 NMOS 트랜지스터의 드레인 단을 출력노드로 하는 것을 특징으로 하는 저전압구동레벨쉬프터.The drain terminal of the NMOS transistor is connected to the gate terminal of the third PMOS transistor, the source terminal of the first PMOS transistor is connected to the gate terminal of the second PMOS transistor, and the drain terminal of the NMOS transistor as an output node. Low voltage drive level shifter. 제 5항에 있어서,The method of claim 5, 상기 부트스트랩핑부는,The bootstrapping unit, 차아지(charge)들을 쉐어링(sharing)하도록 하는 차아지쉐어부와,A charge-sharing unit for sharing the charges; 상기 레벨쉬프터부의 출력노드의 차아지들을 상기 차아지쉐어부에 전달하도록 하는 제1 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 저전압구동레벨쉬프터.And a first NMOS transistor configured to transfer charges of an output node of the level shifter to the chargeshare. 제 6항에 있어서,The method of claim 6, 상기 제1 NMOS 트랜지스터는 상기 제1 신호에 의해 제어되는 것을 특징으로 하는 저전압구동레벨쉬프터.And the first NMOS transistor is controlled by the first signal. 제 7항에 있어서,The method of claim 7, wherein 상기 차아지쉐어부는 상기 제1 NMOS 트랜지스터의 턴온에 의해 상기 레벨쉬프터부의 출력노드의 차아지들을 저장하는 캐패시터와,A capacitor for storing the charges of the output node of the level shifter by turning on the first NMOS transistor; 상기 제2 신호를 인에이블 신호로 하고 상기 제1 NMOS 트랜지스터의 소오스 단과 접속하여 상기 제1 NMOS 트랜지스터의 턴-오프(tunn off)시 상기 캐패시터의 차아지들을 접지로 전달하는 제2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 저전압구동레벨쉬프터.A second NMOS transistor connected to the source terminal of the first NMOS transistor as the enable signal and transferring the charges of the capacitor to ground when the first NMOS transistor is turned off; Low voltage drive level shifter, characterized in that.
KR1020010056502A 2001-09-13 2001-09-13 Low power operation level shifter KR100762841B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010056502A KR100762841B1 (en) 2001-09-13 2001-09-13 Low power operation level shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010056502A KR100762841B1 (en) 2001-09-13 2001-09-13 Low power operation level shifter

Publications (2)

Publication Number Publication Date
KR20030023340A true KR20030023340A (en) 2003-03-19
KR100762841B1 KR100762841B1 (en) 2007-10-08

Family

ID=27723876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010056502A KR100762841B1 (en) 2001-09-13 2001-09-13 Low power operation level shifter

Country Status (1)

Country Link
KR (1) KR100762841B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780769B1 (en) * 2006-06-29 2007-11-30 주식회사 하이닉스반도체 Dual path level shifter
KR101042686B1 (en) * 2009-10-20 2011-06-20 (주) 이레패션 Implant fxied-jig for down-jacket

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3731322B2 (en) * 1997-11-04 2006-01-05 ソニー株式会社 Level shift circuit
JP3037236B2 (en) * 1997-11-13 2000-04-24 日本電気アイシーマイコンシステム株式会社 Level shifter circuit
JP3481121B2 (en) * 1998-03-20 2003-12-22 松下電器産業株式会社 Level shift circuit
JP3469502B2 (en) * 1999-03-31 2003-11-25 株式会社東芝 Level shift circuit and inverter device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780769B1 (en) * 2006-06-29 2007-11-30 주식회사 하이닉스반도체 Dual path level shifter
KR101042686B1 (en) * 2009-10-20 2011-06-20 (주) 이레패션 Implant fxied-jig for down-jacket

Also Published As

Publication number Publication date
KR100762841B1 (en) 2007-10-08

Similar Documents

Publication Publication Date Title
KR100363142B1 (en) Semiconductor Integrated Circuits with Three-State Logic Circuits
US7282986B2 (en) Negative voltage generator circuit
JP3770741B2 (en) Semiconductor integrated circuit and method for switching source potential of transistor in semiconductor integrated circuit
US6366124B1 (en) BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
US6906552B2 (en) System and method utilizing a one-stage level shift circuit
JP2011035688A (en) Amplitude conversion circuit
JP4731056B2 (en) Semiconductor integrated circuit
KR100762841B1 (en) Low power operation level shifter
US6768367B1 (en) Pre-biased voltage level shifting circuit for integrated circuit devices utilizing differing power supply levels
KR970001697B1 (en) Level shifting circuit
JP2002300025A (en) Level shift circuit
US5751178A (en) Apparatus and method for shifting signal levels
JP2008022278A (en) Level conversion bus switch
KR100346002B1 (en) Register and latch circuits
KR100369346B1 (en) Charge recycled level shifter
KR100313085B1 (en) Data output buffer
KR100210734B1 (en) Logic and lever converter and semiconductor device
KR100362897B1 (en) The circuit of memory and non memory for low power-loss by charge reusing method
JPS62208715A (en) Semiconductor integrated circuit
KR200329174Y1 (en) Buffer for reducing dissipation power
KR100476868B1 (en) D flip flop capable of high speed operation
KR950002082B1 (en) Voltage level converter
KR930002078Y1 (en) Nmos output circuit with cmos output voltage
KR0152352B1 (en) Logic level shifter
KR20030003386A (en) Logic level shifting circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 12