KR20030017371A - 이산 변환 계산 장치 - Google Patents

Abstract

본 발명은 이산 변환을 계산하는 장치(FFTP)에 관한 것이다. 상기 장치는 부변환 계산들(sub-transform computatoins)들의 결과들을 등록하기 위한 로컬 메모리(RAM2)를 포함하며, 부변환 계산은 몇 개의 계산 레이어들을 포함한다. 상기 장치는, 동일 크기의 2개 또는 수 개의 연속적인 부변환들의 계산 레이어들을 인터레이싱(interlacing)할 수 있는 계산 수단(CAL_M)을 특징으로 한다.

Description

이산 변환 계산 장치{Device for computing discrete transforms}

본 발명은 부변환들을 포함하는 이산 변환들을 계산하기 위한 장치에 관한것으로, 상기 장치는 부변환 계산들의 결과들을 등록하기 위한 로컬 메모리를 포함하며, 부변환 계산은 몇 개의 계산 레이어들을 포함한다. 또한, 본 발명은 상기 장치에 사용되는 계산 방법에 관한 것이다.

본 발명은 특히 신호들의 지상 전송(terrestrial transmissions)동안의 채널 디코딩에 사용된다.

1998년 IEEE 국제 고체 회로들(International Solid-State Circuits)에 의해 공개된 문서 "A power-efficient Single-Chip OFDM Demodulator and Channel Decoder for multimedia Broadcasing" 제 0-7803-4344-1호는 이산 변환들을 계산하기 위한 장치, 여기서 OFDM("Orthogonal Frequency Division Multiplexing") 수신기의 푸리에 변환들을 계산하기 위한 장치를 개시한다. 푸리에 변환은 OFDM 수신기에 대해 1024 또는 8192 데이터 또는 샘플의 가변 크기를 가진다. 상기 수신기가 신호를 수신할 때, 글로벌 메모리의 샘플 패킷들의 형태로 신호를 수신하며, 그 패킷들은 사용되는 표준에 따라 가변 크기를 가진다. OFDM 수신기들은 사용하는 ETSI("European Telecommunications Standard Institute")에 의해 공개된 DVB-I 표준("Digital Video Broadcasting Terrestrial")에서, 패킷 크기는 2킬로바이트 또는 8킬로바이트이다. 수신기는 패킷의 수신된 샘플들에 대한 푸리에 변환을 계산할 수 있는 계산 장치를 포함한다.

변환 계산은 몇 개의 부변환 계산들로 나누어진다. 부변환 계산의 중간 및 최종 결과들은 로컬 메모리에 등록된다. 상기 로컬 메모리는 글로벌 메모리보다 높은 주파수에서 사용된다. 부변환 계산 자체는 버터플라이들(butterflies)로 칭해지는 몇 개의 기본 계산 레이어들로 나누어지며, 버터플라이 계산에는 2개의 입력 데이터가 요구되고, 2개의 계산된 출력 데이터를 공급한다. 기본 모듈은 버퍼플라이를 계산를 가능하게 하고, 가산기들 및 다중화기들을 포함한다.

변환 계산의 공지된 기술은 파이프라인 프로세서(pipeline processor)와 같은 이산 변환들을 계산하기 위한 장치를 사용하는 것이다. 병렬로 버터플라이의 곱셈 및 덧셈을 행하기 위하여, 프로세서는 각 클럭 사이클에서 버퍼플라이 계산을 실행함으로써 부변환 등의 한 레이어의 버터플라이 계산들의 세트를 실행하고, 그 다음에 부변환의 다음 레이어의 버터플라이 계산 세트를 실행한다. 버터플라이 계산은 임의 대기 시간을 초래하며, 대기 시간은 버터플라이 계산의 입력 데이터와 계산된 출력 데이터 사이에서 관찰되는 복수의 클럭 사이클들이다.

이 기술은 프로세서의 인터럽트션(interruption)를 포함하는 부변환의 계산들 간의 데이터 종속성(dependency)에 문제점이 있다.

도 1은 이러한 종속성을 도시하고 있다. 도 1은 16-데이터의 이산 푸리에 변환을 상호 접속하기 위한 네트워크를 도시하고 있다. 이 변환은 8-데이터 각각의 2개의 부변환들로 구성된다. 8-데이터 부변환은 버터플라이 계산들의 3개 레이어들(LAY1, LAY2, LAY3)을 포함한다. 12회 버터플라이 계산들은 8-데이터 푸리에 부변환, 즉 한 레이어 LAY당 4개의 버터플라이를 실행하기 위해 연속적으로 계산되어야 한다. 부변환의 계산을 개시하는데 사용되는 버터플라이들은 도면에서 검은 블록으로 표시된다. 사용되는 버터플라이들은 상기 블록내의 숫자로 표시되는 최적의 순서로 계산된다.

버퍼플라이(4)의 일례를 살펴보면, 8-데이터 부변환의 제 2 레이어(LAY2)에서 첫 번째로 계산된다. 이 버터플라이(4)는 제 1 층(LAY1)의 2개의 계산된 버터플라이들(0, 1)로부터 초래되는 2개의 입력 데이터를 필요로 한다. 도 2에 도시되는 바와 같이, 프로세서는 각각의 사이클(CY)에서 버터플라이 계산을 실행한다. 버터플라이(4)의 계산을 개시하기 전에 4개의 사이클들을 기다려야 한다. 그러나, 레이어(LAY)에서와 같이, 대기 시간이 2보다 큰 경우에는 4회 버터플라이 계산만이 행해지고, 버터플라이(4)의 계산을 위해 요구되는 버터플라이(0, 1)로부터의 데이터가 지연되어 도착한다. 도 2에 도시되는 바와 같이, 상기 데이터는 대기 시간이 3과 같은 경우에 지연 사이클과 함께 도착한다. 결국, 버터플라이(4)를 계산하기 위하여, 프로세서는 상기 버터플라이 계산을 행하기 전에 1 사이클을 기다려야 한다. 통상적으로, 프로세서는 제 2 레이어(LAY2)의 전체 버터플라이 계산을 행하기 전에 이 예에서 L-2 사이클을 기다려야 한다. 따라서, 프로세서는 그 계산 시에 인터럽트된다.

따라서, 본 발명은 상기와 같은 기술적인 문제점을 해결하기 위하여, 부변환을 포함하는 이산 변환들을 계산하기 위한 장치를 제안하고 있으며, 상기 장치는 부변환 계산들의 결과들을 등록하기 위한 로컬 메모리를 포함하고, 부변환 계산은 몇 개의 계산 레이어들을 포함한다. 또한, 본 발명은 부변환 계산 동안에 장치의 대기 문제점을 피할 수 있는 관련 계산 방법을 제안하고 있다.

본 발명의 첫 번째 목적에 따르면, 종래의 기술적 문제의 해결책은, 계산 장치가 제1 부변환 및 제2 부변환의 계산 레이어들을 인터레이싱할 수 있는 계산 수단을 포함하는 것을 특징으로 한다.

본 발명의 제2 목적에 따르면, 이 해결책은, 상기 계산 방법이 제1 부변환 및 제2 부변환의 계산 레이어들을 인터레이싱하는 단계를 포함하는 것을 특징으로 한다.

이하, 상세하게 기술되는 바와 같이, 이러한 인터레이스는 2개의 연속 레이어들 간의 계산 시간을 증가시킬 수 있다. 따라서, 부변환의 기본 모듈을 위해 사용되는 데이터는 다른 부변환의 한 기본 모듈로부터 전송되는데 보다 더 많은 시간이 걸리며, 더이상 프로세서를 인터럽트할 필요가 없게 된다.

본 발명의 상기 및 다른 양상들은 후술되는 실시예를 참조하여 비제한적인 일례로써 명백해진다.

도 1은 종래 기술에 따른 장치에 의해 실행되는 이산 변환 계산을 위한 상호 접속 네트워크를 개략적으로 도시하는 도면.

도 2는 도 1에 도시되는 종래 기술의 계산 장치에 의한 기본 계산을 실행하는 사이클들(cycles)의 세트를 도시하는 도면.

도 3은 본 발명에 따른 계산 장치를 도시하는 도면.

도 4a는 도 3의 장치에 의한 이산 변환 계산을 도시하는 도면.

도 4b는 도 3의 장치에 의해 도 4b의 이산 변환 계산을 상세하게 도시하는 도면.

도 5는 도 3의 계산 장치에 의하여 실행되는 이산 변환 계산을 위한 상호 접속 네트워크를 개략적으로 도시하는 도면.

도 6은 도 3의 계산 장치에 의하여 기본 계산을 실행하는 사이클들의 세트를 도시하는 도면.

본 발명의 개시는 지상 텔레비전 분야에 사용되는 수신기의 이산 변환들을 계산하기 위한 장치의 일례에 관한 것이다.

송신기 및 수신기는 특히 지상 텔레비전 분야에서 채널(도시되지 않음)을 통한 신호 전송 분야의 전송 시스템 내에 사용된다. 송신기는 디지털 신호를 아날로그 신호로 변환한 신호를 변조하고, 상기 신호를 채널을 통해 전송한다. 채널의 출력에서, 신호는 디지털 신호를 아날로그 신호로 변환한 신호를 복조하는 수신기에 의해 수신된다.

DVB-T("Digital Video Broadcasting Terrestrial") 표준규격의 경우, 상이한기술, 예를 들면 복조 동안에 유럽의 OFDM("Orthogonal Frequency Division Multiplexing") 기술이 사용된다. 이 방법은 특히 이산 푸리에 변환들의 고속 계산들을 사용한다.

디지털 신호의 수신 동안에, 수신기는 샘플 패킷들 X_i(i≥0)dml 형태로 상기 신호를 수신한다. 샘플들은 DVB-T 표준 규격의 OFDM 수신기에 의해 크기가 2킬로바이트 또는 8킬로바이트인 패킷들로 수신되며, 이 수신기는 복조기를 포함한다. 패킷들은 수신기에 의해 복조된다.

복조는 상기 수신기에 포함되는 이산 변환들을 계산하기 위한 장치에 의해 실행되며, 이산 변환은 부변환들을 포함한다. 상기 계산 장치 FFTP는 도 3에 도시되며, 통상적으로 프로세서이다. 이 프로세서는 로컬 메모리(RAM2), 제어 수단(CNTRL) 및 계산 수단(CAL_M)을 포함한다. 변환들을 계산하기 위한 장치(FFTP)는 외부 글로벌 메모리(RAM1)에 액세스한다.

글로벌 메모리(RAM1)는 수신된 신호의 샘플들 X_i의 저장을 허용하고, 로컬 메모리(RAM2)는 부변환 계산들의 결과들을 등록하게 하며, 부변환 계산은 몇 개의 계산 레이어들(LAY)을 포함한다. 상기 메모리로들은 바람직하게는 휘발성 및 재기록 가능한 메모리들이다.

이산 변환을 계산하기 위하여, 이하의 단계들이 행해진다. 128 데이터의 크기 또는 샘플들 갖는 이산 변환의 계산이 일례로서 취해진다. 도 4a 및 도 4b에 예시된 일례로 도시되는 바와 같이, 이러한 변환 계산은 16-픽셀 부변환들의 8회계산들로 나누어질 수 있으며, 8-데이터 부변환의 16회 계산들이 후속된다. 8-데이터 부변환은 3개 레이어들로 구성되며, 각 레이어는 실행되는 4회 기본 계산들을 포함하며, 기본 계산은 현재에는 버터플라이로 칭해지며, 버터플라이 계산는 2개의 입력 데이터를 요구하고, 2개의 계산된 출력 데이터를 공급한다. 계산 수단(CAL_M)에 포함되는 기본 모듈(도시되지 않음)은 버터플라이의 계산를 허용한다. 이러한 모듈은 덧셈들, 곱셈들 및 수 개의 레지스터들을 포함한다. 버터플라이 계산은 임의 대기시간(L)에 대하여 실행되며, 이 대기 시간(L)은 버터플라이 계산의 입력 데이터와 계산된 출력 데이터 사이에서 관찰되는 복수의 클럭 사이클들이다.

제1 단계에서, 제어 수단(CNTRL)은 패킷 샘플들 X_i및 변환 계산들의 결과들을 각각 수신하도록 글로벌 메모리(RAM1) 및 글로벌 메모리(RAM2)를 구성한다. 그 구성은 복조동안에 사용되는 복수의 푸리에 변환들의 함수로서 행해지며, 변환은 경우에 따라서 가변 크기를 가지며, 상기 경우에서는 2킬로바이트 또는 8킬로바이트를 가진다. 이러한 구성 단계는 당업자에게 공지되어 있으며, 따라서 더 상세하게 기술하지 않는다.

제2 단계에서, 계산 수단(CAL_M)은 제1 부변환 및 제2 부변환의 계산 레이어들을 교호적 방식(alternating manner)으로 인터레이싱함으로써 부변환을 계산한다. 인터레이스는 바람직하게는 동일 크기의 2개의 연속적인 부변환들 사이에서 행해진다. 8-데이터 부변환들에 대하여, 예를 들면 프로세서는 도 4b에 표시되는순서로, 즉 2개의 제 1 부변환들을 개시하고, 다음에 2개의 다음 부변환들 등을 개시함으로써 8-데이터 부변환들의 계산들을 개시한다. 따라서, 예를 들면 2개의 제 1 8-데이터 부변환들(SFFT0, SFFT0')에 대하여 인터레이싱이 존재한다. 상기 부변환들(SFFT0, SFFT0')은 각각 3개 레이어들((a, c, e), (b, d, f))를 포함한다. 도 5에 도시된 바와 같이, 상기 레이어들((a, c, e), (b, d, f))은 각각의 실행되는 4회 기본 계산을 포함한다. 따라서, 레이어(a)는 버터플라이들(a0, a1, a2, a3)을 포함하며, 레이어(c)는 버터플라이들(c4, c5, c6, c7)을 포함하고, 레이어(e)는 버터플라이들(e8, e9, e10, e11)을 포함한다. 동일하게, 레이어(b)는 버터플라이들(b0, b1, b2, b3)을 포함하고, 레이어(d)는 버터플라이들(d4, d5, d6, d7)을 포함하고, 레이어(f)는 버터플라이들(f8, f9, f10, f11)을 포함한다. 이러한 버터플라이 계산을 상기 버터플라이의 순차적인 순서로 실행하는 종래와는 대조적으로, 본 발명에 따른 계산 장치는 이하의 방법으로 버터플라이 계산들을 실행한다.

·제 1 부변환(SFFT0)의 제 1 레이어를 계산, 상기 레이어의 버터플라이 계산은 도 5에 표시된 순서로, 즉 버터플라이를 a0, a1, a2, a3 순으로 계산한다.

·제 2 부변환(SFFT0')의 제 1 레이어를 계산, 상기 레이어의 버터플라이 계산은 도 5에 표시된 순서로, 즉 버터플라이를 b0, b1, b2, b3 순으로 계산한다.

·제 1 부변환(SFFT0)의 제 2 레이어를 계산, 상기 레이어의 버터플라이 계산은 도 5에 표시된 순서로, 즉 버터플라이를 c4, c5, c6, c7 순으로 계산한다.

·제 2 부변환(SFFT0')의 제 2 레이어를 계산, 상기 레이어의 버터플라이 계산은 도 5에 표시된 순서로, 즉 버터플라이를 d4, d5, d6, d7 순으로 계산한다.

·제 1 부변환(SFFT0)의 제 3 레이어를 계산, 상기 레이어의 버터플라이 계산은 도 5에 표시된 순서로, 즉 버터플라이를 e8, e9, e10, e11 순으로 계산한다.

·제 2 부변환(SFFT0')의 제 3 레이어를 계산, 상기 레이어의 버터플라이 계산들은 도 5에 표시된 순서로, 즉 버터플라이를 f8, f9, f10, f11 순으로 계산한다; 더이상 계산될 어떠한 8-데이터 부변환도 없을 때까지, 즉 부변환들(SFFT7, SFFT7')까지 상기 동작이 계속된다.

쿨리-터키(Cooley-Tukey) 알고리즘으로 칭해지는 알고리즘이 이러한 버터플라이 계산들을 실행하는데 사용되며, 이 알고리즘은 또한 기수(radix) 2 알고리즘, 또는 더블(double) 기수로 알려져 있으며, 기수는 2에서 4까지 변화할 수 있다. 기수 2를 사용하는 변환 계산은 누승(power)이 2인 복수의 샘플들을 필요로 한다. 예를 들면, 2킬로바이트의 변환을 계산하기 위해서는, 256 16-데이터 부변환 계산들(즉, 부변환당 2³²기본 계산) 및 256 8-데이터 부변환 계산들(즉, 부변환당 2¹²기본 계산)을 하게 된다. 버터플라이 계산 및 특히 쿨리-터키 알고리즘은 당업자에게 공지되어 있기 때문에, 본 명세서에서는 기술하지 않는다.

도 5를 참조하면, 도 6의 도면에서, 제 1 8-데이터 부변환(SFFT0)의 제 2 레이어에서 첫 번째로 계산되고, 대기 시간(L)이 3인 버터플라이(e4)가 일례로서 취해진다. 버터플라이(c4)는 버터플라이들(a0, a1)의 데이터를 필요로 한다. 도시된 바와 같이, 제 1 부변환(SFFT0)의 제 1 레이어, 즉 버터플라이들(a0, a1, a2,a3)이 첫 번째로 계산된다. 두 번째로, 제 2 부변환(SFFT0')의 제 1 레이어, 즉 버터플라이들(b0, b1, b2, b3)이 계산된다. 마지막으로, 버터플라이(c4)가 8번째 사이클에서 계산된다. 제 1 레이어(a)의 버터플라이들(a0, a1)의 계산으로부터 얻어진 데이터는 상기의 경우에 버터플라이(c4)에 전송되는데 시간이 걸린다.

전술되는 2개의 부변환들 간의 계산들의 순차적인 순서는 "퍼펙트 셔플(perfect shuffle)"로 칭해지는 부변환에 대한 최적의 계산 순서에 기초하고 있다. 부변환의 상기 순열 또는 최적 순서는 버터플라이 블록 및 레이어의 오름차순에 대응한다. 도 5에서 음영 처리된 부분에서, 제 1 부변환(SFFT0)의 최적의 순서는 제 1 레이어(a)의 제 1 블록(a0), 제 2 블록(a1), 제 3 블록(a2), 제 4 블록(a3)의 계산, 다음에 제 2 레이어(c)의 제 1 블록(c4), 제 2 블록(c5), 제 3 블록(c6), 제 4 블록(c7)의 계산, 마지막으로 제 3 레이어(e)의 제 1 블록(e8), 제 2 블록(e9), 제 3 블록(e10), 제 4 블록(e11)의 계산에 대응한다. 도 5의 화이트 블록에서, 제 2 부변환(SFFT0')의 최적의 순서는, 제 1 레이어(b)의 제 1 블록(b0), 제 2 블록(b1), 제 3 블록(b2), 제 4 블록(b3)의 계산, 다음에 제 2 레이어(d)의 제 1 블록(d4), 제 2 블록(d5), 제 3 블록(d6), 제 4 블록(d7)의 계산, 마지막으로 제 3 레이어(f)의 제 1 블록(f8), 제 2 블록(f9), 제 3 블록(f10), 제 4 블록(f11)의 계산에 대응한다.

소정의 부변환에 대하여, 레이어(i+1)의 버터플라이(j)는 상기 변환의 레이어(i)의 버터플라이(j/2) 및 (j/2+Ns/4)에 의존하며, Ns는 계산되는 부변환의 크기이다. 예를 들면, 제 1 부변환(SFFT0)의 제 2 레이어의 제 2 버터플라이(C6)는,버터플라이들(a0, a2)인 상기 부변환의 제 1 레이어의 버터플라이(2/2=1) 및 (2/2+8/4=3)에 의존한다. 따라서, 레이어(i)의 블록 계산과 다음 레이어(i+1)에 의존하는 블록 계산 사이의 시간은, Tdep=Ns/2-(j/2+Ns/4)=j=Ns/4+j-(j/2)가 되도록 복수의 사이클들 Tdep에 대응하며, 여기서 Ns/2는 한 레이어에서 계산되는 버터플라이들의 수이다. 최악의 경우에, j=0인 경우, 최소 시간 Tdepmin은 Ns/4와 동일하다. Tdep>L인 경우, 상기는 Ns>4*L과 같다.

바람직하게는, 최적의 기수 2 순열 방법에 의해 계산되는 부변환에 대하여, 부변환의 크기가 부변환의 기수 2 버터플라이 계산의 대기시간(L)의 4배보다 작거나 또는 같을 경우에, 계산 수단(CAL_M)은 전술된 바와 같이 상기 부변환에 인터레이스를 실행한다. 다시말하면, 부변환의 크기가 대기시간(L)의 4배 보다 큰 경우에, 계산 수단(CAL_M)은 인터레이스를 실행하지 않는다.

전술된 일례에서, 대기시간(L)이 3시간인 경우에 16-데이터 부변환에 대하여 상기와 같은 인터레이스를 실행할 필요가 없다. 사실상, 16 데이터 부변환의 레이어에 대하여, 8개 버터플라이들을 계산할 필요가 있다. 따라서, 대기 시간이 3인 경우에, 상이한 계산들에 요구되는 데이터는 버터플라이에 대하여 전송되는데 시간이 걸린다. 부변환의 크기가 대기시간(L)의 4배보다 큰 것이 효과적이다. 따라서, 이 경우에 16-데이터 부변환들에 대하여 데이터를 전송하는 시간을 길게 하도록 인터레이스를 행할 필요는 없다. 8-데이터 부변환들의 계산 이전 또는 이후에, 프로세서는 도 4a에 표시된 순서로 인터레이스를 행하지 않고도 8번의 16-데이터 부변환들의 계산을 실행한다.

또한, 전술된 바와 같이 대기시간 간격(L)이 1과 같은 경우, 즉 계산이 개시되자마자, 결과가 얻어지며, 계산 수단(CAL_M)은 상기의 경우에 다음 레이어의 버터플라이 계산이 개시되자마자 레이어의 모든 데이터가 이용 가능하기 때문에 인터레이스를 결코 실행하지 않는다.

따라서, 이러한 인터레이스는 버터플라이 계산들에 필요하고, 한 버터플라이에서 다른 버터플라이로 전송되는 데이터에 대하여 시간이 남는다고 하는 것과, 한 사이클 또는 그 이상의 사이클 동안에 이러한 데이터의 전송을 위해 프로세서(FFTP)는 기다리지 않는다고 하는 이점이 있다.

마지막으로, 본 발명은 또한 로컬 메모리(RAM2)를 사용하고, 글로벌 메모리(RAM1)를 보다 적게 사용한다고 하는 부가적인 이점이 있다. 사실상, 각각의 부변환 계산에서, 로컬 메모리(RAM2)가 사용되고 있다. 변환들을 계산하기 위한 장치(FFTP)는 부변환들의 결과들을 전송하기 위한 글로벌 메모리(RAM1)에 액세스할 뿐이다. 따라서, 로컬 메모리에 대한 액세스가 글로벌 메모리에 대한 액세스보다 적게 소비되기 때문에 에너지 소비 절감 뿐만 아니라, 변환들을 계산하는 장치(FFTP)이외의 다른 장치들에 의한 동작들을 액세스하기 위해 글로벌 메모리를 프리(free)하게 하는 가능성이 있다.

본 발명의 범위는 상술된 실시예 및 그 내용, 예를 들면 다른 알고리즘이 사용되는 다른 실시예에 결코 제한되지 않음을 주의해야 한다.

또한, 본 발명은 OFDM 기술에 기초하는 복조기 이외의 다른 복조기를 사용할 수도 있다. 예를 들면, 주파수계(frequency domain)에서 미국에서 사용되는 VSB("Vestigial Sideband Modulation")기술이 사용될 수도 있다. 이 VSB 기술은 또한 주파수계에 사용될 경우 푸리에 변환을 사용한다. 신호 수신 동안에, 수신기는 1킬로바이트 또는 2킬로바이트의 샘플 패킷들의 형태로 디지털 신호를 수신한다.

또한, 본 발명은 푸리에 변환들에 결코 한정되지 않으며, 예를 들면 비디오 처리 어플리케이션에서 사용되는 이산 코사인 변환(discrete cosine transform: DCT)과 같은 다른 이산 변환으로 확장될 수 있음을 주의해야 한다.

본 발명은 지상 텔레비전 분야에 결코 한정되지 않으며, 다른 분야까지 확장될 수 있으며, 특히 이산 변환을 행하는 시스템을 사용하는 모든 분야들로까지 확장될 수 있다.

본 명세서에서 임의 참조 부호는 청구 범위를 한정하는 것으로 구성되지 않는다. 동사 "포함한다" 및 그 활용형을 사용의 사용은 청구 범위에서 기술되는 것이외의 다른 엘리먼트 또는 단계의 존재를 배제하지 않는다. 엘리먼트 또는 단계 앞의 관사 "a" 또는 "an"의 사용은 복수의 이러한 엘리먼트들 또는 단계들의 존재를 배제하지 않는다.

본 발명은 부변환들을 포함하는 이산 변환들을 계산하기 위한 장치를 제공하며, 또한, 본 발명은 상기 장치에 사용되는 계산 방법을 제공한다.

Claims (10)

1. 부변환들(sub-transforms)을 포함하는 이산 변환들을 계산하는 장치(FFTP)로서, 상기 장치는 부변환 계산들의 결과들을 등록하기 위한 로컬 메모리(RAM2)를 포함하며, 부변환 계산은 몇 개의 계산 레이어들을 포함하는 이산 변환 계산 장치에 있어서, 제1 부변환 및 제2 부변환의 계산 레이어들을 인터레이싱(interlacing)할 수 있는 계산 수단(CAL_M)을 포함하는 것을 특징으로 하는, 이산 변환 계산 장치.
2. 제1항에 있어서, 상기 계산 수단(CAL_M)은 동일 크기의 2개의 연속적인 부변환들 사이에서 인터레이스를 실행할 수 있는, 인산 변환 계산 장치.
3. 제1항에 있어서, 상기 계산 수단(CAL_M)은 부변환이 부변환의 기본 계산의 대기 시간(latency)(L)의 4배보다 작거나 또는 같은 크기를 가지는 경우, 인터레이스를 실행하는, 이산 변환 계산 장치.
4. 제3항에 있어서, 부변환은 최적의 순열(permutation)을 갖는 계산 방법에 기초하는, 이산 변환 계산 장치.
5. 부변환들을 포함하는 이산 변환들을 계산하는 방법으로서, 상기 방법은 로컬 메모리(RAM2)에 부변환 계산들의 결과들을 등록하기에 적절한, 이산 변환 방법에있어서, 제1 부변환 및 제2 부변환의 계산 레이어들을 인터레이싱하는 단계를 포함하는 것을 특징으로 하는, 이산 변환 계산 방법.
6. 제5항에 있어서, 상기 인터레이스는 동일 크기의 2개의 연속적인 부변환들 사이에서 실행되는, 이산 변환 계산 방법.
7. 제5항에 있어서, 상기 인터레이스는 부변환이 부변환의 기본 계산의 대기 시간(L)의 4배보다 작거나 또는 같은 크기를 가지는 경우 실행되는, 이산 변환 계산 방법.
8. 제7항에 있어서, 부변환은 최적의 순열을 갖는 계산 방법에 기초하는 것인, 이산 변환 계산 방법.
9. 청구항 제1항 기재의 이산 변환들을 계산하기 위한 장치(FFTP)를 구비하는 복조기를 포함하는 수신기로서, 상기 수신기는 샘플들의 패킷(packet)을 수신하기 위해 적응되며, 상기 패킷은 상기 장치(FFTP)에 의하여 복조되는 것을 특징으로 하는, 수신기.
10. 신호를 변조하여 상기 신호를 채널을 통해 수신기에 전송하는 송신기를 포함하는 전송 시스템으로서, 상기 수신기는 청구항 제1항 기재의 장치(FFTP)에 의하여상기 신호를 복조하는, 전송 시스템.