KR20030012238A - Package having passive element - Google Patents

Package having passive element Download PDF

Info

Publication number
KR20030012238A
KR20030012238A KR1020010046193A KR20010046193A KR20030012238A KR 20030012238 A KR20030012238 A KR 20030012238A KR 1020010046193 A KR1020010046193 A KR 1020010046193A KR 20010046193 A KR20010046193 A KR 20010046193A KR 20030012238 A KR20030012238 A KR 20030012238A
Authority
KR
South Korea
Prior art keywords
pcb board
substrate base
semiconductor chip
package
pads
Prior art date
Application number
KR1020010046193A
Other languages
Korean (ko)
Inventor
윤종광
김영수
Original Assignee
주식회사 글로텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 글로텍 filed Critical 주식회사 글로텍
Priority to KR1020010046193A priority Critical patent/KR20030012238A/en
Publication of KR20030012238A publication Critical patent/KR20030012238A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE: A semiconductor having passive elements is provided to prevent deterioration of signal characteristics and to enhance circuit density of the board by mounting three-dimensionally passive elements(capacitors, inductors, resistances, filters, etc,.) onto a semiconductor chip. CONSTITUTION: The semiconductor package includes a substrate base(110) on which a semiconductor chip(112) is mounted only. A plurality of passive elements(116), such as capacitors, inductors, resistors, filters, etc. are mounted within the space among pads which is formed at a uniform interval underneath the substrate base(110). Each passive device is electrically connected with the semiconductor chip(112). There is provided with a housing(120) for connecting the substrate base(110) with a PCB board(130). A plurality of connecting pins(122), corresponding to each pad, are provided to penetrate the housing from the lower side to the top side thereof so as to be protruded at a designated height. The lower part of each connecting pin(122) is connected to input/output nodes of the PCB board(130) via a solder(124). A compressing member(150) is provided to be fixed around the top of the substrate base and the PCB board for electrically connecting the corresponding pad, the connecting pin, and an input/output node.

Description

수동소자 내장형 패키지{PACKAGE HAVING PASSIVE ELEMENT}Passive device built-in package {PACKAGE HAVING PASSIVE ELEMENT}

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 적어도 수동소자가 탑재되는 고 밀도형의 SiP(System in Package)를 구현하는데 적합한 수동소자내장형 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a passive device embedded package suitable for implementing a high density SiP (System in Package) in which at least passive devices are mounted.

잘 알려진 바와 같이, 통상의 반도체 패키지는 하나의 반도체 칩이 탑재(Single Chip Package)되거나 혹은 적어도 두 개의 반도체 칩을 탑재(Multi Chip Package)한 형태를 갖는다.As is well known, a conventional semiconductor package has a form in which one semiconductor chip is mounted (Single Chip Package) or at least two semiconductor chips (Multi Chip Package).

한편, 반도체 패키지를 이용하여 특정의 전자 회로 세트를 구현하는데 있어서는 반도체 패키지 뿐만 아니라 특성 열화가 없는 신호의 전달에 필수적인 여러 가지 기능성 소자들(커패시터, 인덕터, 저항, 필터 등)을 필요로 하는데, 통상 이러한 기능성 소자들은 반도체 패키지가 장착되는 PCB 보드 상에 장착된다.On the other hand, implementing a specific set of electronic circuits using a semiconductor package requires not only the semiconductor package but also various functional elements (capacitors, inductors, resistors, filters, etc.) essential for signal transmission without characteristic deterioration. These functional devices are mounted on a PCB board on which a semiconductor package is mounted.

그러나, 이러한 방식의 경우 신호 특성의 열화 방지 등에 필수적인 기능성 소자들을 PCB 보드 상에 장착하기 때문에 PCB 보드의 면적이 불필요하게 커지게 되는 문제(보드 밀도의 저하 문제)가 있으며, 이러한 문제가 제품의 경박 단소화를 저해시키는 요인으로 작용하게 된다.However, in this method, there is a problem that the area of the PCB board becomes unnecessarily large (a problem of lowering board density) because the functional elements essential for preventing deterioration of signal characteristics are mounted on the PCB board. It acts as a factor that inhibits shortening.

또한, 종래 방식은 PCB 보드 상에 기능성 소자를 직접 장착하기 때문에 신호선의 길이가 길어져 신호 전달의 지연이 발생하거나 혹은 신호 전달 과정에서 노이즈가 삽입되는 문제가 있으며, 이러한 문제들로 인해 신호 특성의 근본적인 열화를 방지하는데는 한계를 가질 수밖에 없었다.In addition, the conventional method directly mounts a functional element on the PCB board, so that the length of the signal line is long, resulting in a delay in signal transmission or noise being inserted in the signal transmission process. There was no limit to preventing deterioration.

따라서, 이러한 문제점들을 극복하기 위한 방편으로서, 기능성 소자가 반도체 칩에 일체로 형성되는 SoC(System on Chip)와 기능성 소자가 패키지 형태로 내장되는 SiP(System in Package)가 있다.Accordingly, as a way to overcome these problems, there are a System on Chip (SoC) in which a functional device is integrally formed on a semiconductor chip, and a System in Package (SiP) in which a functional device is packaged.

상기에서, SoC는 반도체 칩에 많은 기능을 추가함에 따라 반도체 칩의 개발기간이 길어지고 제조 공정이 복잡하고 어렵다는 문제가 있기 때문에 최근 들어서는 개발 기간이 짧고 제조가 용이하며 저 가격으로 구현할 수 있는 SiP의 활용이 확대되고 있다. 여기에서, 본 발명은 SiP의 구조 개선에 관련된다.In the above, the SoC has a problem that the development period of the semiconductor chip is longer and the manufacturing process is complicated and difficult as the many functions are added to the semiconductor chip. Therefore, in recent years, the development time of the SiP is short, easy to manufacture, and low cost. The use is expanding. Here, the present invention relates to the improvement of the structure of SiP.

잘 알려진 바와 같이, SiP는 솔더 볼을 이용하는 볼 그리드 어레이(BGA : Ball Grid Array)가 일반적인데, BGA 패키지의 일 예로서는 도 4에 도시된 바와 같은 것이 있다.As is well known, SiP is generally a ball grid array (BGA) using solder balls. An example of a BGA package is as shown in FIG.

도 4는 종래의 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도로서, 기판 베이스(420), 반도체 칩(422), 기능성 소자(424) 및 보호막(426)을 포함하며, 이러한 구조의 종래 패키지는 솔더 볼(412)을 통해 PCB 보드(410)상에 전기적으로 접착된다.4 is a cross-sectional view of a conventional passive device embedded package mounted on a PCB board, and includes a substrate base 420, a semiconductor chip 422, a functional device 424, and a protective film 426. Is electrically bonded onto the PCB board 410 through solder balls 412.

즉, 종래 패키지는 폴리머 또는 세라믹 등으로 된 기판 베이스(420) 상에 도시 생략된 다수의 외부 리드를 갖는 반도체 칩(422)을 다이 본딩(와이어 본딩)하고, 신호 처리에 필요로 하는 하나 또는 다수의 기능성 소자(424)를 기판 베이스(420) 상에 각각 접착한 후, 기판 베이스(420)의 전면을 에폭시 수지 등으로 봉지(encapsulation)함으로서 그 제조를 완성한다.That is, the conventional package die-bonds (wire bonds) the semiconductor chip 422 having a plurality of external leads (not shown) on a substrate base 420 made of polymer, ceramic, or the like, and has one or more required for signal processing. After the functional elements 424 are bonded onto the substrate base 420, the entire surface of the substrate base 420 is encapsulated with an epoxy resin or the like to complete its manufacture.

이와 같은 일련의 과정을 통해 제조된 반도체 패키지는 솔더 볼(412)을 이용하여 PCB 보드(410) 상의 목표로 하는 위치에 장착(전기적인 접착)된다. 즉, 솔더 볼을 통해 패키지의 각 입출력 노드와 PCB 보드 내 대응하는 각 입출력 노드간이 전기적으로 접착된다.The semiconductor package manufactured through such a series of processes is mounted (electrically bonded) to the target position on the PCB board 410 using the solder balls 412. That is, the solder balls electrically bond between each input / output node of the package and each corresponding input / output node in the PCB board.

그러나, 상술한 바와 같은 종래 패키지는 기판 베이스 상에 신호 처리를 위해 필요로 하는 기능성 소자를 탑재하기 때문에, PCB 보드 상에 기능성 소자를 직접 탑재하는 방식에 비해서는 신호 특성의 열화를 어느 정도 억제할 수 있지만, 기판 베이스의 면적이 불필요하게 커진다는 문제가 여전히 존재하며, 기능성 소자 탑재를 위한 패드 사이즈가 와이어 본딩 패드 사이즈보다 훨씬 크기 때문에 기판 베이스의 회로 밀도가 낮아질 수밖에 없다는 단점을 갖는다.However, since the conventional package as described above mounts the functional elements required for signal processing on the substrate base, the deterioration of signal characteristics can be suppressed to some extent as compared with the method of directly mounting the functional elements on the PCB board. However, there is still a problem that the area of the substrate base is unnecessarily large, and there is a disadvantage that the circuit density of the substrate base must be lowered because the pad size for mounting the functional element is much larger than the wire bonding pad size.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 기능성 소자를 반도체 칩과 입체적 구조로 장착함으로써 신호 특성의 열화를 방지함과 동시에 보드의 회로 밀도를 증진시킬 수 있는 수동 소자 내장형 패키지를 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above-mentioned problems of the prior art, by mounting a functional device in a three-dimensional structure with a semiconductor chip to prevent the deterioration of signal characteristics and at the same time to improve the circuit density of the board package The purpose is to provide.

상기 목적을 달성하기 위한 일 형태에 따른 본 발명은, 적어도 하나의 반도체 칩과 다수의 기능성 소자를 갖는 수동소자 내장형 패키지에 있어서, 상부에 적어도 하나의 반도체 칩이 탑재된 기판 베이스; 상기 기판 베이스의 하부에 형성된 각 패드 사이의 공간에 장착되어 상기 반도체 칩에 전기적으로 연결되는 다수의 기능성 소자; 상기 각 패드에 대응하는 다수의 접속핀이 하부로부터 내부를 관통하여 그 상부 표면보다 소정 높이만큼 균일하게 돌출 형성되고, 상기 각 접속핀의 하부가 솔더를 통해 PCB 보드내의 대응하는 각 입출력 노드에 접착되며, 상기 각 접속핀의 돌출 상부가 대응하는 각 패드에 전기적으로 접촉되는 하우징; 및 일단이 상기 기판 베이스의 상부 외곽 부분을 소정 길이만큼 에워싸는 형태로 접촉되고 타단이 상기 PCB 보드 상에 접촉 고정됨으로써, 각각 대응하는 패드, 접속핀 및 입출력노드간을 전기적으로 접촉시키는 압착 수단으로 이루어진 수동소자 내장형 패키지를 제공한다.According to one aspect of the present invention, there is provided a passive element-embedded package having at least one semiconductor chip and a plurality of functional elements, comprising: a substrate base having at least one semiconductor chip mounted thereon; A plurality of functional elements mounted in spaces between the pads formed under the substrate base and electrically connected to the semiconductor chips; A plurality of connecting pins corresponding to the pads penetrate the inside from the bottom and uniformly protrude by a predetermined height from the upper surface thereof, and the lower portion of each connecting pin is bonded to each corresponding input / output node in the PCB board through solder. A housing in which the protruding upper portion of each connection pin is in electrical contact with a corresponding pad; And a crimping means, one end of which contacts the upper outer portion of the substrate base by a predetermined length and the other end is fixed by contact on the PCB board, thereby electrically contacting corresponding pads, connecting pins, and input / output nodes, respectively. Packages with passive components are available.

상기 목적을 달성하기 위한 다른 형태에 따른 본 발명은, 적어도 하나의 반도체 칩과 다수의 기능성 소자를 갖는 수동소자 내장형 패키지에 있어서, 상부에 적어도 하나의 반도체 칩이 탑재된 기판 베이스; 상기 반도체 칩의 상부에 탑재된 방열 소자; 상기 기판 베이스의 하부에 형성된 각 패드 사이의 공간에 장착되어 상기 반도체 칩에 전기적으로 연결되는 다수의 기능성 소자; 상기 각 패드에 대응하는 다수의 접속핀이 하부로부터 내부를 관통하여 그 상부 표면보다 소정 높이만큼 균일하게 돌출 형성되고, 상기 각 접속핀의 하부가 솔더를 통해 PCB 보드내의 대응하는 각 입출력 노드에 접착되며, 상기 각 접속핀의 돌출 상부가 대응하는 각 패드에 전기적으로 접촉되는 하우징; 및 일단이 상기 방열 소자의 상부 외곽 부분을 소정 길이만큼 에워싸는 형태로 접촉되고 타단이 상기 PCB 보드 상에 접촉 고정됨으로써, 각각 대응하는 패드, 접속핀 및 입출력 노드간을 전기적으로 접촉시키는 압착 수단으로 이루어진 수동소자 내장형 패키지를 제공한다.According to another aspect of the present invention, there is provided a passive device embedded package having at least one semiconductor chip and a plurality of functional elements, comprising: a substrate base having at least one semiconductor chip mounted thereon; A heat dissipation element mounted on the semiconductor chip; A plurality of functional elements mounted in spaces between the pads formed under the substrate base and electrically connected to the semiconductor chips; A plurality of connecting pins corresponding to the pads penetrate the inside from the bottom and uniformly protrude by a predetermined height from the upper surface thereof, and the lower portion of each connecting pin is bonded to each corresponding input / output node in the PCB board through solder. A housing in which the protruding upper portion of each connection pin is in electrical contact with a corresponding pad; And a crimping means for contacting the upper outer portion of the heat dissipating element by a predetermined length and fixing the other end on the PCB board so as to electrically contact corresponding pads, connection pins, and input / output nodes, respectively. Packages with passive components are available.

도 1은 본 발명의 제 1 실시 예에 따른 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도,1 is a cross-sectional view of mounting a passive element embedded package according to a first embodiment of the present invention on a PCB board;

도 2는 도 1에 도시된 참조부호 A부분의 확대 단면도,FIG. 2 is an enlarged cross-sectional view of part A of FIG. 1;

도 3은 본 발명의 제 2 실시 예에 따른 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도,3 is a cross-sectional view of mounting a passive element embedded package according to a second embodiment of the present invention on a PCB board;

도 4는 종래의 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도.Figure 4 is a cross-sectional view of a conventional passive element embedded package mounted on a PCB board.

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

110 : 기판 베이스 112 : 반도체 칩110: substrate base 112: semiconductor chip

114 : 패드 116 : 기능성 소자114: pad 116: functional element

120 : 하우징 122 : 접속핀120 housing 122 connection pin

124 : 솔더 130 : PCB 보드124: solder 130: PCB board

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 핵심 기술요지는, 기판 베이스의 상부에 반도체 칩과 다수의 기능성 소자를 탑재하고 솔더볼을 이용하여 기판 베이스를 PCB 보드 상에 접착하는 종래 패키지와는 달리, 기판 베이스의 상부에는 반도체 칩을 탑재하고 그 하부에는 각 패드 사이의 공간상에 신호 특성의 열화 방지에 필요로 하는 하나 또는 다수의 기능성 소자(예를 들면, 커패시터, 인덕터, 저항, 필터 등)를 장착하며(즉, 반도체 칩과 기능성 소자의 입체적 탑재), 각 패드에 대응하는 다수의 접속핀이 균일한 높이로 돌출 형성된 하우징을 각 접속핀의 일 측(즉, 하부 측)이 PCB 보드 상의 대응하는 입출력 노드에 연결되도록 솔더를 이용하여 접착하고, 압착부재를 이용하여 각 패드와 대응하는 각 접속핀이 전기적으로 접촉 및 접촉 유지되도록 한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.A key technical aspect of the present invention is that unlike a conventional package in which a semiconductor chip and a plurality of functional elements are mounted on an upper portion of a substrate base and a substrate is attached to a PCB board using solder balls, a semiconductor chip is placed on an upper portion of the substrate base. And one or more functional elements (e.g., capacitors, inductors, resistors, filters, etc.) required in the space between each pad to prevent deterioration of signal characteristics (i.e., semiconductor chips and Three-dimensional mounting of functional elements), and the solder is formed so that one side (i.e., the bottom side) of each connection pin is connected to the corresponding input / output node on the PCB board. By means of a pressing member, and by using a crimping member, the respective contact pins corresponding to each pad are electrically contacted and held in contact with each other. Through it is possible to easily accomplish what the purpose of the present invention.

[실시 예1]Example 1

도 1은 본 발명의 제 1 실시 예에 따른 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도이다.1 is a cross-sectional view of a passive element embedded package according to a first embodiment of the present invention mounted on a PCB board.

도 1을 참조하면, 본 발명의 수동소자 내장형 패키지는, 기판 베이스 상에 반도체 칩과 다수의 기능성 소자가 탑재되는 전술한 종래 기술과는 달리, 기판 베이스(110)의 상부(예를 들면, 상부 중앙 부분)에는 반도체 칩(112)만 탑재되고 신호 특성의 열화 방지에 필요로 하는 다수의 기능성 소자들(116)(예를 들면, 커패시터, 인덕터, 저항, 필터 등)은 기판 베이스(110)의 하부에 일정 간격으로 형성된 각 패드, 즉 도 1에 도시된 참조부호 A부분의 확대 단면을 보여주는 도 2에 도시된바와 같이, 각 패드(114) 사이의 공간상에 장착된다.Referring to FIG. 1, the passive element embedded package according to the present invention is different from the above-described conventional technology in which a semiconductor chip and a plurality of functional elements are mounted on a substrate base. In the center portion, only the semiconductor chip 112 is mounted, and a number of functional elements 116 (eg, a capacitor, an inductor, a resistor, a filter, etc.) required for preventing deterioration of signal characteristics are formed on the substrate base 110. As shown in FIG. 2 showing an enlarged cross-section of each pad formed at regular intervals in the lower portion, that is, the portion A of FIG. 1, it is mounted on the space between the pads 114. As shown in FIG.

이때, 본 실시 예를 예시적으로 도시한 도 1에서는 기판 베이스(110) 상에 플립칩 본딩을 통해 반도체 칩(112)을 탑재하는 구조를 일 예로서 도시하고 있으나, 본 실시 예가 반드시 이에 한정되는 것은 아니며 와이어 본딩과 보호층을 이용하여 반도체 칩을 탑재한 구조나 혹은 기타 다른 방법으로 탑재한 구조를 채용하더라도 무방하다.1 illustrates an example in which the semiconductor chip 112 is mounted on the substrate base 110 through flip chip bonding, but the present embodiment is not limited thereto. It is not necessary to employ a structure in which a semiconductor chip is mounted using wire bonding and a protective layer, or a structure mounted in other ways.

또한, 하우징(120)은 기판 베이스(110)와 PCB 보드(130) 간을 전기적으로 연결하는 부재인 것으로, 기판 베이스(110)의 하부에 형성된 각 패드(114)에 대응하는 다수의 접속핀(122)이 하우징(120)의 하부로부터 내부를 관통하여 하우징(120)의 상부보다 소정 높이 만큼 돌출되는 형태로 형성되는데, 이때 각 접속핀(122)의 높이는 균일하게 유지할 필요가 있으며, 접속핀(122)으로는, 예를 들면 구리 접속핀 등을 사용할 수 있다.In addition, the housing 120 is a member for electrically connecting the substrate base 110 and the PCB board 130, and includes a plurality of connection pins corresponding to the respective pads 114 formed under the substrate base 110. 122 is formed so as to penetrate the inside from the lower portion of the housing 120 to a predetermined height than the upper portion of the housing 120, wherein the height of each connection pin 122 needs to be maintained uniformly, the connection pin ( 122), a copper connecting pin etc. can be used, for example.

한편, 하우징(120)의 내부를 관통하는 형태로 형성된 각 접속핀(122)의 하부 측은 솔더(124)를 통해 PCB 보드(130)내의 도시 생략된 각 입출력 노드에 전기적으로 접착된다. 따라서, 일 측이 솔더(124)를 통해 PCB 보드(130)의 대응하는 입출력 노드에 접속되며 하우징(120)의 내부를 관통하여 상부 외측으로 돌출 형성되는 각 접속핀(122)들은 하우징(120)을 통해 지지되는 형태를 갖는다.On the other hand, the lower side of each connecting pin 122 formed to penetrate the interior of the housing 120 is electrically bonded to each input and output node not shown in the PCB board 130 through the solder 124. Accordingly, each of the connection pins 122 having one side connected to the corresponding input / output node of the PCB board 130 through the solder 124 and protruding outwardly through the inside of the housing 120 may include the housing 120. It is supported by the form.

다음에, 각 패드들(114) 사이에 기능성 소자들(116)이 장착된 기판 베이스(110) 하부의 각 패드들(114)은 하우징(120)을 통해 지지되는 대응하는 각 접속핀들(122)에 정렬되는 형태로 올려지고, 일단이 기판 베이스(110)의 상부 외곽부분을 소정 길이만큼 에워싸는 형태로 접촉되고 타단이 PCB 보드(130) 상에 소정 넓이만큼 접촉되는 압착 부재(150)가 올려지며, 이때 PCB 보드(130) 상에 접촉되는 압착 부재(150)의 타단 측에는 압착 부재(150)와 PCB 보드(130)간을 관통하여 고정할 수 있는 고정 부재(152)가 형성되어 있다. 여기에서, 고정 부재(152)로서는, 예를 들면 고정핀, 스크류 등이 사용될 수 있다.Next, each of the pads 114 below the substrate base 110 on which the functional elements 116 are mounted between the respective pads 114 is connected to the corresponding respective connecting pins 122 supported through the housing 120. The pressing member 150 is placed to be aligned in the form, the one end is contacted in a form surrounding the upper outer portion of the substrate base 110 by a predetermined length, and the other end is contacted by a predetermined width on the PCB board 130. At this time, the other end of the pressing member 150 in contact with the PCB board 130 is formed with a fixing member 152 that can be fixed through the pressing member 150 and the PCB board 130. Here, for example, a fixing pin, a screw, or the like may be used as the fixing member 152.

따라서, 상술한 바와 같이, 다수의 접속핀들(122)이 형성된 하우징(120)이 솔더(124)를 통해 PCB 보드(130) 상에 접착되고, 반도체 칩(112)과 다수의 기능성 소자들(114)이 장착된 기판 베이스(110)가 하우징(120)을 통해 지지되는 각 접속핀들(122)의 상부에 정렬되어 올려지며, 압착 부재(150)의 일단이 기판 베이스(110)의 상부 일부를 덮는 형태로 올려진 상태에서 압착 부재(150)의 타단에 있는 고정 부재(152)를 조립하면, 기판 베이스(110)의 하부에 형성된 패드들(114)과 대응하는 각 접속핀들(122) 및 PCB 보드(130) 내의 대응하는 각 입출력 노드들간이 전기적으로 연결되는 구조로 된다.Accordingly, as described above, the housing 120 having the plurality of connection pins 122 formed thereon is bonded onto the PCB board 130 through the solder 124, and the semiconductor chip 112 and the plurality of functional elements 114 are formed. ) Is mounted on the substrate base 110 is aligned with the upper portion of the connection pins 122 supported through the housing 120, one end of the pressing member 150 covers the upper portion of the substrate base 110 When the fixing member 152 at the other end of the crimping member 150 is assembled in the raised state, the connection pins 122 and the PCB boards corresponding to the pads 114 formed on the lower portion of the substrate base 110 are assembled. The corresponding input / output nodes in the 130 are electrically connected.

따라서, 본 실시 예에 따른 수동소자 내장형 패키지는, 종래 패키지에서와 같이 기판 베이스 상에 다수의 기능성 소자를 직접 장착하지 않고, 기판 베이스의 하부 측(즉, 각 패드 사이의 공간 부분)에 장착하기 때문에 기능성 소자의 연결을 위해 필요로 하는 신호선의 길이가 증가하는 것을 억제하면서도 보드에서의 회로 밀도를 현저하게 높일 수 있다.Therefore, the passive element embedded package according to the present embodiment is mounted on the lower side of the substrate base (ie, the space portion between each pad) without directly mounting a plurality of functional elements on the substrate base as in the conventional package. This can significantly increase the circuit density on the board while suppressing the increase in the length of the signal lines required for the connection of the functional elements.

그러므로, 본 실시 예에 따른 패키지는 기능성 소자의 입체적 구조 장착을 통해 회로 밀도를 현저하게 높임으로써, 각종 전자 제품의 경박 단소화를 실현하는데 크게 이바지할 수 있다.Therefore, the package according to the present embodiment can greatly contribute to realizing light and small reduction of various electronic products by remarkably increasing the circuit density by mounting the three-dimensional structure of the functional element.

[실시 예2]Example 2

도 3은 본 발명의 제 2 실시 예에 따른 수동소자 내장형 패키지를 PCB 보드 상에 장착한 단면도이다.3 is a cross-sectional view of a passive element embedded package according to a second embodiment of the present invention mounted on a PCB board.

도 3을 참조하면, 본 실시 예에 따른 수동소자 내장형 패키지는, 기판 베이스(110)의 상부에 탑재된 반도체 칩(112)에서 발생하는 열을 방출하기 위한 방열 소자(140)를 더 구비한다는 점이 다를 뿐 나머지 구성부재들은 실질적으로 전술한 실시 예의 그것들과 동일하다. 따라서, 여기에서는 불필요한 중복 기재를 피하기 위하여 실질적으로 동일한 구성부재들의 설명에 대해서 그 설명을 생략한다.Referring to FIG. 3, the passive element embedded package according to the present exemplary embodiment further includes a heat dissipation element 140 for dissipating heat generated from the semiconductor chip 112 mounted on the substrate base 110. The remaining components, which are different, are substantially the same as those of the above-described embodiment. Therefore, in order to avoid unnecessary overlapping description, the description of the substantially identical structural member is abbreviate | omitted here.

즉, 반도체 칩(112)의 상부에 방열 소자(140)가 탑재되고, 압착 부재(150)의 일단이 방열 소자(140)의 상부 외곽 부분을 소정 길이만큼 에워싸는 형태로 접촉되고 타단이 PCB 보드(130) 상에 소정 넓이만큼 접촉되는 형태로 올려져 고정 부재(152)에 의해 조립된다.That is, the heat dissipation element 140 is mounted on the upper portion of the semiconductor chip 112, one end of the crimping member 150 contacts the upper outer portion of the heat dissipation element 140 by a predetermined length, and the other end is connected to the PCB board ( It is mounted on the 130 in contact with a predetermined width and assembled by the fixing member 152.

따라서, 본 실시 예에 따른 수동소자 내장형 패키지는, 전술한 실시 예1에서와 동일한 결과를 얻을 수 있다.Therefore, the passive element built-in package according to the present embodiment can obtain the same result as in the above-described first embodiment.

또한, 본 실시 예를 예시적으로 도시한 도 3에서는 기판 베이스(110) 상에 플립칩 본딩을 통해 반도체 칩(112)을 탑재하는 구조를 일 예로서 도시하고 있으나, 본 실시 예가 반드시 이에 한정되는 것은 아니며 와이어 본딩과 보호층을 이용하여 반도체 칩을 탑재한 구조나 혹은 기타 다른 방법으로 탑재한 구조를 채용하더라도 무방하다.3 illustrates an example in which the semiconductor chip 112 is mounted on the substrate base 110 through flip chip bonding, but the present embodiment is not limited thereto. It is not necessary to employ a structure in which a semiconductor chip is mounted using wire bonding and a protective layer, or a structure mounted in other ways.

이상 설명한 바와 같이 본 발명에 따르면, 반도체 칩과 동일 평면상에 기능성 소자를 장착하는 종래 패키지와는 달리, 기판 베이스의 상부에는 반도체 칩을 탑재하고 그 하부에는 각 패드 사이의 공간상에 신호 특성의 열화 방지에 필요로 하는 하나 또는 다수의 기능성 소자들을 장착하며, 각 패드에 대응하는 다수의 접속핀이 하부로부터 내부를 관통하여 그 상부 표면보다 소정 높이만큼 균일하게 돌출 형성되어 하우징에 의해 지지되는 각 접속핀의 일 측(즉, 하부 측)이 PCB 보드 상의 대응하는 입출력 노드에 연결되도록 솔더를 이용하여 접착하고, 기판 베이스를 포획하는 형태의 압착부재를 이용하여 각 패드와 대응하는 각 접속핀을 전기적으로 접촉 및 접촉 유지시킴으로써, 기능성 소자의 연결에 필요로 하는 신호선의 길이 증가를 억제함과 동시에 보드에서의 회로 밀도를 현저하게 높일 수가 있다.As described above, according to the present invention, unlike the conventional package in which the functional element is mounted on the same plane as the semiconductor chip, the semiconductor chip is mounted on the upper part of the substrate base, and the signal characteristics on the space between the pads are lower than the semiconductor chip. Each one or more functional elements required to prevent deterioration are mounted, and a plurality of connection pins corresponding to each pad penetrate the inside from the bottom to be uniformly protruded by a predetermined height from the upper surface thereof to be supported by the housing. One side of the connection pin (ie, the lower side) is bonded using solder so that it is connected to the corresponding input / output node on the PCB board, and each contact pin corresponding to each pad is connected by using a crimping member that captures the substrate base. By making electrical contact and keeping in contact, at the same time suppressing the increase in the length of the signal line required for the connection of the functional elements The circuit density on the board can be significantly increased.

Claims (4)

적어도 하나의 반도체 칩과 다수의 기능성 소자를 갖는 수동소자 내장형 패키지에 있어서,In the passive element embedded package having at least one semiconductor chip and a plurality of functional elements, 상부에 적어도 하나의 반도체 칩이 탑재된 기판 베이스;A substrate base on which at least one semiconductor chip is mounted; 상기 기판 베이스의 하부에 형성된 각 패드 사이의 공간에 장착되어 상기 반도체 칩에 전기적으로 연결되는 다수의 기능성 소자;A plurality of functional elements mounted in spaces between the pads formed under the substrate base and electrically connected to the semiconductor chips; 상기 각 패드에 대응하는 다수의 접속핀이 하부로부터 내부를 관통하여 그 상부 표면보다 소정 높이만큼 균일하게 돌출 형성되고, 상기 각 접속핀의 하부가 솔더를 통해 PCB 보드내의 대응하는 각 입출력 노드에 접착되며, 상기 각 접속핀의 돌출 상부가 대응하는 각 패드에 전기적으로 접촉되는 하우징; 및A plurality of connecting pins corresponding to the pads penetrate the inside from the bottom and uniformly protrude by a predetermined height from the upper surface thereof, and the lower portion of each connecting pin is bonded to each corresponding input / output node in the PCB board through solder. A housing in which the protruding upper portion of each connection pin is in electrical contact with a corresponding pad; And 일단이 상기 기판 베이스의 상부 외곽 부분을 소정 길이만큼 에워싸는 형태로 접촉되고 타단이 상기 PCB 보드 상에 접촉 고정됨으로써, 각각 대응하는 패드, 접속핀 및 입출력 노드간을 전기적으로 접촉시키는 압착 수단으로 이루어진 수동소자 내장형 패키지.One end of the substrate base is contacted in a shape that surrounds the upper portion of the substrate by a predetermined length, and the other end is fixed by contact on the PCB board, so that each of the pads, connecting pins and the pressing means consisting of the pressing means for electrically contacting each other between the input and output nodes, respectively. Device embedded package. 제 1 항에 있어서, 상기 압착 수단은 고정핀 또는 스크류를 통해 상기 PCB 보드 상에 접촉 고정되는 것을 특징으로 하는 수동소자 내장형 패키지.The package of claim 1, wherein the crimping means is fixed on the PCB board by a fixing pin or a screw. 적어도 하나의 반도체 칩과 다수의 기능성 소자를 갖는 수동소자 내장형 패키지에 있어서,In the passive element embedded package having at least one semiconductor chip and a plurality of functional elements, 상부에 적어도 하나의 반도체 칩이 탑재된 기판 베이스;A substrate base on which at least one semiconductor chip is mounted; 상기 반도체 칩의 상부에 탑재된 방열 소자;A heat dissipation element mounted on the semiconductor chip; 상기 기판 베이스의 하부에 형성된 각 패드 사이의 공간에 장착되어 상기 반도체 칩에 전기적으로 연결되는 다수의 기능성 소자;A plurality of functional elements mounted in spaces between the pads formed under the substrate base and electrically connected to the semiconductor chips; 상기 각 패드에 대응하는 다수의 접속핀이 하부로부터 내부를 관통하여 그 상부 표면보다 소정 높이만큼 균일하게 돌출 형성되고, 상기 각 접속핀의 하부가 솔더를 통해 PCB 보드내의 대응하는 각 입출력 노드에 접착되며, 상기 각 접속핀의 돌출 상부가 대응하는 각 패드에 전기적으로 접촉되는 하우징; 및A plurality of connecting pins corresponding to the pads penetrate the inside from the bottom and uniformly protrude by a predetermined height from the upper surface thereof, and the lower portion of each connecting pin is bonded to each corresponding input / output node in the PCB board through solder. A housing in which the protruding upper portion of each connection pin is in electrical contact with a corresponding pad; And 일단이 상기 방열 소자의 상부 외곽 부분을 소정 길이만큼 에워싸는 형태로 접촉되고 타단이 상기 PCB 보드 상에 접촉 고정됨으로써, 각각 대응하는 패드, 접속핀 및 입출력 노드간을 전기적으로 접촉시키는 압착 수단으로 이루어진 수동소자 내장형 패키지.One end of the heat dissipating element in contact with the shape surrounding the upper portion by a predetermined length and the other end is fixed on the PCB board, the passive means consisting of the crimping means for electrically contacting the corresponding pads, connecting pins and input and output nodes, respectively Device embedded package. 제 3 항에 있어서, 상기 압착 수단은 고정핀 또는 스크류를 통해 상기 PCB 보드 상에 접촉 고정되는 것을 특징으로 하는 수동소자 내장형 패키지.4. The package of claim 3, wherein the crimping means is fixed in contact with the PCB board through a fixing pin or a screw.
KR1020010046193A 2001-07-31 2001-07-31 Package having passive element KR20030012238A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010046193A KR20030012238A (en) 2001-07-31 2001-07-31 Package having passive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010046193A KR20030012238A (en) 2001-07-31 2001-07-31 Package having passive element

Publications (1)

Publication Number Publication Date
KR20030012238A true KR20030012238A (en) 2003-02-12

Family

ID=27717417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010046193A KR20030012238A (en) 2001-07-31 2001-07-31 Package having passive element

Country Status (1)

Country Link
KR (1) KR20030012238A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030004B2 (en) 2008-01-15 2015-05-12 Samsung Electronics Co., Ltd. Stacked semiconductor apparatus, system and method of fabrication

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483099A (en) * 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
US5635767A (en) * 1995-06-02 1997-06-03 Motorola, Inc. Semiconductor device having built-in high frequency bypass capacitor
US5729433A (en) * 1996-01-30 1998-03-17 Micromodule Systems, Inc. Multiple chip module assembly for top of mother board
US6108212A (en) * 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
JP2000349225A (en) * 1999-03-30 2000-12-15 Ngk Spark Plug Co Ltd Capacitor-attached wiring board, the wiring board, and capacitor
KR20010020083A (en) * 1999-08-09 2001-03-15 정선종 Mulichip module substrate with embedded passive components and fabrication method
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483099A (en) * 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
US5635767A (en) * 1995-06-02 1997-06-03 Motorola, Inc. Semiconductor device having built-in high frequency bypass capacitor
US5729433A (en) * 1996-01-30 1998-03-17 Micromodule Systems, Inc. Multiple chip module assembly for top of mother board
US6108212A (en) * 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP2000349225A (en) * 1999-03-30 2000-12-15 Ngk Spark Plug Co Ltd Capacitor-attached wiring board, the wiring board, and capacitor
KR20010020083A (en) * 1999-08-09 2001-03-15 정선종 Mulichip module substrate with embedded passive components and fabrication method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030004B2 (en) 2008-01-15 2015-05-12 Samsung Electronics Co., Ltd. Stacked semiconductor apparatus, system and method of fabrication
US9754921B2 (en) 2008-01-15 2017-09-05 Samsung Electronics Co., Ltd. Stacked semiconductor apparatus, system and method of fabrication

Similar Documents

Publication Publication Date Title
US6228682B1 (en) Multi-cavity substrate structure for discrete devices
US6869827B2 (en) Semiconductor/printed circuit board assembly, and computer system
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US6570249B1 (en) Semiconductor package
US5247423A (en) Stacking three dimensional leadless multi-chip module and method for making the same
US5777382A (en) Plastic packaging for a surface mounted integrated circuit
US9095067B2 (en) Apparatus and method for vertically-structured passive components
US20050189623A1 (en) Multiple die package
JP2002506289A (en) Semiconductor device having a large number of semiconductor chips
US6636416B2 (en) Electronic assembly with laterally connected capacitors and manufacturing method
US6320249B1 (en) Multiple line grids incorporating therein circuit elements
JPH11243175A (en) Composite semiconductor device
KR20030012238A (en) Package having passive element
JP2780424B2 (en) Hybrid integrated circuit
KR100367729B1 (en) Multiple line grid array package
US6256189B1 (en) Heat slug design which facilitates mounting of discrete components on a package without losing lands or pins in the package
KR20030023125A (en) Semiconductor package by using a multiple line grid
KR20020073648A (en) Package having passive element
KR100444175B1 (en) ball grid array of stack chip package
KR100489476B1 (en) Method of manufacturing MCM ball grid array package
KR19990055508A (en) Area array package and its manufacturing method
KR20040047248A (en) Multiple line grid and high end semiconductor package by using it
EP0705485A1 (en) Electrically and thermally enhanced package using a separate silicon substrate
KR19990061323A (en) Semiconductor package
KR20040069171A (en) MCM ball grid array package and method of testing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee