KR20030010521A - Wiring board for mounting electronic parts and method for producing the wiring board - Google Patents

Wiring board for mounting electronic parts and method for producing the wiring board Download PDF

Info

Publication number
KR20030010521A
KR20030010521A KR1020020043752A KR20020043752A KR20030010521A KR 20030010521 A KR20030010521 A KR 20030010521A KR 1020020043752 A KR1020020043752 A KR 1020020043752A KR 20020043752 A KR20020043752 A KR 20020043752A KR 20030010521 A KR20030010521 A KR 20030010521A
Authority
KR
South Korea
Prior art keywords
plating layer
substrate
gold plating
thickness
electronic component
Prior art date
Application number
KR1020020043752A
Other languages
Korean (ko)
Other versions
KR100531223B1 (en
Inventor
이시사카마사하루
Original Assignee
미츠이 긴조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠이 긴조쿠 고교 가부시키가이샤 filed Critical 미츠이 긴조쿠 고교 가부시키가이샤
Publication of KR20030010521A publication Critical patent/KR20030010521A/en
Application granted granted Critical
Publication of KR100531223B1 publication Critical patent/KR100531223B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body

Abstract

PURPOSE: To provide a substrate for packaging electronic components and a method for manufacturing the same, capable of securing full wire bonding strength, even if gold plated layer made as thin possible. CONSTITUTION: The substrate for packaging the electronic component comprises an insulation substrate 11, a wiring pattern 12 formed on one side of the insulation substrate 11, a solder resist layer 16 for covering the surface except for a terminal section of the wiring pattern 12 with a nickel plated layer 22 and the gold plated layer 23 laminated on the surface of the terminal section. The nickel plated layer 22 is to be 3 μm or larger in thickness and larger than 350 in Vickers hardness.

Description

전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법{WIRING BOARD FOR MOUNTING ELECTRONIC PARTS AND METHOD FOR PRODUCING THE WIRING BOARD}WIRING BOARD FOR MOUNTING ELECTRONIC PARTS AND METHOD FOR PRODUCING THE WIRING BOARD}

본 발명은, 전자부품을 실장하기 위해서 이용하는 전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법에 관한 것으로, 특히, CSP(Chip Size Package), BGA(Ball Grid Array), μ-BGA(μ-Ball Grid Array), FC(Flip Chip), QFP(Quad Flatpack package)등과 같이 탑재되는 전자부품과 거의 동등한 사이즈를 가지는 전자부품 실장용 기판(이하, 간단히「전자부품 실장용 기판」이라고 한다) 및 전자부품 실장용 기판의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method for manufacturing an electronic component mounting substrate and an electronic component mounting substrate used for mounting an electronic component, in particular, a chip size package (CSP), a ball grid array (BGA), and a μ-BGA (μ). -An electronic component mounting substrate (hereinafter referred to simply as an electronic component mounting substrate) having a size almost the same as an electronic component to be mounted such as a ball grid array, FC (Flip® Chip), QFP (Quad Flatpack package), and the like. The manufacturing method of the board | substrate for electronic component mounting.

일렉트로닉스 산업의 발달에 수반하여, IC(집적회로), LSI(대규모 집적회로)등의 전자부품을 실장하는 프린트 배선기판의 수요가 급격히 증가하고 있는데, 전자기기의 소형화, 경량화, 고기능화가 요망되고, 이들 전자부품의 실장방법으로서,최근에는 TAB 테이프, T-BGA 테이프 및 ASIC 테이프 등을 이용한 실장방식이 채용되고 있다. 특히, 전자기기의 경박단소화(輕薄短小化)에 따라서, 전자부품을 보다 높은 밀도로 실장함과 동시에, 전자부품의 신뢰성을 향상시키기 위해서, 실장하는 전자부품의 크기에 거의 대응한 크기의 기판의 거의 전면에 외부 접속단자를 배치한, 예를 들면, CSP, BGA, μ-BGA 등의 사용빈도가 높아지고 있다.With the development of the electronics industry, the demand for printed wiring boards for mounting electronic components such as ICs (Integrated Circuits), LSIs (Large Integrated Circuits), etc. is rapidly increasing, and miniaturization, light weight, and high functionality of electronic devices are desired. As a method of mounting these electronic components, a mounting method using a TAB tape, a T-BGA tape, an ASIC tape, or the like has recently been adopted. In particular, in order to mount electronic components at higher densities and improve reliability of electronic components in accordance with lighter, shorter and shorter electronic devices, boards of a size substantially corresponding to the size of the electronic components to be mounted. The frequency of use of, for example, CSP, BGA, μ-BGA, etc., in which an external connection terminal is disposed almost in front of, is increasing.

이 전자부품 실장용 기판이 되는 전자부품 실장용 필름 캐리어 테이프는, 다음과 같이 하여 제조되고 있다. 즉, 우선, 예를 들면 폴리이미드 필름 등의 절연필름에 구리박을 부착하고, 이 구리박 표면에 포토레지스트를 도포하여, 이 포토레지스트를 형성하고자 하는 배선패턴 이외의 부분을 노광하고, 노광된 포토레지스트를 제거한다. 이어서, 포토레지스트가 제거된 부분의 구리박을 에칭에 의해 제거하고, 다시 포토레지스트를 제거함으로써 배선패턴을 형성한다.The film carrier tape for electronic component mounting which becomes this board | substrate for electronic component mounting is manufactured as follows. That is, first, copper foil is affixed to insulating films, such as a polyimide film, for example, photoresist is apply | coated on the surface of this copper foil, and the parts other than the wiring pattern to form this photoresist are exposed, and the exposed Remove the photoresist. Subsequently, the copper foil of the part from which the photoresist was removed is removed by etching, and a wiring pattern is formed again by removing a photoresist.

이와 같이 하여 배선패턴을 형성한 전자부품 실장용 필름 캐리어 테이프에, 이너리드나 아우터리드, 땜납볼단자 등의 단자부를 제외하고 회로의 보호층이 되는 솔더 레지스트를 도포한다. 또, 솔더 레지스트를 도포한 후, 노출되는 부분인 단자부에, 도금층을 형성한다.In this way, the solder resist which becomes a protective layer of a circuit is apply | coated to the film carrier tape for electronic component mounting which formed the wiring pattern except terminal parts, such as an inner lead, an outer lead, and a solder ball terminal. Moreover, after apply | coating a soldering resist, a plating layer is formed in the terminal part which is an exposed part.

여기서, 와이어 본딩에 의해 전자부품 등과 접속되는 단자부에는, 니켈 도금층 및 금 도금층이 실시된다. 또, 충분한 본딩강도를 확보하기 위해서, 일반적으로는, 니켈 도금층은, 두께 0. 1∼1㎛으로 형성되고, 금 도금층은, 두께 0. 7∼1. 3㎛으로 형성된다.Here, a nickel plating layer and a gold plating layer are given to the terminal part connected to an electronic component etc. by wire bonding. Moreover, in order to ensure sufficient bonding strength, generally, a nickel plating layer is formed in thickness of 0.01-1 micrometer, and a gold plating layer has a thickness of 0.7-1. It is formed at 3 μm.

그러나, 이와 같은 전자부품 실장용 기판에서는, 비용삭감을 위해서 금 도금층을 얇게 하는 것이 요망되고 있는데, 금 도금층을 0. 7㎛ 이하의 두께로 하면, 충분한 와이어 본딩강도를 얻을 수 없다는 문제가 있다.However, in such an electronic component mounting board, it is desired to make the gold plating layer thin for cost reduction, but there is a problem that sufficient wire bonding strength cannot be obtained if the gold plating layer has a thickness of 0.7 µm or less.

본 발명은, 이와 같은 사정을 감안하여, 금 도금층을 가능한 한 얇게 하여도 충분한 와이어 본딩강도를 확보할 수 있는 전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법을 제공하는 것을 과제로 한다.In view of such circumstances, an object of the present invention is to provide a method for manufacturing an electronic component mounting substrate and an electronic component mounting substrate that can secure sufficient wire bonding strength even if the gold plating layer is as thin as possible.

(과제를 해결하기 위한 수단)(Means to solve the task)

상기 과제를 해결하는 본 발명의 제1의 양태는, 절연기재와, 이 절연기재의 한쪽면에 형성된 배선패턴과, 이 배선패턴의 단자부를 제외한 표면을 피복하는 솔더 레지스트층을 구비하고, 상기 단자부의 표면에는, 니켈 도금층 및 금 도금층이 적층되어 있는 전자부품 실장용 기판에 있어서, 상기 니켈 도금층이, 두께 3㎛ 이상이고 비커스경도 350이상인 것을 특징으로 하는 전자부품 실장용 기판에 있다.The 1st aspect of this invention which solves the said subject is provided with the insulating base material, the wiring pattern formed in one side of this insulating base material, and the soldering resist layer which coats the surface except the terminal part of this wiring pattern, The said terminal part In the electronic component mounting board | substrate with which the nickel plating layer and the gold plating layer are laminated | stacked on the surface of this, the said nickel plating layer is a board | substrate for electronic component mounting characterized by having a thickness of 3 micrometers or more and Vickers hardness of 350 or more.

이러한 제1의 양태에서는 와이어 본딩강도를 크게 할 수 있고, 금 도금층을, 예를 들면, 0. 5㎛ 이하로 얇게 하여도, 충분한 와이어 본딩강도를 얻을 수 있다.In this first aspect, the wire bonding strength can be increased, and sufficient wire bonding strength can be obtained even if the gold plating layer is thinned, for example, to 0.5 µm or less.

본 발명의 제2의 양태는 제1의 양태에 있어서, 상기 니켈 도금층의 표면 거칠기(Rz)가 1∼3㎛인 것을 특징으로 하는 전자부품 실장용 기판에 있다.In a second aspect of the present invention, in the first aspect, the surface roughness Rz of the nickel plating layer is in the range of 1 to 3 µm.

이러한 제2의 양태에서는 와이어 본딩강도를 크게 할 수 있고, 금 도금층을, 예를 들면, 0. 5㎛이하로 얇게 하여도, 충분한 와이어 본딩강도를 얻을 수 있다.In this second aspect, the wire bonding strength can be increased, and sufficient wire bonding strength can be obtained even if the gold plating layer is thinned, for example, to 0.5 µm or less.

본 발명의 제3의 양태는 제1의 양태에 있어서, 상기 금 도금층의 두께가 0.5㎛ 이하인 것을 특징으로 하는 전자부품 실장용 기판에 있다.According to a third aspect of the present invention, in the first aspect, the thickness of the gold plating layer is 0.5 µm or less.

이러한 제3의 양태에서는 금 도금층을 0. 5㎛이하로 얇게 할 수 있어, 저비용화를 도모할 수 있다.In such a third aspect, the gold plating layer can be made thinner than 0.5 µm, and the cost can be reduced.

본 발명의 제4의 양태는 제2의 양태에 있어서, 상기 금 도금층의 두께가 0. 5㎛이하인 것을 특징으로 하는 전자부품 실장용 기판에 있다.According to a fourth aspect of the present invention, in the second aspect, there is provided a substrate for mounting electronic components, wherein the gold plating layer has a thickness of 0.5 µm or less.

이러한 제4의 양태에서는 금 도금층을 0. 5㎛ 이하로 얇게 할 수 있어, 저비용화를 도모할 수 있다.In this fourth aspect, the gold plating layer can be made thinner to 0.5 µm or less, and the cost can be reduced.

본 발명의 제5의 양태는 제 1∼4 중 어느 한 양태에 있어서, 상기 금 도금층의 두께가 0. 3㎛ 이하인 것을 특징으로 하는 전자부품 실장용 기판에 있다.A fifth aspect of the present invention is the substrate for mounting electronic components, wherein the thickness of the gold plating layer is 0.3 µm or less in any one of the first to fourth aspects.

이러한 제5의 양태에서는 금 도금층을 0. 3㎛ 이하로 얇게 할 수 있어, 저비용화를 도모할 수 있다.In this fifth aspect, the gold plating layer can be thinned to 0.3 µm or less, and the cost can be reduced.

본 발명의 제6의 양태는, 절연기재와 이 절연기재의 한쪽면에 형성된 배선패턴과, 이 배선패턴의 단자부를 제외한 표면을 피복하는 솔더 레지스트층을 구비하고, 상기 단자부의 표면에는, 니켈 도금층 및 금 도금층이 적층되어 있는 전자부품 실장용 기판의 제조방법에 있어서, 상기 니켈 도금층을 두께 3㎛ 이상이고 비커스경도 350 이상으로 형성하는 공정과, 이 위에 상기 금 도금층을 형성하는 공정을 구비하는 것을 특징으로 하는 전자부품 실장용 기판의 제조방법에 있다.A sixth aspect of the present invention includes an insulating substrate, a wiring pattern formed on one side of the insulating substrate, and a solder resist layer covering a surface except the terminal portion of the wiring pattern, wherein the surface of the terminal portion is a nickel plated layer. And a method for producing a substrate for mounting electronic components in which a gold plating layer is laminated, the method comprising forming the nickel plating layer with a thickness of 3 µm or more and Vickers hardness of 350 or more, and forming the gold plating layer thereon. The manufacturing method of the board | substrate for electronic component mounting characterized by the above-mentioned.

이러한 제6의 양태에서는 와이어 본딩강도를 크게 할 수 있고, 금 도금층을, 예를 들면, 0. 5㎛ 이하로 얇게 하여도, 충분한 와이어 본딩강도를 얻을 수 있다.In this sixth aspect, the wire bonding strength can be increased, and sufficient wire bonding strength can be obtained even if the gold plating layer is thinned, for example, to 0.5 µm or less.

본 발명의 제7의 양태는 제6의 양태에 있어서, 상기 니켈 도금층을 형성 후, 그 표면을 처리하여 표면 거칠기(Rz)를 1∼3㎛으로 하는 공정을 구비하는 것을 특징으로 하는 전자부품 실장용 기판의 제조방법에 있다.According to a seventh aspect of the present invention, in the sixth aspect, after the nickel plating layer is formed, the surface is treated to provide a surface roughness Rz of 1 to 3 µm. It is a manufacturing method of the board | substrate.

이러한 제7의 양태에서는 와이어 본딩강도를 크게 할 수 있고, 금 도금층을, 예를 들면, 0. 5㎛ 이하로 얇게 하여도, 충분한 와이어 본딩강도를 얻을 수 있다.In this seventh aspect, the wire bonding strength can be increased, and sufficient wire bonding strength can be obtained even if the gold plating layer is thinned, for example, to 0.5 µm or less.

본 발명의 제8의 양태는 제6의 양태에 있어서, 상기 금 도금층을, 두께 0. 5㎛ 이하로 형성하는 것을 특징으로 하는 전자부품 실장용 기판의 제조방법에 있다.In an eighth aspect of the present invention, in the sixth aspect, the gold plating layer is formed to a thickness of 0.5 µm or less, which is a method for manufacturing an electronic component mounting substrate.

이러한 제8의 양태에서는 금 도금층을 0. 5㎛ 이하로 얇게 할 수 있어, 저비용화를 도모할 수가 있다.In this eighth aspect, the gold plating layer can be made thinner to 0.5 µm or less, and the cost can be reduced.

본 발명의 제9의 양태는 제7의 양태에 있어서, 상기 금 도금층을, 두께 0. 5㎛ 이하로 형성하는 것을 특징으로 하는 전자부품 실장용 기판의 제조방법에 있다.In a ninth aspect of the present invention, in the seventh aspect, the gold plating layer is formed with a thickness of 0.5 µm or less, which is a method for manufacturing an electronic component mounting substrate.

이러한 제9의 양태에서는 금 도금층을 0. 5㎛ 이하로 얇게 할 수 있어, 저비용화를 도모할 수가 있다.In this ninth aspect, the gold plating layer can be made thinner to 0.5 µm or less, and the cost can be reduced.

본 발명의 제10의 양태는 제 6항∼제 9항 중 어느 한 양태에 있어서, 상기 금 도금층의 두께를, 0. 3㎛ 이하로 형성하는 것을 특징으로 하는 전자부품 실장용 기판의 제조방법에 있다.10th aspect of this invention is a manufacturing method of the board | substrate for electronic component mounting in any one of Claims 6-9 which forms the thickness of the said gold plating layer to 0.3 micrometer or less. have.

이러한 제10의 양태에서는 금 도금층을 0. 3㎛ 이하로 얇게 할 수 있어, 저비용화를 도모할 수가 있다.In this tenth aspect, the gold plating layer can be thinned to 0.3 mu m or less, and the cost can be reduced.

도 1은 본 발명의 일실시형태에 관한 전자부품 실장용 기판의 일례를 나타내는 개략 평면도,1 is a schematic plan view showing an example of a board for mounting electronic components according to an embodiment of the present invention;

도 2는 본 발명의 일실시형태에 관한 전자부품 실장용 기판의 일례를 나타내는 개략 단면도,2 is a schematic cross-sectional view showing an example of a board for mounting electronic components according to one embodiment of the present invention;

도 3은 본 발명의 일실시형태에 관한 전자부품 실장용 기판에 전자부품을 실장한 양태의 일례를 나타내는 개략 단면도,3 is a schematic cross-sectional view showing an example of an embodiment in which an electronic component is mounted on an electronic component mounting substrate according to one embodiment of the present invention;

도 4는 본 발명의 일실시형태에 관한 전자부품 실장용 기판과 전자부품의 와이어 본딩강도의 측정방법을 나타내는 설명도.4 is an explanatory diagram showing a method for measuring wire bonding strength between an electronic component mounting board and an electronic component according to one embodiment of the present invention;

(부호의 설명)(Explanation of the sign)

10 전자부품 실장용 기판10 Board for mounting electronic components

11 절연기재11 Insulation Materials

12 배선패턴12 Wiring Pattern

13 디바이스측 접속단자13 Device side connection terminal

14 외부 접속단자14 External connection terminal

15 슬릿15 slits

19 접착제층19 adhesive layer

21 도전체박21 conductor

22 니켈 도금층22 Nickel Plating Layer

23 금 도금층23 gold plated layer

30 IC (전자부품)30 IC (Electronic Components)

31 본딩 와이어31 bonding wire

33 밀봉수지33 Sealing resin

이하, 본 발명의 일실시형태에 관한 전자부품 실장용 기판 및 그 제조방법을설명한다. 또한, 도 1 및 도 2에는, 본 발명의 전자부품 실장용 기판 및 그 제조방법에 의해 제조된 전자부품 실장용 기판의 일례를 나타내는 개략 평면 및 횡단면을 나타낸다.EMBODIMENT OF THE INVENTION Hereinafter, the board | substrate for electronic component mounting which concerns on one Embodiment of this invention, and its manufacturing method are demonstrated. 1 and 2 show schematic planes and cross sections showing an example of the electronic component mounting substrate of the present invention and the electronic component mounting substrate manufactured by the method for manufacturing the same.

도 1에 도시한 바와 같이, 전자부품 실장용 기판(10)은, 테이프형상의 절연필름(1)상에 복수개 연속적으로 형성된다. 이 절연필름(1)은, 폭방향 양측에 이송용의 스프로켓 구멍(2)을 일정간격으로 가지고, 일반적으로는, 이송되면서 전자부품이 실장되고, 전자부품 실장후, 전자부품 실장용 기판(10)마다 절단된다. 또한, 도 1에서는, 절연필름(1)의 폭방향에 2개의 전자부품 실장용 기판(10)이 설치되어 있다.As shown in FIG. 1, the board | substrate 10 for mounting electronic components is formed in multiple numbers on the tape-shaped insulating film 1 continuously. The insulating film 1 has sprocket holes 2 for transfer at both sides in the width direction at regular intervals, and in general, electronic components are mounted while being transferred, and after mounting electronic components, the substrate 10 for mounting electronic components 10 Are cut every time. 1, two electronic component mounting substrates 10 are provided in the width direction of the insulating film 1.

이와 같은 전자부품 실장용 기판(10)은, 실장되는 전자부품의 크기에 거의 대응한 크기의 절연기재(11)의 거의 전면에 배선패턴(12)과, 디바이스측 접속단자(13) 및 외부 접속단자(14)가 설치되어 있다. 또, 이 배선패턴(12)과 전자부품을 접속하기 위한 슬릿(15)이 복수 설치되어 있다. 이와 같은 슬릿(15)은, 실장되는 전자부품과 배선패턴(12)을 와이어 본딩에 의해 전기적으로 접속시키기 위한 것으로, 그 형상 및 배치패턴은 특별히 한정되지 않는다.Such an electronic component mounting board 10 has a wiring pattern 12, a device side connection terminal 13, and an external connection on almost the entire surface of an insulating base 11 of a size substantially corresponding to the size of the electronic component to be mounted. The terminal 14 is provided. In addition, a plurality of slits 15 for connecting the wiring pattern 12 and electronic components are provided. Such a slit 15 is for electrically connecting the mounted electronic component and the wiring pattern 12 by wire bonding, and the shape and arrangement pattern are not particularly limited.

이 디바이스측 접속단자(13) 및 외부 접속단자(14)를 제외한 배선패턴(12)은, 솔더 레지스트층(16)에 의해 덮여지고, 외부 접속단자(14)에 대응하는 솔더 레지스트층(16)에는, 단자 홀(17)이 형성되어 있다. 즉, 외부 접속단자(14)는, 땝납 볼 패드가 되어, 땝납 볼을 통하여 외부와 접속된다. 물론, 단자 홀이 없고, 땝납 볼 이외의 수단에 의해 외부와 접속되는 타입의 전자부품 실장용 기판이라도 좋다.The wiring pattern 12 except for the device side connection terminal 13 and the external connection terminal 14 is covered with the solder resist layer 16 and the solder resist layer 16 corresponding to the external connection terminal 14. The terminal hole 17 is formed in this. In other words, the external connection terminal 14 becomes a solder ball pad and is connected to the outside via the solder ball. Of course, the board for electronic component mounting of the type which does not have a terminal hole and is connected to the outside by means other than a solder ball may be sufficient.

또, 솔더 레지스트층(16)에 의해 덮여 있지 않는 디바이스측 접속단자(13) 및 외부 접속단자(14)에는, 배선패턴(12)의 전체를 형성하는 도전체박(21)의 위에 니켈 도금층(22) 및 금 도금층(23)이 설치되어 있다. 니켈 도금층(22) 및 금 도금층(23)의 구성은, 와이어 본딩에 의한 접합을 행하는 단자에 적합하고, 본 실시형태의 경우에는, 적어도 디바이스측 접속단자(13)에 설치할 필요가 있다. 또한, 와이어 본딩을 행하지 않는 단자, 예를 들면, 외부 접속단자(14)에는 다른 도금층을 설치하여도 좋다.In addition, on the device side connection terminal 13 and the external connection terminal 14 which are not covered by the solder resist layer 16, the nickel plating layer 22 on the conductor foil 21 which forms the whole wiring pattern 12. ) And a gold plating layer 23 are provided. The structure of the nickel plating layer 22 and the gold plating layer 23 is suitable for the terminal which joins by wire bonding, and in this embodiment, it is necessary to provide it in the device side connection terminal 13 at least. In addition, another plating layer may be provided in the terminal which does not perform wire bonding, for example, the external connection terminal 14.

여기서, 절연필름(1)(절연기재(11))으로서는, 가요성을 가짐과 동시에, 내약품성 및 내열성을 가지는 재료를 이용할 수 있다. 이러한 절연필름(1)의 재료로서는, 폴리에스테르, 폴리아미드, 폴리이미드 등을 들 수 있고, 특히, 비페닐 골격을 가지는 전방향족 폴리이미드(예를 들면, 상품명:유피렉스;우베교산(주))가 바람직하다. 또한, 절연필름(1)의 두께는, 일반적으로는, 25∼125㎛, 바람직하게는, 25∼75㎛이다.As the insulating film 1 (insulating base material 11), a material having flexibility and chemical resistance and heat resistance can be used. Polyester, polyamide, polyimide, etc. are mentioned as a material of this insulating film 1, Especially, the wholly aromatic polyimide which has a biphenyl skeleton (for example, brand name: Eupyrex; Ubegyo Co., Ltd.) Is preferred. Moreover, the thickness of the insulating film 1 is generally 25-125 micrometers, Preferably it is 25-75 micrometers.

절연필름(1)의 표면에 설치된 배선패턴(12), 디바이스측 접속단자(13) 및 외부 접속단자(14)는, 일반적으로는, 구리나 알루미늄으로 이루어지는 도전체박을 패터닝함으로써 형성된다. 이와 같은 도전체박은, 절연필름(1)상에 직접 적층하여도, 접착제층을 통하여 열압착 등에 의해 형성하여도 좋다. 도전체박의 두께는, 예를 들면, 6∼70㎛, 바람직하게는, 8∼35㎛이다. 도전체박으로서는, 구리박, 특히, 에칭특성, 조작성 등을 고려하면, 전해 구리박이 바람직하다.The wiring pattern 12, the device side connection terminal 13, and the external connection terminal 14 provided on the surface of the insulating film 1 are generally formed by patterning a conductor foil made of copper or aluminum. Such a conductor foil may be directly laminated on the insulating film 1 or may be formed by thermocompression bonding or the like through an adhesive layer. The thickness of the conductor foil is, for example, 6 to 70 µm, preferably 8 to 35 µm. As the conductor foil, in view of copper foil, in particular, etching characteristics, operability, and the like, electrolytic copper foil is preferable.

또한, 절연필름(1)상에 도전체박을 설치하지않고, 도전체박에, 예를 들면,폴리이미드 전구체를 도포하고, 소성하여 폴리이미드 필름으로 이루어지는 절연필름(1)으로 할 수도 있다.In addition, without providing a conductor foil on the insulating film 1, for example, a polyimide precursor may be applied to the conductor foil and fired to form the insulating film 1 made of a polyimide film.

또, 절연필름(1)상에 설치된 도전체박은, 포토리소그래피법에 의해, 배선패턴(12), 디바이스측 접속단자(13) 및 외부 접속단자(14)로서 패터닝된다. 즉, 포토레지스트 재료 도포액을 도포함으로써 형성하는 포토레지스트 재료 도포층을 포토마스크를 통한 노광 및 현상으로 패터닝하고, 패터닝된 포토레지스트 재료 도포층을 마스크로 하여 에칭액으로 화학적으로 용해(에칭처리)하여 제거하고, 다시, 포토레지스트를 알칼리액 등으로 용해 제거함으로써 도전체박을 패터닝한다.Moreover, the conductor foil provided on the insulating film 1 is patterned as the wiring pattern 12, the device side connection terminal 13, and the external connection terminal 14 by the photolithography method. That is, the photoresist material coating layer formed by applying the photoresist material coating liquid is patterned by exposure and development through a photomask, and chemically dissolved (etched) with the etching solution using the patterned photoresist material coating layer as a mask. The conductor foil is patterned by removing and resolving the photoresist with an alkali solution or the like again.

이와 같이 패터닝된 도전체박상에는 솔더 레지스트 재료 도포액이 도포되고, 소정의 패터닝에 의해, 솔더 레지스트층(16)이 형성된다.The solder resist material coating liquid is apply | coated to the conductor foil patterned in this way, and the soldering resist layer 16 is formed by predetermined patterning.

솔더 레지스트층(16)을 형성하는 재료로서는, 예를 들면, 포토솔더 레지스트 재료를 이용한다. 포토솔더 레지스트 재료로서는, 네거티브형이나 포지티브형이라도 좋고, 일반적인 포토레지스트의 성질과, 도전체박을 보호하는 성질을 구비한 것이면 좋다. 예를 들면, 아크릴레이트계 수지, 특히, 에폭시 아크릴레이트수지 등의 감광성수지에 광중합 개시제 등을 첨가한 것이다. 에폭시 아크릴레이트수지로서는, 비스페놀 A형 에폭시 아크릴레이트수지, 노보랙형 에폭시 아크릴레이트수지, 비스페놀 A형 에폭시 메타아크릴레이트수지, 노보랙형 에폭시 메타아크릴레이트수지 등을 들 수 있다. 또한, 솔더 레지스트층(16)으로서는, 스크린 인쇄기술에 의해 필요한 영역에만 도포되어 열경화되는 일반적인 솔더 레지스트재료 도포액을 이용할 수가 있다.As a material for forming the solder resist layer 16, for example, a photosolder resist material is used. The photosolder resist material may be a negative type or a positive type, and may be one having a property of a general photoresist and a conductor foil. For example, a photoinitiator etc. are added to photosensitive resin, such as an acrylate resin, especially epoxy acrylate resin. Examples of the epoxy acrylate resins include bisphenol A type epoxy acrylate resins, novolac type epoxy acrylate resins, bisphenol A type epoxy methacrylate resins, and novolac type epoxy methacrylate resins. As the solder resist layer 16, a general solder resist material coating liquid which is applied only to a region required by screen printing technology and is thermally cured can be used.

이와 같이 배선패턴(12), 디바이스측 접속단자(13), 외부 접속단자(14) 및 솔더 레지스트층(16)이 설치된 절연필름(1)의 반대측의 면(이면)에는, 실장하는 전자부품을 가고정하기 위한 접착제층(19) 및 보호필름(20)이 설치되어 있다. 이와 같은 접착제층(19)으로서는, 열경화성이고 또한 탄성을 가지는 접착제를 이용하여 형성하는 것이 바람직하고, 이면에 직접 도포함으로써 형성하여도 좋고, 접착제 테이프를 이용하여 형성하여도 좋다. 또, 접착제층(19)은, 전자부품을 실장하는 영역 전체에 설치할 필요는 없고, 일부의 영역에 설치하여도 좋다.In this way, the electronic component to be mounted is mounted on the surface (rear surface) on the opposite side of the insulating film 1 on which the wiring pattern 12, the device side connection terminal 13, the external connection terminal 14, and the solder resist layer 16 are provided. The adhesive layer 19 and the protective film 20 for temporarily fixing are provided. As such an adhesive layer 19, it is preferable to form using an adhesive which is thermosetting and elastic, and may be formed by apply | coating directly to a back surface, and may be formed using an adhesive tape. Moreover, the adhesive bond layer 19 does not need to be provided in the whole area | region which mounts an electronic component, You may provide it in a some area | region.

여기서, 이와 같은 전자부품 실장용 기판(10)의 배선패턴(12)의 디바이스측 접속단자(13) 및 외부 접속단자(14)에 적층된 니켈 도금층(22) 및 금 도금층(23)에 관하여 설명한다.Here, the nickel plating layer 22 and the gold plating layer 23 laminated on the device side connection terminal 13 and the external connection terminal 14 of the wiring pattern 12 of the electronic component mounting substrate 10 will be described. do.

본 발명에 있어서, 니켈 도금층(22) 및 금 도금층(23)은, 종래와 동일한 도금액을 이용하여 형성되는 것으로, 도금방법, 도금조건 등은 특별히 한정되지 않는다. 즉, 무전해 도금법에 의하거나 전해 도금법에 의해서도 좋고, 도금액 조성, 인가전압, 전류밀도, 도금온도 등을 조정함으로써 원하는 두께로 형성할 수가 있다.In the present invention, the nickel plating layer 22 and the gold plating layer 23 are formed using the same plating solution as in the prior art, and the plating method, plating conditions and the like are not particularly limited. That is, it may be formed by an electroless plating method or an electrolytic plating method, and can be formed to a desired thickness by adjusting the plating solution composition, applied voltage, current density, plating temperature and the like.

또, 금 도금층(23)은 금만으로 구성되어 있어도 좋고, 또 금을 주요 금속으로서 포함하는 금합금이라도 좋다. 또, 니켈 도금층(22)은 니켈만으로 구성되어 있어도 좋고, 또 니켈을 주요 금속으로서 포함하는 니켈합금이라도 좋다. 니켈과 함께 이 층을 형성할 수 있는 금속의 예로서는, Sn-Ni, Co-Ni 등을 들 수 있다. 단, 어느 경우에 있어서도, 그 층을 형성하는 주요 금속은, 그 층을 형성하는 금속의 합계중에 50중량% 이상, 바람직하게는 90중량% 이상의 양으로 함유되어 있는 것이 바람직하다.In addition, the gold plating layer 23 may be comprised only with gold, and the gold alloy containing gold as a main metal may be sufficient. In addition, the nickel plating layer 22 may be comprised only with nickel, and the nickel alloy containing nickel as a main metal may be sufficient as it. Sn-Ni, Co-Ni, etc. are mentioned as an example of the metal which can form this layer with nickel. In any case, however, the main metal forming the layer is preferably contained in an amount of at least 50% by weight, preferably at least 90% by weight, in the total of the metals forming the layer.

니켈 도금층(22)을 형성할 수 있는 니켈 도금욕으로서는, 예를 들면, 술파민산 니켈욕 등을 들 수가 있다. 또, 금 도금층(23)을 형성할 수 있는 금 도금욕으로서는, 예를 들면, 시안금욕 등을 들 수 있다.As a nickel plating bath which can form the nickel plating layer 22, a sulfamic-acid nickel bath etc. are mentioned, for example. Moreover, as a gold plating bath which can form the gold plating layer 23, cyan gold bath etc. are mentioned, for example.

본 발명에서는, 바탕으로서 형성되는 니켈 도금층(22)의 두께와 경도가 중요하다. 니켈 도금층(22)의 두께는 3㎛ 이상이고, 경도는 비커스경도 350 이상으로 한다. 이것은 와이어 본딩강도를 충분히 확보하기 위함이다. 여기서, 경도는, 예를 들면, 도금액 중의 광택제의 농도를 변화시킴으로써 조정할 수가 있다.In the present invention, the thickness and hardness of the nickel plated layer 22 formed as a base are important. The thickness of the nickel plating layer 22 is 3 micrometers or more, and hardness is set to Vickers hardness 350 or more. This is to secure the wire bonding strength sufficiently. Here, hardness can be adjusted by changing the density | concentration of the brightening agent in a plating liquid, for example.

또, 바탕이 되는 니켈 도금층(22)은, 도금층 형성 후, 표면처리를 실시하여, 표면 거칠기(Rz)가 1∼3㎛의 범위가 되도록 하는 것이 바람직하다. 이것보다 크면 와이어 본딩을 할 때에 초음파가 바탕인 니켈 도금층(22)에 전달되기 어려워지기 때문인지, 본딩강도가 저하되고, 또, 이것보다 작으면, 금 도금층과의 밀착강도가 저하되고, 본딩강도가 저하되어, 바람직하지 않다. 또한, 표면처리방법은 특별히 한정되지 않는데, 예를 들면, 염산 등의 산 처리로 조정할 수가 있다.In addition, it is preferable that the underlying nickel plating layer 22 is subjected to surface treatment after the plating layer is formed so that the surface roughness Rz is in the range of 1 to 3 µm. If it is larger than this, it is because the ultrasonic wave is less likely to be transmitted to the nickel-plated layer 22 when the wire is bonded, or the bonding strength is lowered. If smaller than this, the bonding strength with the gold plating layer is lowered, and the bonding strength is reduced. Is lowered, which is not preferable. The surface treatment method is not particularly limited, but can be adjusted by acid treatment such as hydrochloric acid.

또, 금 도금층(23)의 두께는 특별히 한정되지 않지만, 상술한 바와 같은 니켈 도금층(22)으로 함으로써, 0. 5㎛ 이하, 나아가서는, 0. 3㎛이하로 하여도 충분한 본딩강도를 얻을 수 있다. 여기서, 본딩강도는, 일반적으로 사용되는 본딩 와이어의 절단강도인 8g이상이 바람직하다고 말해지고 있는데, 상술한 니켈 도금층으로 함으로써, 금 도금층(23)이 0. 2㎛으로 얇아도, 그 이상의 본딩강도를 얻을수 있다. 또한, 금 도금층(23)을 두껍게 하면 더욱 강한 본딩강도를 얻을 수 있다.In addition, the thickness of the gold plating layer 23 is not particularly limited, but by using the nickel plating layer 22 as described above, sufficient bonding strength can be obtained even if the thickness is 0.5 µm or less, or even 0.3 µm or less. have. Here, the bonding strength is said to be preferably 8 g or more, which is the cutting strength of the bonding wire generally used. Even if the gold plating layer 23 is thin as 0.2 µm by using the nickel plating layer described above, even more bonding strength is required. You can get In addition, when the gold plating layer 23 is thickened, stronger bonding strength can be obtained.

도 3에는, 이와 같은 전자부품 실장용 기판(10)에 전자부품을 실장한 상태의 일례를 나타낸다. 도 3에 나타낸 바와 같이, 절연필름(1)의 이면에 실장된 전자 부품으로서 IC(30)와 절연필름(1)의 표면에 형성된 디바이스측 접속단자(13)는, 본딩 와이어(31)를 통하여 접속되고, 본딩 와이어(31)를 포함하는 슬릿(15) 및 디바이스측 접속단자(13)는, 밀봉수지(33)에 의해 몰드된다. 이것에 의해, IC(30)와 디바이스측 접속단자(13)의 도통회로가 확보되게 된다.3 shows an example of a state in which an electronic component is mounted on such an electronic component mounting substrate 10. As shown in FIG. 3, the device-side connection terminal 13 formed on the surface of the IC 30 and the insulating film 1 as an electronic component mounted on the back surface of the insulating film 1 is connected via a bonding wire 31. The slit 15 including the bonding wire 31 and the device side connection terminal 13 are molded by the sealing resin 33. As a result, a conductive circuit between the IC 30 and the device side connection terminal 13 is ensured.

(실시예)(Example)

다음에 본 발명을 실시예 및 비교예에 의거하여 더욱 상세히 설명한다.Next, the present invention will be described in more detail based on Examples and Comparative Examples.

절연기재(11)상에 설치한 도전체박(21)상에, 경도, 두께, 표면 거칠기가 다른 니켈 도금층(22)을 설치하고, 그 위에, 0. 2㎛의 금 도금층(23)을 설치하였다. 니켈 도금층의 경도는, 실시예에서는 400, 350으로 하고, 비교예에서는 300으로 하였다. 또, 두께는, 실시예에서는 4㎛, 3㎛으로 하고, 비교예에서는 2㎛으로 하였다. 또한, 표면 거칠기(Rz)는, 0. 5㎛, 1㎛, 2㎛, 3㎛, 4㎛으로 하였다.On the conductor foil 21 provided on the insulating base 11, a nickel plating layer 22 having different hardness, thickness, and surface roughness was provided, and a gold plating layer 23 having a thickness of 0.2 µm was provided thereon. . The hardness of the nickel plating layer was set to 400 and 350 in Examples, and 300 in the comparative example. Moreover, thickness was 4 micrometers and 3 micrometers in the Example, and was 2 micrometers in the comparative example. In addition, surface roughness Rz was 0.5 micrometer, 1 micrometer, 2 micrometers, 3 micrometers, and 4 micrometers.

니켈 도금층(22)의 경도는, 광택제의 농도에 의해 조정하였다. 또, 표면 거칠기(Rz)는, 30% 염산에 의한 처리시간에 의해 조정하였다.The hardness of the nickel plating layer 22 was adjusted with the density | concentration of a brightening agent. In addition, surface roughness Rz was adjusted with the processing time by 30% hydrochloric acid.

또한, 도금층의 두께는, 형광 X선식 도금두께 측정방법(JIS H 8501)에 의거하여 측정하였다.In addition, the thickness of the plating layer was measured based on the fluorescent X-ray plating thickness measuring method (JIS H 8501).

이와 같이 형성한 금 도금층(23)상에, 25㎛ø의 금선(41)을 와이어 본딩에의해 접합하였다. 와이어 본딩은, Micro-Swiss사제의 장치를 이용하여, 초음파출력 1. 26W, 인가시간 22msec, 가중 80g, 스테이지온도 160℃의 조건으로 하였다.On the gold plating layer 23 thus formed, a 25 µm gold wire 41 was joined by wire bonding. The wire bonding was made under the conditions of an ultrasonic output 1.26 W, application time 22 msec, weight 80 g, and stage temperature 160 degreeC using the apparatus made from Micro-Swiss.

또, 본딩강도는, 도 4에 도시한 바와 같이, 금 도금층(23)에 접합한 금선(41)의 타단을 고정기판(42)에 고정하고, 금선(41)에 걸은 후크(43)를 끌어올려서, 금 도금층(23)과의 접합부가 박리하거나, 금선(41)이 절단되었을 때의 가중을 측정하였다.In addition, as shown in FIG. 4, the bonding strength fixes the other end of the gold wire 41 bonded to the gold plating layer 23 to the fixed substrate 42 and pulls the hook 43 hooked on the gold wire 41. The weight was measured when the bonding portion with the gold plating layer 23 was peeled off or the gold wire 41 was cut off.

이 결과는 표 1에 나타낸다. 또한 강도 8g이상에서는, 금선(41)의 절단을 나타내고, 그 이하에서는, 금도금(23)과의 접합부의 박리를 나타낸다.The results are shown in Table 1. In addition, in 8g or more of intensity | strength, the cutting | disconnection of the gold wire 41 is shown, and below, the peeling of the junction part with the gold plating 23 is shown.

이 결과, 니켈 도금층이 비커스경도 350이상이고, 두께가 3㎛이상이면, 금 도금층이 0. 2㎛으로 얇아도, 충분한 본딩강도가 얻어지는 것을 알 수 있었다. 또, 니켈 도금층의 표면 거칠기(Rz)는 1∼3이 적합하고, 0. 5 또는 4㎛에서는 본딩강도가 저하되는 것을 알 수 있었다. 또한, 이와 같은 표면 거칠기에 있어서도, 금 도금층을 두껍게 하면, 본딩강도가 향상하여, 충분히 실용적인 강도를 확보할 수 있는 것도 알 수 있었다.As a result, when the nickel plating layer was Vickers hardness 350 or more and thickness was 3 micrometers or more, it turned out that sufficient bonding strength is obtained even if a gold plating layer is thin as 0.2 micrometer. Moreover, it turned out that 1-3 is suitable for the surface roughness Rz of a nickel plating layer, and bonding strength falls in 0.5 or 4 micrometers. Moreover, also in such a surface roughness, when the gold plating layer was thickened, it turned out that bonding strength improves and sufficient practical strength can be ensured.

이상 나타낸 바와 같이, 배선패턴의 단자부에 실시하는 니켈 도금층을 두께, 경도, 표면의 거칠기를 조절함으로써, 와이어 본딩강도를 향상할 수 있기때문에, 금 도금층 두께를 종래의 0. 7∼1. 3㎛보다 얇게 하여도, 충분한 와이어 본딩강도를 확보할 수 있다는 효과를 이룬다.As described above, the wire bonding strength can be improved by adjusting the thickness, hardness, and surface roughness of the nickel plated layer formed on the terminal portion of the wiring pattern, so that the thickness of the gold plated layer has been increased from 0.1 to 1. Even if it is thinner than 3 micrometers, the effect which can ensure sufficient wire bonding strength is achieved.

Claims (10)

절연기재와, 이 절연기재의 한쪽에 형성된 배선패턴과, 이 배선패턴의 단자부를 제외한 표면을 피복하는 솔더 레지스트층을 구비하고, 상기 단자부의 표면에는 니켈 도금층 및 금 도금층이 적층되어 있는 전자부품 실장용 기판에 있어서,An electronic substrate, comprising an insulating substrate, a wiring pattern formed on one side of the insulating substrate, and a solder resist layer covering the surface of the wiring pattern except for the terminal portion, wherein a nickel plating layer and a gold plating layer are laminated on the surface of the terminal portion. In the substrate for 상기 니켈 도금층이 두께 3㎛이상으로 비커스경도 350이상인 것을 특징으로 하는 전자부품 실장용 기판.And the nickel plating layer has a thickness of 3 µm or more and Vickers hardness of 350 or more. 제 1항에 있어서, 상기 니켈 도금층의 표면 거칠기(Rz)가 1∼3㎛인 것을 특징으로 하는 전자부품 실장용 기판.The substrate for mounting electronic components according to claim 1, wherein the surface roughness Rz of the nickel plating layer is 1 to 3 µm. 제 1항에 있어서, 상기 금 도금층의 두께가 0. 5㎛이하인 것을 특징으로 하는 전자부품 실장용 기판.The board for mounting electronic components according to claim 1, wherein the gold plating layer has a thickness of 0.5 µm or less. 제 2항에 있어서, 상기 금 도금층의 두께가 0. 5㎛이하인 것을 특징으로 하는 전자부품 실장용 기판.The board for mounting electronic components according to claim 2, wherein the gold plating layer has a thickness of 0.5 µm or less. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 금 도금층의 두께가 0. 3㎛ 이하인 것을 특징으로 하는 전자부품 실장용 기판.The board | substrate for mounting electronic components in any one of Claims 1-4 whose thickness of the said gold plating layer is 0.3 micrometer or less. 절연기재와, 이 절연기재의 한쪽면에 형성된 배선패턴과, 이 배선패턴의 단자부를 제외한 표면을 피복하는 솔더 레지스트층을 구비하고, 상기 단자부의 표면에는, 니켈 도금층 및 금 도금층이 적층되어 있는 전자부품 실장용 기판의 제조방법에 있어서,An insulating base material, a wiring pattern formed on one side of the insulating base material, and a solder resist layer covering a surface except for the terminal part of the wiring pattern, wherein the nickel plated layer and the gold plating layer are laminated on the surface of the terminal part In the manufacturing method of the board for component mounting, 상기 니켈 도금층을 두께 3㎛이상이고 비커스경도 350이상으로 형성하는 공정과, 이 위에 상기 금 도금층을 형성하는 공정을 구비하는 것을 특징으로 하는 전자부품 실장용 기판의 제조방법.And forming a nickel plating layer having a thickness of 3 µm or more and a Vickers hardness of 350 or more, and forming the gold plating layer thereon. 제 6항에 있어서, 상기 니켈 도금층을 형성 후, 그 표면을 처리하여 표면 거칠기(Rz)를 1∼3㎛으로 하는 공정을 구비하는 것을 특징으로 하는 전자부품 실장용 기판의 제조방법.The method for manufacturing an electronic component mounting substrate according to claim 6, further comprising a step of treating the surface thereof to form a surface roughness (Rz) of 1 to 3 µm after the nickel plating layer is formed. 제 6항에 있어서, 상기 금 도금층을 두께 0. 5㎛이하로 형성하는 것을 특징으로 하는 전자부품 실장용 기판의 제조방법.The method of manufacturing a substrate for mounting electronic components according to claim 6, wherein the gold plating layer is formed to a thickness of 0.5 탆 or less. 제 7항에 있어서, 상기 금 도금층을 두께 0. 5㎛이하로 형성하는 것을 특징으로 하는 전자부품 실장용 기판의 제조방법.The method of manufacturing an electronic component mounting board according to claim 7, wherein the gold plating layer is formed to a thickness of 0.5 탆 or less. 제 6항 내지 제 9항 중 어느 한 항에 있어서, 상기 금 도금층의 두께를 0. 3㎛이하로 형성하는 것을 특징으로 하는 전자부품 실장용 기판의 제조방법.The method for manufacturing an electronic component mounting board according to any one of claims 6 to 9, wherein the thickness of the gold plating layer is formed to be 0.3 µm or less.
KR10-2002-0043752A 2001-07-26 2002-07-25 Wiring board for mounting electronic parts and method for producing the wiring board KR100531223B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001225695A JP2003037215A (en) 2001-07-26 2001-07-26 Substrate for packaging electronic component and method for manufacturing the same
JPJP-P-2001-00225695 2001-07-26

Publications (2)

Publication Number Publication Date
KR20030010521A true KR20030010521A (en) 2003-02-05
KR100531223B1 KR100531223B1 (en) 2005-11-28

Family

ID=19058645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0043752A KR100531223B1 (en) 2001-07-26 2002-07-25 Wiring board for mounting electronic parts and method for producing the wiring board

Country Status (3)

Country Link
JP (1) JP2003037215A (en)
KR (1) KR100531223B1 (en)
TW (2) TWM324288U (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858475B2 (en) * 2003-06-30 2005-02-22 Intel Corporation Method of forming an integrated circuit substrate
JP5151438B2 (en) * 2007-12-10 2013-02-27 大日本印刷株式会社 Semiconductor device and manufacturing method thereof, and substrate for semiconductor device and manufacturing method thereof
KR101744078B1 (en) * 2016-01-08 2017-06-07 와이엠티 주식회사 Printed circuit board and method for preparing plating printed circuit board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251691A (en) * 1987-12-03 1989-10-06 Hitachi Chem Co Ltd Manufacture of wiring board
JPH03173195A (en) * 1989-11-30 1991-07-26 Ibiden Co Ltd Formation of conductor circuit in aluminum nitride substrate
US5310965A (en) * 1991-08-28 1994-05-10 Nec Corporation Multi-level wiring structure having an organic interlayer insulating film
JP3057832B2 (en) * 1991-08-28 2000-07-04 日本電気株式会社 Semiconductor device
US5910644A (en) * 1997-06-11 1999-06-08 International Business Machines Corporation Universal surface finish for DCA, SMT and pad on pad interconnections

Also Published As

Publication number Publication date
JP2003037215A (en) 2003-02-07
TWM324288U (en) 2007-12-21
TWI299886B (en) 2008-08-11
KR100531223B1 (en) 2005-11-28

Similar Documents

Publication Publication Date Title
US5081562A (en) Circuit board with high heat dissipations characteristic
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
US5198693A (en) Aperture formation in aluminum circuit card for enhanced thermal dissipation
EP0452506B1 (en) METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's
KR100338908B1 (en) Printed circuit board and electronic components
KR100704919B1 (en) Coreless substrate and manufacturing method thereof
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
KR100831514B1 (en) Method for producing flexible printed wiring board and flexible printed wiring board
KR100499003B1 (en) A package substrate for electrolytic leadless plating, and its manufacturing method
TW200522828A (en) Printed wiring board and semiconductor device
JPH1116933A (en) Manufacture of circuit board having metallic bump and semiconductor chip package using this circuit board
JP3149352B2 (en) Method of forming conductor layer of substrate
KR20040076164A (en) A package substrate for electrolytic leadless plating, and its manufacturing method
KR100705637B1 (en) Flexible wiring base material and process for producing the same
US20080257742A1 (en) Method of manufacturing printed circuit board for semiconductor package
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
KR20030017392A (en) Substrate for mounting electronic component
US5109601A (en) Method of marking a thin film package
US20040132230A1 (en) Ball grid array substrate and method for preparing the same
US6708398B2 (en) Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package
KR100531223B1 (en) Wiring board for mounting electronic parts and method for producing the wiring board
US4965700A (en) Thin film package for mixed bonding of chips
JP2003051655A (en) Punching method and system of substrate for packaging electronic component
KR20030011433A (en) Manufacturing method for hidden laser via hole of multi-layered printed circuit board
JP3821426B2 (en) Electronic component mounting board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee