KR20030001143A - Planar avalanche photodiode with reverse layer structure - Google Patents
Planar avalanche photodiode with reverse layer structure Download PDFInfo
- Publication number
- KR20030001143A KR20030001143A KR1020010037513A KR20010037513A KR20030001143A KR 20030001143 A KR20030001143 A KR 20030001143A KR 1020010037513 A KR1020010037513 A KR 1020010037513A KR 20010037513 A KR20010037513 A KR 20010037513A KR 20030001143 A KR20030001143 A KR 20030001143A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type
- avalanche photodiode
- stacked
- planar avalanche
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 93
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 230000003321 amplification Effects 0.000 claims abstract description 22
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000002019 doping agent Substances 0.000 claims abstract description 7
- 239000011241 protective layer Substances 0.000 claims abstract description 6
- 238000010521 absorption reaction Methods 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 3
- 239000006096 absorbing agent Substances 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
본 발명은 포토다이오드에 관한 것으로서, 특히 증폭층과 흡수층을 가지는 평면형 애벌랜치 포토다이오드(planar avalanche photodiode)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to photodiodes, and more particularly to planar avalanche photodiodes having an amplification layer and an absorbing layer.
평면형 애벌랜치 포토다이오드는 입력된 광신호를 전기 신호로 변환하는 포토다이오드의 일종으로서, 반도체 기판 상에 증폭층과 흡수층을 적층한 구조를 갖는 것이 일반적이다.The planar avalanche photodiode is a kind of photodiode that converts an input optical signal into an electrical signal, and generally has a structure in which an amplification layer and an absorption layer are stacked on a semiconductor substrate.
도 1은 종래의 평면형 애벌랜치 포토다이오드의 구성을 나타내는 단면도이다. 상기 평면형 애벌랜치 포토다이오드(100)는 기판(110), 수광층(120), 하부 전극(130), 흡수층(140), 그레이딩층(grading layer, 150), 증폭층(160), 상부 전극(180), 보호층(190)으로 구성된다.1 is a cross-sectional view showing the configuration of a conventional planar avalanche photodiode. The planar avalanche photodiode 100 includes a substrate 110, a light receiving layer 120, a lower electrode 130, an absorption layer 140, a grading layer 150, an amplification layer 160, and an upper electrode 180. ) And a protective layer 190.
상기 기판(110)의 하부면 밑에는 수광층(120)과, 하부 전극(130)이 각각 부분 적층된다. 상기 수광층(120)은 상기 평면형 애벌랜치 포토다이오드(100)로 입사하는 광을 흡수하여 전자-정공 쌍을 만들어내는 기능을 수행하며, 상기 하부 전극(130)은 금속 재질의 도전층으로서 상기 상부 전극(180)과 함께 상기 평면형 애벌랜치 포토다이오드(100)의 내부에 전기장을 형성하는 기능을 수행한다.The light receiving layer 120 and the lower electrode 130 are partially stacked below the lower surface of the substrate 110. The light receiving layer 120 absorbs light incident to the planar avalanche photodiode 100 to form an electron-hole pair, and the lower electrode 130 is a conductive layer made of a metal material. Along with 180, the electric field is formed inside the planar avalanche photodiode 100.
상기 흡수층(140)에서 전자-정공 쌍은 상기 수광층(120)을 통한 입사광에 의해 여기되며, 상기 전기장에 의해 분리되어 제1 캐리어(carrier)인 정공을 생성한다. 상기 캐리어는 상기 증폭층(160)으로 주입되며, 이온화 충돌을 통해 제2 캐리어를 생성함에 따라서 내부 이득이 발생한다.In the absorption layer 140, the electron-hole pair is excited by the incident light through the light receiving layer 120, and separated by the electric field to generate holes, which are first carriers. The carrier is injected into the amplification layer 160, and an internal gain occurs as the second carrier is generated through an ionization collision.
상기 증폭층(160)은 그 상부의 소정 영역에 소정 도펀트로 확산된 영역을 가지며, 상기 상부 전극(180)은 상기 확산 영역(170)과 접촉하도록 형성된다. 상기 증폭층(160)은 실질적인 증폭 현상이 발생하는 곳으로서, 상기 확산 영역(170)을 제외한 상기 증폭층(160)의 두께가 상기 평면형 애벌랜치 포토다이오드(100)의 동작 특성에 중요한 영향을 미치게 된다. 예를 들어, 상기 확산 영역(170)을 제외한 상기 증폭층(160)의 두께가 기설정된 값에 미치지 못할 경우에 내부 이득은 줄어들게 되며, 결과적으로 상기 평면형 애벌랜치 포토다이오드(100)의 광민감도는 감소하게 된다.The amplification layer 160 has a region diffused with a predetermined dopant in a predetermined region thereon, and the upper electrode 180 is formed to contact the diffusion region 170. The amplification layer 160 is a place where substantial amplification occurs, and the thickness of the amplification layer 160 except for the diffusion region 170 has an important effect on the operating characteristics of the planar avalanche photodiode 100. . For example, when the thickness of the amplification layer 160 except for the diffusion region 170 does not reach a predetermined value, the internal gain is reduced, and as a result, the light sensitivity of the planar avalanche photodiode 100 is reduced. Done.
한편, 확산 공정은 확산시 온도와 시간에 따라 그 정도가 변화하므로 그 제어가 용이하지 않다는 문제점이 있다.On the other hand, the diffusion process has a problem that its control is not easy because the degree changes with temperature and time during diffusion.
따라서, 종래의 평면형 애벌랜치 포토다이오드는 확산 영역의 두께를 일률적으로 제어한다는 것이 어렵다는 문제점이 있으며, 대안으로서 확산 영역의 두께를 일률적으로 제어하기 위한 시스템을 갖추는 경우에는 제조 비용이 상승하게 된다는 문제점이 있다.Therefore, the conventional planar avalanche photodiode has a problem that it is difficult to uniformly control the thickness of the diffusion region, and alternatively, when a system for uniformly controlling the thickness of the diffusion region is provided, the manufacturing cost increases. .
본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 확산 공정에 대한 소자 특성 의존도를 최소화할 수 있는 평면형 애벌랜치 포토다이오드를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a planar avalanche photodiode capable of minimizing device characteristic dependence on a diffusion process.
상기한 문제점을 해결하기 위하여, 본 발명에 따른 역적층 구조를 갖는 평면형 애벌랜치 포토다이오드는,In order to solve the above problems, the planar avalanche photodiode having a reverse laminated structure according to the present invention,
하부면 밑에 하부 전극이 형성된 기판과;A substrate on which a lower electrode is formed below the lower surface;
상기 기판의 상부면 상에 형성되며, 내부 전기장에 의해 주입된 제1 캐리어가 이온화 충돌을 통해 새로운 전자-정공 쌍을 생성하는 증폭층과;An amplification layer formed on the upper surface of the substrate, wherein the first carrier injected by the internal electric field generates a new electron-hole pair through ionization collision;
상기 증폭층 상에 형성되며, 입사된 광에 의해 여기된 전자-정공 쌍이 내부 전기장에 의해 분리됨에 따라 상기 제1 캐리어를 생성하는 흡수층과;An absorption layer formed on the amplification layer, the absorption layer generating the first carrier as the electron-hole pair excited by the incident light is separated by an internal electric field;
상기 흡수층 상에 형성되며 소정 도펀트로 확산된 확산 영역을 갖는 캡층과;A cap layer formed on the absorber layer and having a diffusion region diffused with a predetermined dopant;
상기 캡층 상에 상기 확산 영역과 접하도록 형성되며, 상기 하부 전극과 함께 상기 내부 전기장을 형성하기 위한 상부 전극을 포함한다.It is formed to contact the diffusion region on the cap layer, and includes an upper electrode for forming the internal electric field together with the lower electrode.
도 1은 종래의 평면형 애벌랜치 포토다이오드의 구성을 나타내는 단면도,1 is a cross-sectional view showing the configuration of a conventional planar avalanche photodiode,
도 2 내지 도 4는 본 발명의 바람직한 실시예에 따른 역적층 구조를 가지는 평면형 애벌랜치 포토다이오드의 제작 과정을 설명하기 위한 단면도,2 to 4 are cross-sectional views for explaining a manufacturing process of a planar avalanche photodiode having a reverse stacked structure according to a preferred embodiment of the present invention,
도 5는 본 발명의 바람직한 실시예에 따른 역적층 구조를 갖는 평면형 애벌랜치 포토다이오드의 구성을 나타내는 단면도.5 is a cross-sectional view showing the configuration of a planar avalanche photodiode having a reverse stacked structure according to a preferred embodiment of the present invention.
이하에서는 첨부도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능이나 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; In describing the present invention, detailed descriptions of related well-known functions and configurations are omitted in order not to obscure the subject matter of the present invention.
도 5는 본 발명의 바람직한 실시예에 따른 역적층 구조를 갖는 평면형 애벌랜치 포토다이오드의 구성을 나타내는 단면도이다. 도시된 바와 같이, 상기 평면형 애벌랜치 포토다이오드(200)는 기판(210), 수광층(300), 하부 전극(310), 증폭층(220), 그레이딩층(230), 전하층(charge layer, 240), 흡수층(250), 캡층(cap layer, 260), 상부 전극(280) 및 보호층(290)으로 구성된다.5 is a cross-sectional view showing the configuration of a planar avalanche photodiode having a reverse stacked structure according to a preferred embodiment of the present invention. As shown, the planar avalanche photodiode 200 includes a substrate 210, a light receiving layer 300, a lower electrode 310, an amplification layer 220, a grading layer 230, and a charge layer 240. ), An absorbing layer 250, a cap layer 260, an upper electrode 280, and a protective layer 290.
상기 기판(210)은 p형 InP 반도체 기판으로서, 상기 기판(210) 밑에 SiO2, SiNx와 같은 투명 재질의 수광층(300)과 도전성 재질의 p형 하부 전극(310)이 각각 부분 적층된다.The substrate 210 is a p-type InP semiconductor substrate, and a light receiving layer 300 of transparent material such as SiO 2 and SiNx and a p-type lower electrode 310 of conductive material are partially stacked below the substrate 210.
상기 기판(210) 상에 형성된 p형 InP 증폭층(220)은 주입된 제1 캐리어가 이온화 충돌을 통해 새로운 전자-정공쌍을 생성함에 따른 내부 이득을 발생시킨다.The p-type InP amplification layer 220 formed on the substrate 210 generates an internal gain as the injected first carrier generates a new electron-hole pair through ionization collision.
상기 증폭층(220) 상에 형성된 p형 InGaAsP 그레이딩층(230)은 상기 제1 캐리어가 상기 증폭층(220)으로 원활하게 주입되도록 하는 기능을 수행한다.The p-type InGaAsP grading layer 230 formed on the amplification layer 220 serves to smoothly inject the first carrier into the amplification layer 220.
상기 그레이딩층(230) 상에 형성된 p형 InP 전하층(240)은 상기 흡수층(250) 과 상기 증폭층(220)에 각각 세기가 낮고 높은 적절한 전기장을 인가하기 위해서 형성된다. 상기 전하층(240)은 역적층 구조에 있어서 상기 흡수층(250)의 일부와 상기 캡층(260)에 형성된 확산 영역(270)의 모서리 부분에서 발생하는 조기 브레이크다운(breakdown) 현상을 억제하는 기능을 수행한다. 이 때, 상기 조기 브레이크다운 현상은 상기 확산 영역(270)이 모서리 부분의 곡률이 중앙 부분의 곡률보다 작기 때문에 상기 중앙 부분보다 상기 모서리 부분에 가해지는 전기장이 매우 세지는 현상에 기인한다.The p-type InP charge layer 240 formed on the grading layer 230 is formed to apply an appropriate electric field having low intensity and high strength to the absorption layer 250 and the amplification layer 220, respectively. The charge layer 240 has a function of suppressing an early breakdown phenomenon occurring in a portion of the absorbing layer 250 and a corner portion of the diffusion region 270 formed in the cap layer 260 in the reverse stacked structure. Perform. In this case, the early breakdown phenomenon is due to the phenomenon that the electric field applied to the corner portion is much stronger than the center portion because the diffusion region 270 has a curvature of the corner portion smaller than that of the center portion.
상기 전하층(240) 상에 형성되는 p형 InGaAs 흡수층(250)은 상기 수광층(300)을 통과한 광에 의해 여기된 전자-전공 쌍이 가해진 전기장에 의해 분리되어 상기 증폭층(220)으로 주입되는 제1 캐리어를 생성하는 기능을 수행한다. 또한, 상기 흡수층(250)의 일부와 상기 흡수층(250) 상에 형성된 캡층(260)에는 소정의 n형 도펀트(dopant)를 확산함으로써 생성된 확산 영역(270)이 위치하고 있다.The p-type InGaAs absorbing layer 250 formed on the charge layer 240 is separated by an electric field applied to an electron-electron pair excited by light passing through the light receiving layer 300 and injected into the amplifying layer 220. A function of generating a first carrier to be performed. In addition, a diffusion region 270 generated by diffusing a predetermined n-type dopant is positioned in a portion of the absorption layer 250 and the cap layer 260 formed on the absorption layer 250.
상기 캡층(260) 상에는 상기 확산 영역(270)에 접하도록 형성된 도전성 재질의 n형 상부 전극(280)과, 상기 캡층(260)이 외부 대기에 노출되지 않도록 보호하는 기능을 수행하는 보호층(290)이 각각 부분 적층된다.On the cap layer 260, an n-type upper electrode 280 of a conductive material formed to contact the diffusion region 270, and a protective layer 290 for protecting the cap layer 260 from being exposed to the outside atmosphere. ) Are each partially laminated.
도 2 내지 도 4는 도 5에 도시된 역적층 구조를 가지는 평면형 애벌랜치 포토다이오드(200)를 제작하는 과정을 설명하기 위한 도면이다. 이하, 도 2 내지 도 5를 참조하여 제작 과정을 설명하기로 한다.2 to 4 are diagrams for explaining a process of manufacturing the planar avalanche photodiode 200 having the reverse stacked structure shown in FIG. Hereinafter, a manufacturing process will be described with reference to FIGS. 2 to 5.
도 2를 참조하면, 액상 결정 성장법(Liquid Phase Epitaxial growth, LPEgrowth), 분자선 결정 성장법(molecular beam epitaxial growth, MBE growth), 유기금속 화학기상 증착법(metalorganic chemical vapor deposition, MOCVD) 등을 이용하여, p형 InP 반도체 기판(210) 상에 p형 InP 증폭층(220), p형 InGaAsP 그레이딩층(230), p형 InP 전하층(240), p형 InGaAs 흡수층(250), p형 InP 캡층(260)을 차례로 적층시킨다.Referring to FIG. 2, liquid phase epitaxial growth (LPEgrowth), molecular beam epitaxial growth (MBE growth), metalorganic chemical vapor deposition (MOCVD), etc. may be used. , p-type InP amplification layer 220, p-type InGaAsP grading layer 230, p-type InP charge layer 240, p-type InGaAs absorbing layer 250, and p-type InP cap layer on p-type InP semiconductor substrate 210. 260 is stacked one by one.
도 3을 참조하면, 증착 및 식각 공정을 이용하여 상기 캡층(260) 상에 확산 마스크(mask, 265)를 부분 적층하고, 상기 캡층(260)의 노출된 면을 통해 소정의 n형 도펀트를 소정 온도하에서 확산시킨다. 이러한 공정에 따라서, 상기 캡층(260) 및 상기 흡수층(250)의 일부에는 n형 도펀트로 확산된 확산 영역(270)이 형성된다. 이후, 상기 확산 마스크(265)는 식각 공정을 통해 제거된다.Referring to FIG. 3, a diffusion mask 265 is partially stacked on the cap layer 260 using a deposition and etching process, and a predetermined n-type dopant is formed through an exposed surface of the cap layer 260. Diffusion under temperature. According to this process, a diffusion region 270 diffused with an n-type dopant is formed in a portion of the cap layer 260 and the absorption layer 250. Thereafter, the diffusion mask 265 is removed through an etching process.
도 4를 참조하면, 포토리소그래피(photolithography) 및 식각 공정을 이용하여 상기 캡층(260) 상에 보호층(290)을 부분 적층하고, 노출된 확산 영역(270)의 표면 상에 n형 상부 전극(280)을 부분 적층한다.Referring to FIG. 4, the protective layer 290 is partially stacked on the cap layer 260 by using photolithography and etching processes, and the n-type upper electrode (eg, on the surface of the exposed diffusion region 270) is formed. 280 is partially laminated.
도 5를 참조하면, 상기 기판(210) 밑에 p형 하부 전극(310)을 적층한 후 소정 부분을 식각하고, 노출된 기판(210)의 하부면 밑에 SiO2수광층(300)을 부분 적층한다.Referring to FIG. 5, a p-type lower electrode 310 is stacked below the substrate 210, and then a predetermined portion is etched, and the SiO 2 light receiving layer 300 is partially stacked below the exposed bottom surface of the substrate 210. .
상술한 바와 같이, 본 발명에 따른 역적층 구조를 갖는 평면형 애벌랜치 포토다이오드는 흡수층 내에 확산 영역을 생성함으로써, 확산 공정에 대한 소자 특성 의존도를 최소화할 수 있다는 이점이 있다.As described above, the planar avalanche photodiode having the reverse stacked structure according to the present invention has an advantage of minimizing device characteristic dependence on the diffusion process by generating a diffusion region in the absorption layer.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037513A KR100424455B1 (en) | 2001-06-28 | 2001-06-28 | Planar avalanche photodiode with reverse layer structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037513A KR100424455B1 (en) | 2001-06-28 | 2001-06-28 | Planar avalanche photodiode with reverse layer structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030001143A true KR20030001143A (en) | 2003-01-06 |
| KR100424455B1 KR100424455B1 (en) | 2004-03-26 |
Family
ID=27711814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0037513A KR100424455B1 (en) | 2001-06-28 | 2001-06-28 | Planar avalanche photodiode with reverse layer structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100424455B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11335821B2 (en) * | 2020-04-30 | 2022-05-17 | Omnivision Technologies, Inc. | Low noise silicon germanium image sensor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2819629B2 (en) * | 1989-07-06 | 1998-10-30 | 日本電気株式会社 | Avalanche photodiode |
| JPH03289180A (en) * | 1990-04-06 | 1991-12-19 | Nippon Telegr & Teleph Corp <Ntt> | Avalanche-photodiode |
| JP2937404B2 (en) * | 1990-04-18 | 1999-08-23 | 日本電気株式会社 | Semiconductor light receiving element |
| JPH05206502A (en) * | 1992-01-27 | 1993-08-13 | Furukawa Electric Co Ltd:The | Manufacture of avalanche photodiode |
| KR100216524B1 (en) * | 1996-12-05 | 1999-08-16 | 이계철 | Avalanche photodiode and manufacturing method for the same |
-
2001
- 2001-06-28 KR KR10-2001-0037513A patent/KR100424455B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11335821B2 (en) * | 2020-04-30 | 2022-05-17 | Omnivision Technologies, Inc. | Low noise silicon germanium image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100424455B1 (en) | 2004-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (en) | Avalanche photodiode | |
| JP4609430B2 (en) | Avalanche photodiode | |
| US8698268B2 (en) | Avalanche photodiode and method for manufacturing the avalanche photodiode | |
| CA2050362C (en) | Photo-sensing device | |
| JP2004193615A (en) | Avalanche photodiode for use in hostile environments | |
| EP2613366B1 (en) | Avalanche photodiode | |
| US20100133637A1 (en) | Avalanche photodiode | |
| KR100617724B1 (en) | Method for manufacturing avalanche photo diode | |
| US6690079B2 (en) | Light-receiving device | |
| JPWO2006080153A1 (en) | Semiconductor light receiving element and manufacturing method thereof | |
| US5304824A (en) | Photo-sensing device | |
| US5315148A (en) | Photo-sensing device | |
| US6664573B2 (en) | Avalanche photodiode | |
| JP4861388B2 (en) | Avalanche photodiode | |
| US6756613B2 (en) | Shallow-mesa structure for planar PIN and APD photodiodes | |
| US5391910A (en) | Light receiving device | |
| JP4985298B2 (en) | Avalanche photodiode | |
| KR100424455B1 (en) | Planar avalanche photodiode with reverse layer structure | |
| KR101783648B1 (en) | Low dark-current avalanche photodiode | |
| KR101080882B1 (en) | Avalanche photodiode and its manufacture method | |
| JPH05102517A (en) | Avalanche photodiode and its manufacturing method | |
| KR102017125B1 (en) | Manufacturing method of photodiode | |
| JP2008047580A (en) | Semiconductor light receiving element | |
| JP3172996B2 (en) | Semiconductor light receiving element | |
| JPS63211686A (en) | Avalanche photodiode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120228 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |