KR200266964Y1 - 디지털 논리소자를 이용한 학습도구 - Google Patents

Abstract

본 고안은 다수의 논리 게이트를 조립하여 다수의 학습자들을 교육시키기 위한 학습도구에 관한 것이다. 본 고안은 논리회로를 구성하는 논리회로 기본 소자를 각각 조립한 조립기판과, 이 기판들을 논리회로에 맞추어 상기 소자의 접속수단을 통하여 결합하는 수단과 이를 전원장치에 연결하도록 구성된다.

본 고안에 따르면 디지털 논리 게이트 회로도를 학습자가 각 논리게이트의 조립기간을 손으로 쉽게 짜 맞추어 조립할 수 있다. 이렇게 하면 시간이 많이 절약되고 그 결과를 정확하게 산출할 수 있다. 특히, 영재학교의 학습교재와 공과대학 등에서 디지털 기술을 쉽게 접근할 수 있게 하므로 학습효과를 높일 수 있다. 또한, 초등학교 학생들에게 공학적인 마인드를 심어주는 놀이기구로도 활용이 가능하다.

Description

디지털 논리소자를 이용한 학습도구{Study Tools Using Digital Logic Gates}

본 고안은 본 고안은 디지털 논리 게이트 회로도를 공부하는 대학생을 비롯하여, 영재학교 학생들, 초등학교, 중학교 및 과학고등학교의 학생들(이하"학습자"라 한다)에서 디지털 논리게이트 회로를 알기 쉽게 이해할 수 있도록 하는 학습도구에 관한 것이다. 특히, 학습자가 난해한 논리회로도를 보고 신호흐름을 파악하기가 어렵기 때문에 정해진 논리회로를 대상으로 각 논리게이트를 손으로 쉽게 짜 맞추어 조립할 수 있도록 하는 것이다. 그렇게 하기 위해서 각 논리게이트를 논리게이트 모양별로 기판을 만들고 그 위에 반도체 칩과 전기소자를 조립한다.

논리게이트를 이용하여 학습자들을 교육시킬 수 있는 종래의 논리회로는 도 1에 실시예로서 도시된다. 도 1의 배타적 오아 게이트 논리회로(an exclusive OR digital logic gate)에 대한 신호흐름은 다음과 같다.

제1 및 제2 인버터(Inverter) 게이트와, 제1 및 제2 앤드(AND)게이트와, 노아(NOR) 게이트로 구성되는 디지털 논리게이트에 있어서, 신호 입력은 각각 제1 앤드게이트에 연결되고, 이와 병렬로 각각 제1 및 제2의 인버터 게이트의 입력단에 신호가 들어가고 그 신호는 각각 제2 앤드 게이트에 연결되고, 제 1 및 제2 앤드 게이트 출력은 노아게이트에 입력된 후 그 출력된다.

즉, 라인 1과 라인 2에 의하여 입력신호가 들어가서 최종적으로 노아 게이트로 출력이 나오면 그 결과가 "1" 또는 "0"이 나오게 되는 데 이러한 결과를 이해하려면 논리 테이블을 그려놓고 순차적으로 각 게이트의 입력과 출력을 하나하나 따져야 한다. 이렇게 하면 시간이 많이 소요되고 그 결과를 잘못 산출하는 경우도 있다. 특히, 학습자가 초등학생인 경우에는 과학시간에 이러한 논리회로를 이해한다는 것은 쉽지가 않다.

한 예로 최근 마이크로 로봇에 대한 이해를 돕기 위하여 초등학교 3학년 이상인 학습자들이 3급 자격시험을 준비하는 경우 이러한 논리회로를 쉽게 이해하는 지식이 요구되기도 한다. 본 고안은 이러한 종래의 문제점을 개선하기 위하여 학습자가 쉽게 논리회로를 손으로 조립할 수 있도록 하는 것이다.

앞에서 설명한 바와 같이, 종래의 학습방법은 교수들이 일일이 학습자에게 논리회로 신호흐름을 이해 시켜야 하고 이를 이해하려면 상당히 어려운 문제가 있다.

따라서, 본 고안은 이러한 종래의 문제점을 해결하기 위한 것으로 학습자가 디지털 논리회로의 기본 소자인 앤드(AND), 오아(OR), 노아(NOR), 인버터(INVERTER)등의 게이트를 각각 조립하여 제작을 한 후 정해진 논리회로의 이 회로도를 보면서 상기 각각의 게이트 부품을 상호 접속시키면 되는 것이다.

본 고안은 다수의 학습자들이 논리소자들을 조립하여 디지털 논리회로를 쉽게 이해하도록 하는데 그 목적이 있다.

도 1은 종래 배타적 오아 디지털 논리게이트 회로도,

도 2는 본 고안의 제1실시예에 따른 앤드 게이트의 조립도,

도 3은 도 2의 앤드 게이트의 실제 회로도,

도 4는 타이머의 조립도,

도 5는 본 고안의 제2실시예에 따른 링 카운터,

도 6은 본 고안의 제3실시예에 따른 7세그머트,

도 7은 본 고안의 제4실시예에 따른 디지털 논리 회로도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 조립기판 2 : 반도체 칩

3 : 저항 4 : 접속수단

5 : 접속수단 후면

이러한 목적을 달성하기 위하여 본 고안에 따른 디지털 논리학습도구는 다수의 논리 게이트를 조립하여 다수의 학습자들을 교육시키기 위한 학습도구에 있어서, 논리회로를 구성하는 논리회로 기본 소자를 각각 조립한 조립기판과, 이 기판들을 논리회로에 맞추어 상기 소자의 접속수단을 통하여 결합하는 수단과 이를 전원장치에 연결하도록 구성하는 것을 특징으로 한다.

여기에서 상기 조립기판은 논리게이트를 구성하는 반도체 칩과 저항과 전원에 연결하는 전선으로 구성되며 조립기판의 꼭지점에 각각의 접속수단을 내설한다. 상기 접속수단은 금속으로 된 똑딱단추, 자석 또는 조립기판을 상호 결합시킬 수 있는 여러 가지 수단을 고려할 수 있다.

이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예들을 상세히 설명한다. 도 1은 종래 배타적 오아 디지털 논리게이트 회로도이다. 도 1에서는 본 고안의 실시예를 설명하고자 참고로 논리회로를 보여 준 것이다. 일반적으로 도 1에 도시된 바와 같이 디지털 논리회로는 앤드, 오아, 노아 및 인버터 게이트가 상호 조합으로 구성된다.

상기 조립 게이트에 대한 제1실시예로서 앤드 게이트를 도 2에 도시하였다. 도 2에서 기판(1) 위에 반도체 칩(2)과 저항(3)들이 조립되고 이들 소자들은 전선으로 상호 연결된다. 기판(1)의 꼭지점에는 접속수단(4)이 6곳에 각각 내설된다. 접속수단이 똑딱단추인 경우에는 기판(1)모서리에 각각 구멍을 내어 단추를 끼운 후에 이를 납땜으로 고정한다. 만약 자석을 접속수단으로 사용한다면 기판의 적절한 개소에 자석을 부착할 수 있다.

이렇게 조립된 조립기판의 전면은 그 위에 커버를 씌우는 데, 그 커버는 그 논리게이트의 종류를 알아볼 수 있게 투명한 수지를 이용할 수 있고, 또는 불투명한 플라스틱 커버인 경우에는 논리소자의 그림을 그리거나 명칭을 쓸 수 있다. 모든 게이트는 입력은 왼쪽에 출력은 오른쪽에 배열시키며 이때 입출과 출력, 즉 데이터 선에 대한 접속 수단은 상하단 부분을 절연시켜 전기가 통하지 못하게 한다.전원핀은 오른쪽 상단에 접지핀은 왼쪽 상단에 위치하며 상하단이 연결되어 전기가 통하게 한다.

도 2에서 조립기판에 대한 내부 배치도에서 각 논리소자는 기판(1)의 가운데에 관련되는 반도체 칩을 고정 배치하고 14핀 내지 16핀의 논리게이트 단자와 저항, 전원을 빼서 연결한다. 전원을 쉽게 인가하고 다른 소자들이 전원을 쉽게 사용할 수 있도록 전원선은 위아래로 연결되지만 데이터 선은 아래위가 분리되어 있다.

그리고, 입력핀에는 전원이 인가되지 않았을 경우 0볼트를 유지하기 위해 접지와 연결시킨 PULL DOWN 저항을 연결하여 학습자의 편리를 최대한 도모한다. 그리고, 왼쪽의 중간 핀은 사용하지 않으므로 하단에 결합부를 두어 게이트를 고정하는데 사용한다. 즉 7408의 입력인 1번 핀과 2번 핀은 기판의 왼쪽에 위치하며 위아래가 분리되어 있고, 출력 핀인 3번 핀은 오른쪽 가운데에 위치하며 +전원은 오른쪽 위쪽에 위치하고 접지 핀은 오른쪽 아래에 위치시킨다. 이때, 전원핀은 위아래가 연결되도록 하여 한번의 접속으로 전원이 인가되도록 하며, 유사시 다른게이트들이 전원을 공급받을 수 있는 장점이 있다. 왼쪽 가운데 핀은 사용하지 않으므로 기판을 고정시키는 목적으로 접속수단을 위치시킬 수 있다.

도 3은 본 고안의 제1실시예로 도 2 앤드 게이트에 대한 실제 배선도이다. 적색과 청색으로 표시된 선은 각각 +전원과 접지를 연장 연결한 선으로 당 한번의 접속으로 기본적인 전원을 인가할 수 있으며 입력선과 출력선이 분리되어 있어 아주 쉽게 복잡한 논리회로를 구성할 수 있다.

도 4, 5, 6은 본 고안의 다른 실시예들로써 논리회로를 보여주는 사례이다.

도 4는 타이머에 대한 부품조립도이고, 도 5는 본 고안의 제2실시예에 대한 것으로 10진 링 카운터에 대한 배선도이며, 도 6은 제3실시예에 대한 것으로 7세그먼트에 대한 배선도이다. 본 고안은 상기 제1실시예 및 제2실시예에 도시된 배선도를 바탕으로 관련 게이트의 반도체 칩을 기판위에 조립하고 전원선과 접지선 및 저항을 기판위에 납땜으로 처리하고 입출력 단자는 접속수단으로 상호 연결 가능하게 하여 신호흐름이 원활하게 한다.

도 7은 일반적인 논리회로를 보여주는 사례이다. 본 고안의 경우 AND, NOR, NOT, AND, NOT 등의 조립기판을 각각 기판위에 접속수단으로 상호 결합시키고 전원을 인가하여 신호를 보내면 논리회로의 입출력의 결과를 학습자가 쉽게 판단할 수 있게 된다.

이러한 실시예들을 통해서 학습자는 디지털 논리회로에 대한 학습효과를 높일 수 있는 장점이 있다. 도 7과 같은 논리게이트 이외에도 여러 가지 목적을 구현하는 논리게이트들을 기본 회로도에 따라 배치하여 이들을 상호 조립하면 신호흐름에 따른 논리회로를 쉽게 이해할 수 있다.

이상에서 설명한 바와 같이, 본 고안은 디지털 논리 게이트 회로도를 학습자가 각 논리게이트의 조립기간을 손으로 쉽게 짜 맞추어 조립할 수 있다. 이렇게 하면 시간이 많이 절약되고 그 결과를 정확하게 산출할 수 있다. 특히, 영재학교의 학습교재와 공과대학 등에서 디지털 기술을 쉽게 접근할 수 있게 하므로 학습효과를 높일 수 있다. 또한, 초등학교 학생들에게 공학적인 마인드를 심어주는 놀이기구로도 활용이 가능하다.

Claims (4)

1. 디지털 논리학습도구는 다수의 논리 게이트를 조립하여 다수의 학습자들을 교육시키기 위한 학습도구에 있어서, 논리회로를 구성하는 논리회로 기본 소자를 각각 조립한 조립기판과, 이 기판들을 논리회로에 맞추어 상기 소자의 접속수단을 통하여 결합하는 수단과 이를 전원장치에 연결하도록 구성되는 것을 특징으로 하는 디지털 논리회로 학습도구.
2. 제1항에 있어서, 상기 조립기판은 논리게이트를 구성하는 반도체 칩과 저항과 전원에 연결하는 전선으로 구성되며 조립기판의 꼭지점에는 각각 접속수단을 내설하는 것으로 특징으로 하는 디지털 논리회로 학습도구.
3. 제1항에 있어서, 상기 접속수단은 금속으로 된 똑딱단추, 자석 또는 조립기판을 상호 결합시킬 수 있는 여러 가지 수단인 것을 특징으로 하는 디지털 논리회로 학습도구.
4. 제1항에 있어서, 상기 반도체 칩은 디지털 논리회로 사용되는 기본 논리소자인 앤드, 오아, 노아 및/ 또는 인버터를 포함하는 것으로 구성되는 것을 특징으로 하고 입력 핀은 왼쪽에 출력 핀은 오른쪽에 위치하여 회로도와 실제 핀 배치를 일치시킨 디지털 논리회로 학습도구.