KR200247889Y1 - The pressed lead pin for pin grid array package - Google Patents
The pressed lead pin for pin grid array package Download PDFInfo
- Publication number
- KR200247889Y1 KR200247889Y1 KR2020010020386U KR20010020386U KR200247889Y1 KR 200247889 Y1 KR200247889 Y1 KR 200247889Y1 KR 2020010020386 U KR2020010020386 U KR 2020010020386U KR 20010020386 U KR20010020386 U KR 20010020386U KR 200247889 Y1 KR200247889 Y1 KR 200247889Y1
- Authority
- KR
- South Korea
- Prior art keywords
- lead pin
- circuit board
- pin
- lead
- pinhole
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 고안의 목적은 원형 리드핀의 일측 선단부에 형성된 복수개의 압착홈 하부에 리드핀의 외주연을 따라 걸림턱을 형성시킴으로써, 리드핀의 핀홀 삽입시 회로 기판 하부의 리드핀 길이를 일정하게 유지하고 회로 기판과 리드핀이 수직을 유지하도록 한 피지에이 패키지용 압착 리드핀을 제공하는데 있다.An object of the present invention is to form a locking jaw along the outer periphery of the lead pin in the plurality of pressing grooves formed at one end of the circular lead pin, thereby keeping the length of the lead pin at the bottom of the circuit board constant when inserting the pinhole of the lead pin. The present invention provides a crimped lead pin for a Fiji package to keep the circuit board and the lead pin vertical.
상기 목적을 이루기 위해 본 고안은 원형 리드핀(30)의 일측 선단부 측면에 소정 간격을 두고 형성된 복수개의 압착홈(31)을 구비한 피지에이 패키지용 리드핀에 있어서, 상기 복수개의 압착홈(31) 하부에 리드핀의 핀홀 삽입시 회로 기판 하부의 리드핀 길이를 일정하게 유지하고 회로 기판과 리드핀이 수직을 유지하도록 상기 리드핀(30)의 외주연을 따라 형성된 걸림턱(32)을 더 구비한 것을 특징으로 한다.In order to achieve the above object, the present invention provides a plurality of pressing grooves for a package of Fiji A package having a plurality of pressing grooves 31 formed at predetermined intervals on one side of the front end portion of the circular lead pin 30, wherein the plurality of pressing grooves 31 When the pinhole of the lead pin is inserted into the lower part, the latching jaw 32 formed along the outer circumference of the lead pin 30 is further maintained to maintain the length of the lead pin at the bottom of the circuit board and keep the circuit board and the lead pin vertical. Characterized in that provided.
Description
본 고안은 피지에이(PGA:pin grid array) 패키지용 리드핀에 관한 것으로서, 특히, 원형 리드핀의 일측 선단부에 형성된 복수개의 압착홈 하부에 리드핀의 외주연을 따라 걸림턱을 형성시킴으로써, 리드핀의 핀홀 삽입시 회로 기판 하부의 리드핀 길이를 일정하게 유지하고 회로 기판과 리드핀이 수직을 유지하도록 한 피지에이 패키지용 압착 리드핀에 관한 것이다.The present invention relates to a lead pin for a PGA (pin grid array) package, and in particular, by forming a locking step along the outer periphery of the lead pin in a plurality of crimp grooves formed at one end of the circular lead pin, The present invention relates to a crimp lead pin for a Fiji package that maintains a constant length of a lead pin at a lower portion of a circuit board when the pin is inserted into a pin hole, and keeps the circuit board and the lead pin vertical.
반도체 패키지의 일종인 피지에이 패키지는 도 1에 도시된 것과 같이, 회로 기판(11)에 마련된 소정의 개구부에 반도체 칩(12)이 장착되고, 상기 장착된 반도체 칩(12)과 회로 기판(11)의 하측으로 형성된 패턴층이 본딩 와이어(13)에 의해 전기적으로 연결되어 있다. 또, 반도체 칩(12)을 중심으로 회로 기판(11)상부에 방열판(14)이 부착되고, 상기 회로 기판(11)의 저면에는 반도체 칩(12)을 보호하기 위해 에폭시 몰딩재(15)로 몰딩된다. 상기 반도체 칩(12) 주변의 회로 기판(11)에는 복수개의 리드핀(16)이 설치되어 있다.As shown in FIG. 1, in the Fiji package, which is a kind of semiconductor package, the semiconductor chip 12 is mounted in a predetermined opening provided in the circuit board 11, and the mounted semiconductor chip 12 and the circuit board 11 are mounted. The pattern layer formed underneath) is electrically connected by the bonding wire 13. In addition, a heat sink 14 is attached to the upper portion of the circuit board 11 around the semiconductor chip 12, and an epoxy molding material 15 is attached to the bottom surface of the circuit board 11 to protect the semiconductor chip 12. Molded. A plurality of lead pins 16 are provided on the circuit board 11 around the semiconductor chip 12.
상기와 같이 피지에이 패키지는 회로 기판(11)에 형성된 복수개의 핀홀에 리드핀(16)이 솔더링된 것으로서, 리드핀의 솔더링 과정을 도 2를 참조하여 살펴보면 다음과 같다.As described above, in the Fiji package, the lead pins 16 are soldered to a plurality of pinholes formed in the circuit board 11. The soldering process of the lead pins will be described with reference to FIG.
도 2는 회로기판에 리드핀을 솔더링하는 과정을 나타내는 측단면도이다.2 is a side cross-sectional view illustrating a process of soldering a lead pin to a circuit board.
먼저, (a)는 리드핀을 삽입하기 위해 관통된 핀홀(17)이 마련된 회로 기판(11)을 나타낸다. (b)는 회로 기판(11)의 핀홀(17)내로 리드핀(16)이 삽입된 상태를 나타낸다. (c)는 상기 (b)에서 핀홀내에 삽입된 리드핀(16)상에 솔더링에 의해 솔더(18)가 핀홀(17)을 통하여 회로 기판(11)의 하부로 흘러 회로 기판(11)과 리드핀(16)이 접착된 상태를 나타낸다. 상기와 같은 일련의 과정을 통하여 리드핀(16)이 회로 기판(11)에 접착된다.First, (a) shows a circuit board 11 provided with a penetrated pinhole 17 for inserting lead pins. (b) shows a state in which the lead pin 16 is inserted into the pinhole 17 of the circuit board 11. (c) shows that the solder 18 flows to the lower portion of the circuit board 11 through the pinhole 17 by soldering on the lead pin 16 inserted into the pinhole in (b). The state in which the pin 16 is bonded is shown. Through a series of processes as described above, the lead pin 16 is bonded to the circuit board (11).
상기에서 종래에는 리드핀을 핀홀의 형태와 동일하게 원형으로 하였으나, 이는 전기적 접촉성은 좋지만 리드핀을 핀홀에 삽입한 후 솔더링을 위해 회로 기판을 이동시킬 때 리드핀이 이탈할 위험이 있으며, 리드핀과 회로 기판이 밀착되어 솔더링시 핀홀을 통한 솔더의 흐름이 원활하지 못한 단점이 있었다.In the above, the lead pin is conventionally rounded in the same shape as the pinhole, but it has good electrical contact, but there is a risk that the lead pin is separated when the lead pin is inserted into the pinhole and the circuit board is moved for soldering. There was a drawback that the solder flow through the pinhole was not smooth when soldering with the circuit board.
이러한 종래의 리드핀의 단점을 해결하기 위한 형태가 도 3a 내지 도 3b에 도시되어 있다.Shapes for solving the disadvantages of the conventional lead pin is shown in Figures 3a to 3b.
도 3a는 종래의 압착 리드핀의 측면도이다.Figure 3a is a side view of a conventional crimp lead pin.
도면에서 참조되는 것과 같이, 핀홀내 리드핀 삽입시 압박력을 주어 리드핀 삽입 후 회로기판의 이동시 리드핀의 이탈을 방지하도록 원형 리드핀(20)의 일측 선단부 측면에는 소정 간격을 두고 복수개의 압착홈(21)이 형성되어 있다.As shown in the drawings, a plurality of crimp grooves are provided at predetermined intervals on one side of the side of one end of the circular lead pin 20 so as to provide a pressing force when inserting the lead pin in the pinhole to prevent the lead pin from being separated when the circuit board is moved after the lead pin is inserted. 21 is formed.
도 3b는 도 3a의 A-A'의 절단면도로서, 원형 리드핀(20)에 복수개의 압착홈(31)이 형성되어 찌그러진 원형 형상을 이루고 있다.3B is a cross-sectional view taken along the line A-A 'of FIG. 3A, and a plurality of pressing grooves 31 are formed in the circular lead pin 20 to form a crushed circular shape.
상기와 같이 압착홈이 형성된 구조에 의해, 리드핀 삽입 후 회로기판의 이동시 리드핀의 이탈을 방지할 수 있고, 리드핀의 솔더링 공정시 핀홀을 통한 솔더의회로기판 하단부로의 흐름을 원활히 할 수 있다.With the structure of the crimp groove formed as described above, the lead pin can be prevented from moving when the circuit board is moved after the lead pin is inserted, and the solder can flow smoothly to the lower end of the circuit board through the pin hole during the soldering process of the lead pin. have.
또, 전체적으로 찌그러진 원형의 형상이므로 회로기판의 손상을 줄이고 전기적 접촉성을 향상시킬 수 있다.In addition, since the entire shape of the crushed circular shape can reduce the damage to the circuit board and improve the electrical contact.
그러나, 상기 종래의 압착 리드핀은 도 4에 도시된 것과 같은 단점이 있다. 도 4는 종래의 압착 리드핀이 회로 기판의 핀홀에 삽입된 상태를 나타내는 측단면도이다. 도면과 같이, 회로 기판(11)의 핀홀에 삽입된 리드핀(20)은 측면에 형성된 압착홈(21)에 의해 핀홀과 리드핀간에 압박력이 가해지기 때문에, 핀홀내 리드핀 삽입 후 회로 기판 하부의 리드핀 길이가 일정하지 않게 되고, 또, 회로 기판과 리드핀이 수직을 이루지 못하게 되는 문제점이 있다.However, the conventional crimp lead pin has the same disadvantage as shown in FIG. 4 is a side cross-sectional view showing a state where a conventional crimp lead pin is inserted into a pinhole of a circuit board. As shown in the drawing, since the lead pin 20 inserted into the pinhole of the circuit board 11 is applied with a pressing force between the pinhole and the lead pin by the pressing groove 21 formed on the side surface, the lower side of the circuit board after insertion of the lead pin in the pinhole. There is a problem that the length of the lead pin is not constant and the circuit board and the lead pin are not perpendicular to each other.
상기의 문제점을 해결하기 위한 본 고안의 목적은 원형 리드핀의 일측 선단부에 형성된 복수개의 압착홈 하부에 리드핀의 외주연을 따라 걸림턱을 형성시킴으로써, 리드핀의 핀홀 삽입시 회로 기판 하부의 리드핀 길이를 일정하게 유지하고 회로 기판과 리드핀이 수직을 유지하도록 한 피지에이 패키지용 압착 리드핀을 제공하는데 있다.An object of the present invention for solving the above problems is to form a locking jaw along the outer circumference of the lead pin in the lower portion of the plurality of pressing grooves formed at one end of the circular lead pin, the lead of the lower part of the circuit board when the pinhole is inserted The present invention provides a crimped lead pin for a Fiji package that maintains a constant pin length and keeps the circuit board and the lead pin vertical.
도 1은 일반적인 피지에이 패키지의 측단면도,1 is a side cross-sectional view of a typical Fiji package,
도 2는 회로기판에 리드핀을 솔더링하는 과정을 나타내는 측단면도,2 is a side cross-sectional view illustrating a process of soldering a lead pin to a circuit board;
도 3a는 종래의 압착 리드핀의 측면도,Figure 3a is a side view of a conventional crimp lead pin,
도 3b는 도 3a의 A-A'의 절단면도,3B is a cross-sectional view taken along the line AA ′ of FIG. 3A;
도 4는 종래의 압착 리드핀이 회로 기판의 핀홀에 삽입된 상태를 나타내는 측단면도,4 is a side cross-sectional view showing a state in which a conventional crimp lead pin is inserted into a pinhole of a circuit board;
도 5a는 본 고안에 의한 피지에이 패키지용 압착 리드핀의 측면도,5a is a side view of a crimp lead pin for a Fiji package according to the present invention,
도 5b는 도 5a의 평면도,5B is a top view of FIG. 5A,
도 5c는 본 고안에 의한 피지에이 패키지용 압착 리드핀이 회로 기판의 핀홀에 삽입된 상태를 나타내는 측단면도.Figure 5c is a side cross-sectional view showing a state in which the crimp lead pins for the Fiji package according to the present invention is inserted into the pinhole of the circuit board.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
11, 41 : 회로 기판 12 : 반도체 칩11, 41: circuit board 12: semiconductor chip
13 : 본딩 와이어 14 : 방열판13: bonding wire 14: heat sink
15 : 에폭시 몰딩재 16, 20, 30 : 리드핀15: epoxy molding material 16, 20, 30: lead pin
17 : 핀홀 18 : 솔더17: pinhole 18: solder
31 : 압착홈 32 : 걸림턱31: pressing groove 32: locking jaw
상기 목적을 이루기 위해 본 고안은 원형 리드핀의 일측 선단부 측면에 소정 간격을 두고 형성된 복수개의 압착홈을 구비한 피지에이 패키지용 리드핀에 있어서, 상기 복수개의 압착홈 하부에 리드핀의 핀홀 삽입시 회로 기판 하부의 리드핀 길이를 일정하게 유지하고 회로 기판과 리드핀이 수직을 유지하도록 상기 리드핀의외주연을 따라 형성된 걸림턱을 더 구비한 것을 특징으로 한다.In order to achieve the above object, the present invention provides a lead pin for a Fiji A package having a plurality of crimp grooves formed at predetermined intervals on one side of the front end portion of a circular lead pin, when inserting the pinholes of the lead pins under the plurality of crimp grooves. It characterized in that it further comprises a locking step formed along the outer periphery of the lead pin to maintain a constant length of the lead pin of the lower portion of the circuit board and the circuit board and the lead pin vertical.
이하, 첨부된 도면을 참조하여 본 고안을 좀 더 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.
도 5a는 본 고안에 의한 피지에이 패키지용 압착 리드핀의 측면도이다.Figure 5a is a side view of a crimp lead pin for a Fiji package according to the present invention.
도면과 같이, 원형 리드핀(30)의 일측 선단부 측면에 형성된 복수개의 압착홈(31) 하부에는 리드핀의 핀홀 삽입시 회로 기판 하부의 리드핀 길이를 일정하게 유지하고 회로 기판과 리드핀이 수직을 유지하도록 상기 리드핀(30)의 외주연을 따라 걸림턱(32)이 형성되어 있다.As shown in the drawing, the length of the lead pin at the bottom of the circuit board is kept constant when the pinhole is inserted into the lower portion of the plurality of crimp grooves 31 formed at the side of one end of the circular lead pin 30, and the circuit board and the lead pin are vertical. The locking step 32 is formed along the outer circumference of the lead pin 30 so as to maintain.
도 5b는 도 5a의 평면도로서, 원형의 리드핀(30)의 일측에 복수개의 압착홈(31)이 형성되고, 상기 압착홈(31)의 하부 리드핀(30)의 외주연에 걸림턱(32)이 형성되어 있다.FIG. 5B is a plan view of FIG. 5A, wherein a plurality of pressing grooves 31 are formed at one side of the circular lead pin 30, and the locking jaw is caught on the outer circumference of the lower lead pin 30 of the pressing groove 31. 32) is formed.
도 5c는 본 고안에 의한 피지에이 패키지용 압착 리드핀이 회로 기판의 핀홀에 삽입된 상태를 나타내는 측단면도이다.5C is a side cross-sectional view illustrating a state in which a crimp lead pin for a Fiji package according to the present invention is inserted into a pinhole of a circuit board.
도면에서 보여지는 것과 같이, 회로 기판(41)의 핀홀에 삽입된 리드핀(30)은 걸림턱(32)에 의해 정해진 소정 길이만큼만 핀홀내에 삽입되므로 회로 기판(41) 하부의 리드핀(30) 길이가 일정하게 유지되는 것을 알 수 있다. 또한, 상기 걸림턱(32)은 리드핀(30)이 회로 기판(41)과 수직을 유지하도록 지지한다.As shown in the figure, the lead pin 30 inserted into the pinhole of the circuit board 41 is inserted into the pinhole only by a predetermined length defined by the latching jaw 32, so that the lead pin 30 under the circuit board 41 is lowered. It can be seen that the length remains constant. In addition, the locking step 32 supports the lead pin 30 to be perpendicular to the circuit board 41.
상기한 바와 같이, 본 고안에 의하면 리드핀의 핀홀 삽입시 회로 기판 하부의 리드핀 길이를 일정하게 유지할 수 있고, 회로 기판과 리드핀이 수직을 유지할 수 있는 효과가 있다.As described above, according to the present invention, when the pinhole is inserted into the lead pin, the length of the lead pin under the circuit board may be kept constant, and the circuit board and the lead pin may be vertically maintained.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020010020386U KR200247889Y1 (en) | 2001-07-06 | 2001-07-06 | The pressed lead pin for pin grid array package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020010020386U KR200247889Y1 (en) | 2001-07-06 | 2001-07-06 | The pressed lead pin for pin grid array package |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010040225A Division KR20030004645A (en) | 2001-07-06 | 2001-07-06 | The pressed lead pin for pin grid array package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200247889Y1 true KR200247889Y1 (en) | 2001-10-31 |
Family
ID=73054563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020010020386U KR200247889Y1 (en) | 2001-07-06 | 2001-07-06 | The pressed lead pin for pin grid array package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200247889Y1 (en) |
-
2001
- 2001-07-06 KR KR2020010020386U patent/KR200247889Y1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390094B1 (en) | Semiconductor device and manufacturing method | |
| US5172851A (en) | Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device | |
| US6812063B2 (en) | Semiconductor package and fabricating method thereof | |
| US5872395A (en) | Bent tip method for preventing vertical motion of heat spreaders during injection molding of IC packages | |
| EP1662565A2 (en) | Semiconductor package | |
| US20060105501A1 (en) | Electronic device with high lead density | |
| WO2003061006B1 (en) | Stacked die in die bga package | |
| US20040084757A1 (en) | Micro leadframe package having oblique etching | |
| US7122911B2 (en) | Heat spreader and semiconductor device package having the same | |
| US6677662B1 (en) | Clamp and heat block assembly for wire bonding a semiconductor package assembly | |
| US20180190574A1 (en) | Preformed lead frame | |
| KR200247889Y1 (en) | The pressed lead pin for pin grid array package | |
| US6160311A (en) | Enhanced heat dissipating chip scale package method and devices | |
| KR200247888Y1 (en) | The pressed lead pin for pin grid array package | |
| KR20030004645A (en) | The pressed lead pin for pin grid array package | |
| JPH06302638A (en) | Semiconductor device | |
| US20050189625A1 (en) | Lead-frame for electonic devices with extruded pads | |
| JP3707926B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| JP3174238B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20030004644A (en) | The pressed lead pin for pin grid array package | |
| EP2232541B1 (en) | Method for manufacturing a microelectronic package comprising at least one microelectronic device | |
| KR100507131B1 (en) | Method of manufacturing MCM ball grid array package | |
| KR100572393B1 (en) | Printed Circuit Board for Ball Grid Array Package | |
| KR200159861Y1 (en) | Semiconductor package | |
| CA1175957A (en) | Integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| U107 | Dual application of utility model | ||
| REGI | Registration of establishment | ||
| T201 | Request for technology evaluation of utility model | ||
| LAPS | Lapse due to unpaid annual fee | ||
| T601 | Decision on revocation of utility model registration |