KR200231676Y1

KR200231676Y1 - Apparatus for generating transfer acknowledge signal by using chip select signal

Info

Publication number: KR200231676Y1
Application number: KR2020000034170U
Authority: KR
Inventors: 이주엽
Original assignee: 엘지전자 주식회사
Priority date: 2000-12-06
Filing date: 2000-12-06
Publication date: 2001-07-19

Abstract

본 고안은 칩선택 신호를 이용한 전송응답신호 생성장치를 제공하기 위한 것으로, 이러한 본 고안은 CPU로부터 응답 신호를 받아 클럭 길이 만큼 지연시켜 응답 신호를 출력하는 클럭지연부와; 상기 클럭지연부에서 지연된 응답 신호를 입력받아 칩선택 신호의 제어를 받아 전송응답 신호를 생성하는 전송응답신호 생성부와; 상기 전송응답신호 생성부의 출력에서 글리치를 제거하여 전송응답 신호를 출력하는 글리치 제거부를 포함하여 구성함으로서, CPU가 전송응답 신호를 인식할 때 상승에지에서 천이 구간에서의 불안정성을 제거하여 CPU 가 좀 더 안정적으로 전송응답 신호를 인식할 수 있게 되는 것이다.The present invention is to provide a transmission response signal generating apparatus using a chip select signal, the present invention includes a clock delay unit for outputting a response signal by receiving a response signal from the CPU by a clock length; A transmission response signal generator for receiving a response signal delayed by the clock delay unit and generating a transmission response signal under the control of a chip select signal; By including a glitch remover for outputting a transmission response signal by removing the glitch from the output of the transmission response signal generator, when the CPU recognizes the transmission response signal, the CPU removes instability in the transition period at the rising edge The transmission response signal can be stably recognized.

Description

Apparatus for generating transfer acknowledge signal by using chip select signal}

본 고안은 칩선택 신호를 이용한 전송응답신호 생성장치에 관한 것으로, 특히 CPU가 전송응답(TA: Transfer Acknowledge) 신호를 인식할 때 상승에지(rising edge)에서 천이(Transition) 구간에서의 불안정성을 제거하여 CPU 가 좀 더 안정적으로 전송응답 신호를 인식하기에 적당하도록 한 칩선택 신호를 이용한 전송응답신호 생성장치에 관한 것이다.The present invention relates to a transmission response signal generating device using a chip select signal, and particularly, when the CPU recognizes a transfer acknowledgment (TA) signal, it eliminates instability at the transition edge at the rising edge. Therefore, the present invention relates to a transmission response signal generation apparatus using a chip select signal, which is suitable for the CPU to more stably recognize the transmission response signal.

일반적으로 전송응답 신호는 데이터를 전송한 다음 상대편으로부터 받는 응답신호이다.In general, the transmission response signal is a response signal received from the other side after transmitting data.

도 1은 종래 전송응답신호 생성장치의 블록 구성도 이다.1 is a block diagram of a conventional transmission response signal generating apparatus.

이에 도시된 바와 같이, CPU로부터 응답 신호를 받아 클럭 길이 만큼 지연시켜 응답 신호를 출력하는 클럭지연부(1)와; 상기 클럭지연부(1)에서 지연된 응답 신호를 입력받아 기준 소스클럭 대비 한 클럭정도의 폭으로 응답 신호의 폭의 만들어 강제적으로 상승에지를 만들고 전송응답 신호를 생성하여 출력하는 클럭폭 생성부(2)와; 상기 클럭폭 생성부(2)의 출력에서 글리치(Glitch)를 제거하여 전송응답 신호를 출력하는 글리치 제거부(3)로 구성된다.As shown therein, the clock delay unit 1 receives a response signal from the CPU and delays it by a clock length to output a response signal; A clock width generator (2) for receiving the delayed response signal from the clock delay unit (1) to create a width of the response signal with a width of about one clock relative to the reference source clock, forcing a rising edge, and generating and outputting a transmission response signal (2). )Wow; And a glitch remover 3 for removing a glitch from the output of the clock width generator 2 and outputting a transmission response signal.

그래서 도 1에서 보듯이, 최초로 CPU로부터 ACK 신호를 받고 기준이 되는 소스클럭에 의해 일정한 클럭만큼 지연시켜 주는데, 이 때 지연 횟수만큼 플립플롭을 사용하여 조정할 수 있다. 그 Delay 의 길이는 디바이스의 종류에 따라 달라질 수 있다.Therefore, as shown in FIG. 1, the ACK signal is first received by the CPU and delayed by a predetermined clock by the reference source clock. In this case, the number of delays can be adjusted using flip-flops. The length of the delay can vary depending on the type of device.

그리고 플립플롭을 거쳐서 나온 신호는 소스클럭을 기준으로 한 클럭만큼의 폭(Width)을 가진 전송응답(Transfer Acknowledge; TA) 신호로 나오게 된다.The signal from the flip-flop is transmitted as a transfer acknowledgment (TA) signal having a width equal to a clock with respect to the source clock.

마지막으로 간단한 Glitch 제거회로를 거친 후 완성된 전송응답(Transfer Acknowledge) 신호가 생성된다Finally, a simple transfer cancellation signal is generated after a simple glitch cancellation circuit.

도 2는 도 1의 파형도 이다.FIG. 2 is a waveform diagram of FIG. 1.

도 1 및 도 2를 참조하여 종래 장치의 동작을 좀 더 상세히 설명하면 다음과같다.The operation of the conventional apparatus will be described in more detail with reference to FIGS. 1 and 2 as follows.

최초로 CPU가 각 디바이스에 액세스 할 때 액세스의 확인을 위하여 ACK 신호를 발생시키는 데, 이 신호를 CPU가 인식할 수 있도록 칩선택(Chip Select, CS) 신호와의 적절한 타이밍 조정이 요구된다.When the CPU first accesses each device, it generates an ACK signal to confirm the access. Proper timing adjustment with the Chip Select (CS) signal is required so that the CPU can recognize the signal.

이 타이밍을 조정하기 위해서 ACK 신호를 받은 뒤 일정한 클럭의 길이 만큼 지연이 요구된다. 지연을 조정하기 위하여 플립플롭을 사용한다. 이렇게 지연된 ACK 신호를 강제적으로 상승에지(rising edge)로 만들어서 최종적으로 전송응답(Transfer Acknowledge) 신호로 만들어 주게 된다.To adjust this timing, a delay of a certain clock length is required after receiving the ACK signal. Use flip-flops to adjust the delay. This delayed ACK signal is forced to a rising edge and finally a transfer acknowledgment signal.

이때 전송응답 신호의 폭(Width)을 보통 기준 소스 클럭 대비 한 클럭 정도의 폭으로 만들어주게 된다.At this time, the width of the transmission response signal is made to be about one clock wide than the normal reference source clock.

즉, 칩선택(Chip Select) 신호와는 상관없이 한 클럭만큼의 전송응답(Transfer Acknowledge) 신호를 생성하게 된다.In other words, a transfer acknowledgment signal of one clock is generated regardless of the chip select signal.

그러나 이러한 종래의 장치에서는 다음과 같은 두 가지의 문제점이 발생할 수 있다.However, the following two problems may occur in such a conventional apparatus.

첫째, 한 클럭의 전송응답(TA) 신호를 만들 때 전송응답 신호가 비교적 짧기 때문에 상승에지(rising edge)의 천이(Transition) 구간에서 신호가 길게 늘어지는 현상이 발생한다. 이 현상으로 인하여 CPU가 이 신호를 제대로 인식하지 못하는 경우가 발생하는 문제점이 있었다.First, when a transmission response signal (TA) of one clock is made, the transmission response signal is relatively short, and thus a long signal lag occurs in the transition section of the rising edge. This phenomenon caused a problem that the CPU did not recognize this signal properly.

둘째, 칩선택(Chip Select) 신호와의 상승에지(rising edge)가 맞지 않아서 간혹 불안정한 모습을 보일 때가 있다. 칩선택(Chip Select) 신호의상승에지(rising edge)가 한 클럭 길이의 전송응답(Transfer Acknowledge) 신호의 상승에지(rising edge) 안에 안정적으로 들어와야 하는데, 그렇지 못한 경우가 있어서 CPU 동작이 불안정해지는 문제점이 있었다.Second, the rising edge of the chip select signal does not match, and sometimes it may be unstable. The rising edge of the chip select signal must reliably enter the rising edge of the transfer acknowledgment signal of one clock length, but the CPU operation becomes unstable in some cases. There was this.

이에 본 고안은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 고안의 목적은 CPU가 전송응답 신호를 인식할 때 상승에지에서 천이 구간에서의 불안정성을 제거하여 CPU 가 좀 더 안정적으로 전송응답 신호를 인식할 수 있는 칩선택 신호를 이용한 전송응답신호 생성장치를 제공하는 데 있다.Therefore, the present invention is proposed to solve the conventional problems as described above, and an object of the present invention is to more stably remove the instability of the transition period from the rising edge when the CPU recognizes the response signal. The present invention provides a transmission response signal generating apparatus using a chip selection signal capable of recognizing a transmission response signal.

상기와 같은 목적을 달성하기 위하여 본 고안의 일 실시예에 의한 칩선택 신호를 이용한 전송응답신호 생성장치는,In order to achieve the above object, the transmission response signal generating apparatus using the chip selection signal according to an embodiment of the present invention,

CPU로부터 응답 신호를 받아 클럭 길이 만큼 지연시켜 응답 신호를 출력하는 클럭지연부와; 상기 클럭지연부에서 지연된 응답 신호를 입력받아 칩선택 신호의 제어를 받아 전송응답 신호를 생성하는 전송응답신호 생성부와; 상기 전송응답신호 생성부의 출력에서 글리치를 제거하여 전송응답 신호를 출력하는 글리치 제거부를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.A clock delay unit for receiving a response signal from the CPU and delaying the response signal by a clock length to output a response signal; A transmission response signal generator for receiving a response signal delayed by the clock delay unit and generating a transmission response signal under the control of a chip select signal; Technical features of the present invention include a glitch removal unit for outputting a transmission response signal by removing the glitch from the output of the transmission response signal generator.

도 1은 종래 전송응답신호 생성장치의 블록 구성도 이고,1 is a block diagram of a conventional transmission response signal generating apparatus,

도 2는 도 1의 파형도 이며,2 is a waveform diagram of FIG. 1,

도 3은 본 고안에 의한 칩선택 신호를 이용한 전송응답신호 생성장치의 블록 구성도 이고,3 is a block diagram of a transmission response signal generation device using a chip select signal according to the present invention,

도 4는 도 3의 파형도 이다.4 is a waveform diagram of FIG. 3.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 클럭지연부 20 : 전송응답신호 생성부10: clock delay unit 20: transmission response signal generation unit

30 : 글리치 제거부30: glitch remover

이하, 상기와 같은 본 고안, 칩선택 신호를 이용한 전송응답신호 생성장치의 기술적 사상에 따른 일 실시예를 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention, a technical concept of a transmission response signal generation apparatus using a chip selection signal will be described with reference to the accompanying drawings.

도 3은 본 고안에 의한 칩선택 신호를 이용한 전송응답신호 생성장치의 블록 구성도 이다.3 is a block diagram of a transmission response signal generating apparatus using a chip select signal according to the present invention.

이에 도시된 바와 같이, CPU로부터 응답 신호를 받아 클럭 길이 만큼 지연시켜 응답 신호를 출력하는 클럭지연부(10)와; 상기 클럭지연부(10)에서 지연된 응답 신호를 입력받아 칩선택 신호의 제어를 받아 전송응답 신호를 생성하는 전송응답신호 생성부(20)와; 상기 전송응답신호 생성부(20)의 출력에서 글리치(Glitch)를 제거하여 전송응답 신호를 출력하는 글리치 제거부(30)를 포함하여 구성된다.As shown therein, a clock delay unit 10 for receiving a response signal from the CPU and delaying the clock signal to output a response signal; A transmission response signal generation unit 20 receiving the response signal delayed by the clock delay unit 10 and generating a transmission response signal under the control of a chip select signal; And a glitch removal unit 30 for outputting a transmission response signal by removing the glitch from the output of the transmission response signal generator 20.

상기에서 전송응답신호 생성부(20)는, 칩선택 신호의 상승에지 보다 약간의 지연이 생긴 전송응답 신호를 생성한다.In the above, the transmission response signal generation unit 20 generates a transmission response signal having a slight delay than the rising edge of the chip select signal.

이와 같이 구성된 본 고안에 의한 칩선택 신호를 이용한 전송응답신호 생성장치의 동작을 상세히 설명하면 다음과 같다.The operation of the transmission response signal generation device using the chip select signal according to the present invention configured as described above will be described in detail.

먼저 도 3에서 보듯이, 최초로 CPU로부터 응답(ACK) 신호를 받는다. 그리고 소스 클럭에 의해 일정한 클럭만큼 지연시켜 주는데, 이 때 지연 횟수만큼 플립플롭을 사용하여 조정할 수 있다. 이렇게 플립플롭을 거쳐서 나온 신호는 칩선택(Chip Select) 신호의 제어를 받아서 전송응답(Transfer Acknowledge) 신호를 발생한다. 그리고 간단한 글리치(Glitch) 제거 회로를 통하여 완성된 전송응답(TA( 신호를 생성하게 된다.First, as shown in FIG. 3, an ACK signal is first received from the CPU. The clock is delayed by a certain clock by the source clock, which can be adjusted by using flip-flops. The signal generated through the flip-flop is controlled by a chip select signal to generate a transfer acknowledgment signal. A simple glitch cancellation circuit is then used to generate the completed transmission response (TA) signal.

이러한 본 발명의 동작을 첨부한 도면에 의거 좀 더 상세히 설명한다.The operation of the present invention will be described in more detail with reference to the accompanying drawings.

도 3은 본 고안에 의한 칩선택 신호를 이용한 전송응답신호 생성장치의 블록 구성도 이고, 도 4는 도 3의 파형도 이다.3 is a block diagram of a transmission response signal generation apparatus using a chip select signal according to the present invention, Figure 4 is a waveform diagram of FIG.

종래의 기술에서는 칩선택(Chip Select) 신호에 의한 제어는 무시하고 한 클럭 길이 만큼의 전송응답(TA) 신호를 발생하였다.In the related art, the control by the chip select signal is ignored and a transmission response (TA) signal of one clock length is generated.

그러나 CPU가 안정된 인식을 하기 위해서는 전송응답(TA) 신호의 폭을 넓혀 줄 필요가 있다.However, for stable recognition of the CPU, it is necessary to widen the transmission response (TA) signal.

그래서 일정 클럭만큼 지연한 뒤에 칩선택(Chip Select) 신호로서 상승에지(rising edge)를 강제적으로 만든다.Therefore, after delaying by a predetermined clock, a rising edge is forcibly made as a chip select signal.

따라서 전송응답(TA) 신호의 상승에지(rising edge)는 칩선택(CS) 신호의 상승에지(rising edge)가 전송응답(TA) 신호의 상승에지(rising edge) 안으로 안정적으로 들어오게 한다.Therefore, the rising edge of the transmission response TA signal causes the rising edge of the chip select CS signal to stably enter the rising edge of the transmission response TA signal.

그러면 CPU는 안정적인 동작을 수행할 수 있게 된다.The CPU can then perform stable operations.

그리고 전송응답(TA) 신호가 충분한 시간 동안 로우(low) 상태에서 인식되기 때문에 천이(Transition) 구간에서의 상승에지(rising edge)가 늘어지는 현상도 방지할 수 있게 된다.In addition, since the transmission response TA signal is recognized in a low state for a sufficient time, the rising edge of the transition section may be prevented from falling down.

이처럼 본 고안은 CPU가 전송응답 신호를 인식할 때 상승에지에서 천이 구간에서의 불안정성을 제거하여 CPU 가 좀 더 안정적으로 전송응답 신호를 인식하게 되는 것이다.As such, the present invention eliminates instability in the transition period at the rising edge when the CPU recognizes the transmission response signal so that the CPU recognizes the transmission response signal more stably.

이상에서 본 고안의 바람직한 실시예를 설명하였으나, 본 고안은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 고안은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 실용신안등록청구범위의 한계에 의해 정해지는 본 고안의 범위를 한정하는 것이 아니다.While the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Therefore, the above description does not limit the scope of the present invention defined by the limits of the following utility model registration claims.

이상에서 살펴본 바와 같이, 본 고안에 의한 칩선택 신호를 이용한 전송응답신호 생성장치는, 종래의 장치에 의할 경우 한 클럭의 전송응답 신호 폭을 사용할 때 CPU가 전송응답 신호를 불안정하게 인식한 것에 비해, 안정적으로 CPU가 전송응답 신호를 인식할 수 있도록 전송응답 신호의 폭의 넓혀주고 상승에지에서의 전송응답 신호와 칩선택 신호의 타이밍도 고려함으로써 CPU가 안정적으로 동작할 수 있는 효과가 있게 된다.As described above, the transmission response signal generating apparatus using the chip selection signal according to the present invention is that the CPU unstablely recognizes the transmission response signal when using the transmission response signal width of one clock. On the contrary, the CPU can operate stably by widening the width of the transmission response signal so that the CPU can recognize the transmission response signal stably and considering the timing of the transmission response signal and the chip selection signal at the rising edge. .

Claims

A clock delay unit for receiving a response signal from the CPU and delaying the response signal by a clock length to output a response signal;

A transmission response signal generator for receiving a response signal delayed by the clock delay unit and generating a transmission response signal under the control of a chip select signal;

And a glitch removal unit configured to remove the glitch from the output of the transmission response signal generator and output a transmission response signal.

The method of claim 1, wherein the transmission response signal generator,

A transmission response signal generation device using a chip selection signal, characterized in that for generating a transmission response signal with a slight delay than the rising edge of the chip selection signal.