KR200225341Y1 - Power Stabilization Circuits for Horizontal and Vertical Processors - Google Patents
Power Stabilization Circuits for Horizontal and Vertical Processors Download PDFInfo
- Publication number
- KR200225341Y1 KR200225341Y1 KR2019980001131U KR19980001131U KR200225341Y1 KR 200225341 Y1 KR200225341 Y1 KR 200225341Y1 KR 2019980001131 U KR2019980001131 U KR 2019980001131U KR 19980001131 U KR19980001131 U KR 19980001131U KR 200225341 Y1 KR200225341 Y1 KR 200225341Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- power
- vertical processor
- processor ics
- vertical
- Prior art date
Links
Abstract
본 고안은 영상 디스플레이기기에 있어서, 특히 수평 및 수직 프로세서IC의 전원을 안정화하여 과도현상시 발생하는 비정상상태를 방지하여 보다 안정적으로 동작할수 있도록 한 수평 및 수직 프로세서의 전원 안정화회로에 관한 것이다.The present invention relates to a power stabilization circuit of a horizontal and vertical processor, in particular, to stabilize a power supply of horizontal and vertical processor ICs to prevent abnormal state occurring during a transient operation so as to operate more stably.
종래에는 수평 및 수직 프로세서IC에 공급되는 전원이 과도현상 발생으로 동작개시 전압 이하로 내려가거나 또는 동작전압에 도달하기 까지 많은 시간이 소요되는 문제로 인해 상기 수평 및 수직 프로세서IC가 동작을 멈추어 편향동작이 정지하게 되므로서, 메인 제어부를 통해 데이터를 입력받지 못하여 계속 래치상태로 유지하게 되고, 또한 영상이 디스플레이되지 않게 되는 문제가 있다.Conventionally, the horizontal and vertical processor ICs stop the operation due to a problem that the power supplied to the horizontal and vertical processor ICs takes a long time to fall below the start voltage or reach the operating voltage due to a transient phenomenon. Since this stops, the data is not received through the main control unit, thereby maintaining the latch state and the image is not displayed.
본 고안은 상기한 문제를 해결하도록 수평 및 수직 프로세서IC에 공급되는 전원이 과도현상에 의해 공급전원을 정상적으로 공급하지 못할 경우 전원안정화부에서 안정적인 전원을 수평 및 수직 프로세서IC에 공급하도록 하고, 또한 공급전원이 정상적으로 공급될 경우 상기 전원 안정화부가 오프되도록 하므로서, 수평 및 수직 프로세서IC에 항상 안정적인 전압이 공급되도록 하여 보다 안정적으로 동작하도록 한 것이다.In order to solve the above problems, the present invention provides a stable power supply to the horizontal and vertical processor ICs in the power stabilization unit when the power supplied to the horizontal and vertical processor ICs does not normally supply power due to a transient phenomenon. When the power is normally supplied, the power stabilization unit is turned off, so that stable voltage is always supplied to the horizontal and vertical processor ICs so as to operate more stably.
Description
본 고안은 영상 디스플레이기기에 있어서, 특히 수평 및 수직 프로세서IC의 전원을 안정하게 공급하여 과도현상시 발생할수 있는 비정상 상태를 방지하도록 한 수평 및 수직 프로세서의 전원 안정화 회로에 관한 것이다.The present invention relates to a power supply stabilization circuit of horizontal and vertical processors, in particular, to stably supply power to horizontal and vertical processor ICs to prevent abnormal conditions that may occur during transient events.
종래에는 수평 및 수직 프로세서의 전원 안정화회로는 도시하지 않았지만 설명하면 다음과 같다.Conventionally, power supply stabilization circuits of horizontal and vertical processors are not shown.
수평 및 수직 프로세서IC 정상동작에 필요한 공급전원을 사용하였을 경우 과도현상(모드변화 및 전원 온/오프)에 따라 상기 공급전원이 동작 정지전압(AV') 이하로 내려가게 된다.When the power supply necessary for the normal operation of the horizontal and vertical processor ICs is used, the power supply falls below the operation stop voltage AV 'according to a transient phenomenon (mode change and power on / off).
이에 따라 상기 수평 및 수직 프로세서IC는 동작을 멈추게 되고 편향도 멈추게 되므로, 메인제어부로 부터 데이터 라인을 통해 데이터를 입력받지 못하고 계속 래치상태로 유지하게 되므로서, 영상은 디스플레이되지 않게 된다.Accordingly, since the horizontal and vertical processor ICs stop their operation and stop their deflection, the horizontal and vertical processor ICs do not receive data through the data line from the main controller and remain in the latched state, so that images are not displayed.
그리고, 상기 공급전원이 동작정지전압(AV')에서 동작개시 전압(AV)에 이르기 까지 많은 시간이 소모되는 문제가 있다.In addition, there is a problem that a lot of time is consumed from the supply power supply voltage to the operation start voltage AV '.
따라서, 수평 및 수직 프로세서IC에 공급되는 전원이 과도현상 때문에 발생될수 있는 비정상 상태에 의해 편향단 전체가 불안정하게 되는 문제가 있다.Therefore, there is a problem that the entire deflection stage becomes unstable due to an abnormal state in which power supplied to the horizontal and vertical processor ICs may be generated due to a transient phenomenon.
상기한 문제를 해결하도록 본 고안은 과도현상 발생으로 인하여 수평 및 수직 프로세서 아이씨의 전원단에 인가되는 동작전원이 떨어지게 될 경우, 수평 및 수직 프로세서 아이씨의 전원단에 공급되는 동작전원이 동작개시전압 상태에 이를 때까지 안정화 작업을 인가시켜 주도록 하므로써, 항상 수평 및 수직 프로세서 아이씨의 전원단에 소정의 설정된 일정한 전압이 인가될 수 있도록 하여, 보다 안정적인 편향동작이 이루어질 수 있도록 한 것이다.In order to solve the above problems, the present invention provides a power supply voltage for the horizontal and vertical processor ICs when the operating power applied to the power terminals of the horizontal and vertical processor ICs drops due to a transient phenomenon. By applying the stabilization work until it reaches this time, a predetermined set voltage is always applied to the power supply terminals of the horizontal and vertical processor ICs, so that a more stable deflection operation can be achieved.
도 1은 본 고안 수평 및 수직 프로세서 전원 안정화 회로의 구성도1 is a block diagram of the horizontal and vertical processor power stabilization circuit of the present invention
도 2는 본 고안 수평 및 수직 프로세서에 공급전원의 상승과 하강할 경우로 구분하여 도식화한 그래프Figure 2 is a schematic diagram divided into the case of rising and falling the supply power to the horizontal and vertical processor of the present invention
상기한 목적 달성을 위하여 본 고안 수평 및 수직 프로세서 전원 안정화 회로의 구성은 도 1에 도시된 바와같이,In order to achieve the above object, the configuration of the present invention horizontal and vertical processor power stabilization circuit is shown in Figure 1,
이와 같은 특징을 갖는 본 고안 수평 및 수직 프로세서 전원 안정화 회로의 구성을 도 1에 도시된 실시예를 참조하여 설명하면 다음과 같다.The configuration of the present invention horizontal and vertical processor power stabilization circuit having such a feature will be described with reference to the embodiment shown in FIG.
과도현상시 공급전원(B1)에 의한 수평 및 수직 프로세서IC(2)의 비정상상태를 방지하기 위하여, 수평 및 수직프로세서IC(2)에 소정의 설정된 일정한 전압을 공급하는 전원 안정화부(1)를 포함하여 구성된다.In order to prevent an abnormal state of the horizontal and vertical processor ICs 2 caused by the power supply B1 in the event of a transient phenomenon, a power stabilizer 1 for supplying a predetermined constant voltage to the horizontal and vertical processor ICs 2 is provided. It is configured to include.
그리고, 상기 전원 안정화부(1)는 전원(B2+)에 연결된 바이어스 저항(R1)과, 상기 바이어스 저항(R1)을 통한 전류를 일정레벨의 전압으로 클리핑하는 제너다이오드(ZD1) 및 콘덴서(C1)와, 상기 제너다이오드(ZD1) 및 콘덴서(C1)에 의해 베이스로 입력되는 전압(V1)에 의해 스위칭 동작하여 항상 일정한 전압을 출력하는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 출력전압을 제한하는 저항(R2)으로 구성된다.In addition, the power stabilizer 1 includes a bias resistor R1 connected to a power source B2 + , a zener diode ZD1 and a capacitor C1 that clip a current through the bias resistor R1 to a voltage of a predetermined level. ), A transistor Q1 for always outputting a constant voltage by switching by a voltage V1 input to the base by the zener diode ZD1 and the capacitor C1, and an output voltage of the transistor Q1. It consists of a limiting resistor R2.
미 설명 부호 D2는 다이오드, R3는 저항, C2는 콘덴서, B1+는 수평 및 수직 프로세서IC에 항상 공급되는 전원이다.Reference symbol D2 is a diode, R3 is a resistor, C2 is a capacitor, and B1 + is a power supply that is always supplied to horizontal and vertical processor ICs.
상기와 같이 구성되는 본 고안 수평 및 수직 프로세서 전원 안정화 회로의 동작을 도 1 및 도 2를 참조하여 설명하면 다음과 같다.The operation of the present invention horizontal and vertical processor power stabilization circuit configured as described above with reference to Figures 1 and 2 as follows.
먼저, 공급전원(B1+)이 다이오드(D1)에서 정류되어 저항(R3) 및 콘덴서(C2)를 통해 수평 및 수직 프로세서IC(2)의 전원단(Vcc)으로 입력되므로, 상기 수평 및 수직 프로세서IC(2)는 공급전원(B1+)이 정상적으로 공급될 경우 동작을 하게 된다.First, since the power supply B1 + is rectified by the diode D1 and input to the power terminal Vcc of the horizontal and vertical processor ICs 2 through the resistor R3 and the capacitor C2, the horizontal and vertical processors The IC 2 operates when the power supply B1 + is normally supplied.
그러나, 과도현상이 발생하게 되면, 수평 및 수직 프로세서IC(2)를 동작시키기 위하여 공급되는 전원(B1+)이 앞서 종래기술에서 설명한 바와 같이, 도 2에서와 같이 떨어지게 되고, 점차 회복되어, 정상적인 동작개시전압(AV) 레벨로 상승된다.However, when a transient occurs, the power B1 + supplied to operate the horizontal and vertical processor ICs 2 falls as shown in the prior art, as shown in the prior art, and gradually recovers as shown in FIG. It rises to the operation start voltage AV level.
여기서, 도 2는 수평 및 수직 프로세서IC(2)의 전원단(Vcc)으로 공급되는 전원에 따른 동작방식을 상승(Start-Up)과 하강(Shut-Up)의 경우로 구분하여 나타낸 그래프로서,Here, FIG. 2 is a graph illustrating an operation method according to power supplied to the power supply terminals Vcc of the horizontal and vertical processor ICs 2 divided into a case of a start-up and a shutdown-up.
수평 및 수직 프로세서IC(2)의 경우, 전원단(Vcc)의 공급전압이 AV(약 8.2V)에 도달하여야만 동작을 개시(데이타 송/수신가능, 클램핑가능, 입/출력전압가능)하고, AV'(약 8.0V) 이하로 공급전압이 떨어질 때 동작을 정지(데이타 송/수신불가, 클램핑불가,입/출력전압 불가) 하게 된다.In the case of the horizontal and vertical processor ICs 2, when the supply voltage of the power supply terminal Vcc reaches AV (approximately 8.2 V), operation starts (data transmission / reception, clamping, input / output voltage possible), When the supply voltage drops below AV '(approx. 8.0V), the operation stops (data transmission / reception, clamping, input / output voltage not possible).
이때, 전원 안정화부(1)은 과도현상(전원 온/오프, 모드변환 등)이 발생할 경우, 상기 공급전원(B1+)이 동작개시 전압(AV') 이하로 내려가거나 또는 일정전압에 도달하기 까지의 시간동안 수평 및 수직 프로세서IC(2)의 전원단(Vcc)에 정상동작 전원을 공급하게 되는 바,At this time, when the transient phenomenon (power on / off, mode conversion, etc.) occurs, the power stabilization unit 1 lowers the supply power B1 + below the operation start voltage AV 'or reaches a constant voltage. Normal operating power is supplied to the power supply terminal (Vcc) of the horizontal and vertical processor ICs (2) for the time until
여기서 전원 안정화부(1)에 공급되는 전원(B2+)은 수평 및 수직 프로세서IC(1)의 공급전원(B1+)에 비해 빠르게 정상화되는 전압으로 설정된 것으로, 전원 안정화(1)에 공급되는 전원(B2+)이 정상화되면서, 제너다이오드(ZD1) 및 콘덴서(C1)에 의해 클리핑된 전압(V1)이 트랜지스터(Q1)의 베이스로 입력되고, 이에 따라 트랜지스터(Q1)가 온동작하게 되므로써, 트랜지스터(Q1)의 그 출력단에는 항상 일정한 전압(V1-0.7V)이 출력된다.Herein, the power B2 + supplied to the power stabilization unit 1 is set to a voltage that is normalized faster than the supply power B1 + of the horizontal and vertical processor ICs 1, and the power supplied to the power stabilization 1. As (B2 + ) is normalized, the voltage V1 clipped by the zener diode ZD1 and the capacitor C1 is input to the base of the transistor Q1, whereby the transistor Q1 is turned on so that the transistor A constant voltage (V1-0.7V) is always output to that output terminal of (Q1).
즉, 과도상태에서 수평 및 수직 프로세서IC(2)의 전원단(Vcc)에 공급되는 동작 전원은 전원 안정화부(1)의 트랜지스터(Q1)의 콜렉터, 에미터간 전압이며, 이의 전압은 제너다이오드(D1) 및 콘덴서(C1)에 의해 클리핑된 전압(V1)에 의해 설정된 것이다.That is, the operating power supplied to the power supply terminals Vcc of the horizontal and vertical processor ICs 2 in the transient state is a voltage between the collector and the emitter of the transistor Q1 of the power supply stabilization unit 1, and the voltage thereof is a zener diode ( D1) and the voltage V1 clipped by the capacitor C1.
상기 전원안정화부(1)의 트랜지스터(Q1)의 출력전압(V1-0.7V)이 저항(R2)(R3)을 통해 수평 및 수직 프로세서IC(2)의 전원단(Vcc)으로 공급되므로서, 상기 수평 및 수직 프로세서IC(2)는 동작하여 편향동작에 의해 데이터 라인을 통해 메인제어부(도시하지 않음)로 부터 데이터를 입력받아 영상을 디스플레이시키게 된다.Since the output voltage V1-0.7V of the transistor Q1 of the power stabilization unit 1 is supplied to the power terminal Vcc of the horizontal and vertical processor ICs 2 through the resistors R2 and R3, The horizontal and vertical processor ICs 2 operate to display data from a main controller (not shown) through a data line by a deflection operation.
이후, 상기 공급전원(B1+)이 정상화되면, 공급전원(B1+)에 따른 수평 및 수직 프로세서IC(2)의 전원단(Vcc)에 공급되는 전압(V2)에 의해 수평 및 수직 프로세서IC(2)의 전원단(Vcc) 전압 레벨은 정상화된다.After that, when the supply power B1 + is normalized, the horizontal and vertical processor ICs (V2) supplied to the power supply terminals Vcc of the horizontal and vertical processor ICs 2 according to the supply power source B1 + ( The power supply terminal (Vcc) voltage level of 2) is normalized.
이때 트랜지스터(Q1)의 베이스단 전압(V1)이 에미터단에 걸리게 되는 공급전원(B1+)에 의한 전압(V2) 보다 작게 되므로, 트랜지스터(Q1)가 오프되어 전원 안정화부(1)로부터 어떠한 전압도 출력되지 않게 된다.At this time, since the base terminal voltage V1 of the transistor Q1 becomes smaller than the voltage V2 caused by the supply power supply B1 + applied to the emitter stage, the transistor Q1 is turned off to generate a certain voltage from the power supply stabilization unit 1. Will not be output.
그리고, 상기 공급전원(B1+)이 일정전압(AV') 이하로 다시 떨어졌을 경우 전원 안정화부(1)는 앞서 설명한 바와 같은 과정을 통해 전압(V1-0.7V)을 수평 및 수직 프로세서IC(2)에 다시 공급하게 된다.In addition, when the power supply B1 + falls back below the predetermined voltage AV ′, the power stabilization unit 1 adjusts the voltage V1-0.7V to the horizontal and vertical processor ICs 2 as described above. Will be supplied again.
따라서, 전원 온/오프 및 모드 변환등으로 공급전원(B1+)이 불안정하게 공급될 경우 전원 안정화부(1)에서 항상 일정레벨의 전압이 수평 및 수직 프로세서IC(2)의 전원단(Vcc)에 공급되므로서, 상기 수평 및 수직프로세서IC(2)는 정상동작을 하게 된다.Therefore, when the power supply B1 + is unstable due to power on / off and mode conversion, a voltage of a constant level is always supplied from the power stabilizer 1 to the power supply terminal Vcc of the horizontal and vertical processor ICs 2. As supplied to the, the horizontal and vertical processor ICs 2 operate normally.
이상에서 설명한 바와같이, 본 고안은 영상 디스플레이기기에 수직 및 수평 프로세서IC의 전원 공급을 안정화하여 과도현상시 발생될수 있는 비정상 상태를 방지하여 보다 안정적으로 동작하도록 하므로서, 제품에 대한 신뢰성을 향상시키게 된다.As described above, the present invention stabilizes the power supply of the vertical and horizontal processor ICs to the video display device, thereby preventing abnormal conditions that may occur during transient operation, thereby improving the reliability of the product. .
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980001131U KR200225341Y1 (en) | 1998-02-03 | 1998-02-03 | Power Stabilization Circuits for Horizontal and Vertical Processors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980001131U KR200225341Y1 (en) | 1998-02-03 | 1998-02-03 | Power Stabilization Circuits for Horizontal and Vertical Processors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990035555U KR19990035555U (en) | 1999-09-15 |
| KR200225341Y1 true KR200225341Y1 (en) | 2001-06-01 |
Family
ID=69711895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980001131U KR200225341Y1 (en) | 1998-02-03 | 1998-02-03 | Power Stabilization Circuits for Horizontal and Vertical Processors |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200225341Y1 (en) |
-
1998
- 1998-02-03 KR KR2019980001131U patent/KR200225341Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990035555U (en) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100700406B1 (en) | Voltage Regulator | |
| US6373479B1 (en) | Power supply apparatus of an LCD and voltage sequence control method | |
| WO2020087559A1 (en) | Overcurrent protection circuit and display drive device | |
| US5691630A (en) | Power supply control apparatus | |
| CN109637404B (en) | Drive circuit and display panel | |
| JP4728741B2 (en) | Discharge device and DC power supply system | |
| EP0288292A2 (en) | Electronic control circuit for preventing abnormal operation of a slave control circuit | |
| KR200225341Y1 (en) | Power Stabilization Circuits for Horizontal and Vertical Processors | |
| US5714843A (en) | CRT spot killer circuit responsive to loss of vertical synchronizing signal | |
| KR100440540B1 (en) | Lcd with power-off discharging circuit incorporated in driving ic | |
| US5515134A (en) | Camera power source system | |
| US6327161B1 (en) | Power-saving circuit | |
| EP0537935B1 (en) | Voltage regulator circuit | |
| US20080048768A1 (en) | Circuit | |
| JPH088707A (en) | Input protection circuit, power control circuit and liquid crystal display device | |
| KR100970956B1 (en) | Power Supply And Liquid Crystal Display Device Having The Same | |
| KR19990072223A (en) | Reset Circuit Ensures Proper Reset on Dropping Supplies | |
| KR102383681B1 (en) | Power supply method | |
| KR20000037599A (en) | Voltage supplying apparatus for liquid crystal display and method for controlling voltage sequence | |
| KR100604269B1 (en) | Power Supply Unit with Auto-reset Function | |
| KR100598124B1 (en) | A power-saving circuit of a display system | |
| JP3632906B2 (en) | Signal detection circuit and image display apparatus using the same | |
| KR0119282B1 (en) | Power circuits for low electric power | |
| KR100271056B1 (en) | Circuit for detecting of voltage source regulation | |
| KR100462015B1 (en) | Power Transient Reduction Circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20080218 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |