KR200210072Y1 - Device for providing reference clock of video and graphic decoder - Google Patents
Device for providing reference clock of video and graphic decoder Download PDFInfo
- Publication number
- KR200210072Y1 KR200210072Y1 KR2019950042900U KR19950042900U KR200210072Y1 KR 200210072 Y1 KR200210072 Y1 KR 200210072Y1 KR 2019950042900 U KR2019950042900 U KR 2019950042900U KR 19950042900 U KR19950042900 U KR 19950042900U KR 200210072 Y1 KR200210072 Y1 KR 200210072Y1
- Authority
- KR
- South Korea
- Prior art keywords
- video
- decoder
- digital
- graphic
- analog converter
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 고안은 기준 신호의 주파수 일치를 통한 화질 개선과 시스템 축소 구현에 있어서, 특히 비디오//그래픽//디지탈/아날로그 변화기에 해당하는 각 칩의 기준 신호가 일치되는 칩을 사용함으로써 그래픽 디코더의 위상동기루프회로 부분과 그래픽/비디오의 선택을 위한 멀티플렉서등을 제어해서 시스템의 축소를 구현하기 위한 것으로, 화질 개선과 시스템 축소 구현 장치는 위상차를 이용하기 때문에 화질 저하를 유발하고 부품이 많이 들어 가격이 비싸다는 문제가 있어, 본 고안은 비디오 디코더/그래픽 디코더/디지탈아날로그 변환기를 동일 신호로 사용하도록 선택하고 동일 클럭을 각각 줌으로서 그래픽과 비디오의 클럭 동기에 의한 위상차에 비디오 화면과 그래픽 화면의 겹침시에 지연에 의해서 생기는 화질 저하를 줄일 수 있도록 한 것이다.The present invention improves the image quality by matching the frequency of the reference signal and implements the system reduction, in particular, the phase synchronization of the graphic decoder by using a chip in which the reference signal of each chip corresponding to the video // graphic // digital / analog changer is used. It is to reduce the system by controlling the loop circuit part and the multiplexer for the selection of graphics / video, and the improvement of the image quality and the system reduction system use the phase difference. The present invention selects to use a video decoder / graphic decoder / digital analog converter as the same signal, and zooms in the video screen and the graphic screen to the phase difference due to the clock synchronization of graphics and video by respectively applying the same clock. This is to reduce the quality degradation caused by the delay.
Description
제 1 도는 본 고안의 구성도이다.1 is a block diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 비디오 동영상 복호기 20 : 그래픽 복호기10: video video decoder 20: graphic decoder
30 : 분배 드라이버 40 : 오실레이터30: distribution driver 40: oscillator
50 : 디지탈/아날로그 변환기50: Digital / Analog Converter
본 고안은 비디오 및 그래픽디코더의 기준클럭제공장치에 관한 것으로, 특히 비디오//그래픽//디지탈/아나로그 변환기에 해당되는 각 칩의 기준 신호가 일치되는 칩을 사용함으로써 동영상압축 디코딩에서의 위상차에 의한 화질의 저하를 없애고 그래픽 디코더의 위상동기루프회로 부분과 그래픽/비디오의 선택을 위한 먹스등을 제거함으로써 시스템의 축소를 구현하기 위한 것이다.The present invention relates to a reference clock providing apparatus for video and graphic decoders. In particular, the present invention relates to a phase difference in video compression decoding by using a chip in which a reference signal of each chip corresponding to a video / graphics / digital / analog converter is used. It is to realize the reduction of the system by eliminating the deterioration of the image quality by removing the phase synchronization loop circuit portion of the graphics decoder and the mux for selecting graphics / video.
일반적으로 주문형비디오 장치는 전화선을 통해 비디오데이타를 가입자 댁내장치의 램에 저장시킨 다음 이를 비디오디코더, 그래픽디코더를 통구분하고, 각 디코더의 출력을 시분할로 디지탈/아날로그변환기에서 변환시켜, 화상데이타를 출력하고 있다.In general, video-on-demand device stores video data through the telephone line in RAM of subscriber's premises and then divides it into video decoder and graphic decoder, and converts the output of each decoder into digital divider in time division to convert image data. Is outputting.
그런데 상기 비디오디코더와 그래픽디코더에 디지탈/아날로그변환기는 각각의 동기클럭 발생원을 사용하고 있어 동기가 상호 일치하지 않아 이의 일치가 화질개선의 급선무로 대두되고 있다.However, since the digital / analog converters in the video decoder and the graphics decoder use the respective synchronous clock generation sources, the synchronization is not coincident with each other, and the coincidence thereof is an urgent task of improving image quality.
본 고안은 이와같은 종래의 문제점을 해결하기 위한 것으로, 비디오 디코더//그래픽 디코더//디지탈/아날로그 변환기를 동일 신호를 사용하도록 외부에서 클럭을 각각 넣어줌으로써 그래픽과 비디오의 클럭 동기에 의한 위상차에 비디오 화면과 그래픽 화면의 겹침시기 지연에 의해서 생기는 화질 저하를 줄일 수 있도록 함을 특징으로한다.The present invention is to solve such a conventional problem, and the video decoder / / graphics decoder / / digital / analog converter by inserting the clock from the outside to use the same signal, respectively, the video to the phase difference by the clock synchronization of graphics and video It is characterized in that it is possible to reduce the deterioration of image quality caused by the delay of overlapping the screen and the graphic screen.
즉, 압축된 비디오 동영상 데이타를 원래의 상태로 돌려주는 역할의 비디오 동영상 디코더와, 그림으로 그려져서 포맷으로 압축된 데이타를 풀어주는 역할을 하는 그래픽 디코더와, 상기간 디코더의 디지탈 출력을 시분할 방식으로 아날로그변환시키는 디지탈/아날로그변환기와, 상기 디코더 및 디지탈/아날로그 변환기의 동기용 일정클럭을 발생시키는 오실레이터와, 오실레이터에 의한 신호를 3개의 신호로 나누어주고 레벨업시키는 분배드라이버로 이루어진 비디오 및 그래픽디코더의 기준클럭 제공장치를 제공하려는 것이다.That is, a video video decoder which returns compressed video video data to its original state, a graphic decoder which releases compressed data in a format drawn as a picture, and a digital output of the interdecoder in a time division manner. A video and graphic decoder comprising a digital / analog converter for analog conversion, an oscillator for generating a constant clock for synchronizing the decoder and the digital / analog converter, and a distribution driver for dividing and leveling up the signal of the oscillator into three signals. It is to provide a reference clock providing apparatus.
상기 각 디코더의 디지탈 출력은 시분할방식으로 아날로그변화시키는 디지탈/아날로그 변환기로 각각 보내어 출력하게 된다.The digital outputs of the respective decoders are respectively sent to digital / analog converters for analog change in a time division manner.
본 고안을 제 1 도를 참조하여 설명하면 다음과 같다.Referring to the present invention with reference to Figure 1 as follows.
주문형 비디오장치에서 유선을 통해 댁내 가입자장치의 램에 압축된 비디오 동영상 데이타를 원래의 상태로 돌려주는 역할을 하는 비디오 동영상 디코더(10)와; 상기 램에 그림으로 그려져서 포맷으로 압축된 데이타를 풀어주는 역할을 하며 비디오 동영상디코더(10)로 시분할방식의 코팅출력시간을 제공하는 그래픽디코더(20)와; 상기 디코더(10,20)이 디지탈선택 출력을 아날로그변환시키는 디지탈/아날로그변환기(50)와; 발진신호를 발생하는 오실레이터(40)및; 오실레이터(40)의 클럭을 받아 수개의 클럭으로 분할 및 레벨업 시키고 상기 디코더(10,20)및 디지탈/아날로그변환기(50)에 동기신호를 제공하는 분배드라이버930)로 구성된다.A video moving picture decoder (10) which serves to return the compressed video moving picture data to the RAM of the indoor subscriber device in the original state through a wire in an on-demand video device; A graphic decoder 20 which serves to release data compressed in a format drawn in the RAM and provides a time-divided coating output time to a video moving picture decoder 10; A digital / analog converter (50) for causing the decoder (10,20) to analog convert the digital selection output; An oscillator 40 for generating an oscillation signal; It is composed of a distribution driver 930 which receives the clock of the oscillator 40, divides and levels up the signal into several clocks, and provides a synchronization signal to the decoders 10 and 20 and the digital / analog converter 50.
이와같이 구성된 동작을 상세히 설명하면, 오실레이터(40)에서 나오는 발진클럭을 분배드라이버(30)에 제공하면, 분배드라이버(30)는 수개(3개)의 신호로 나누어 레벨업시켜 각 디코더(10,20)및 디지탈/아날로그변환기(50)로 각각 제공한다. 이때 비디오 동영상 디코더 데이타(10)의 출력(V1)과 그래픽 디코더 데이타(20)의 출력(V2)은 모두 디지탈/아날로그 변환기(50)를 이용하므로 두 출력의 충돌을 막으려면 그래픽 디코더(20)에 할당되어 있는 비디오 입/출력 제어단자(a)를 사용하여 데이타를 충돌없이 디지탈/아날로그 변환기(50)로 각각 보내 출력된다.The operation configured in this way will be described in detail. When the oscillation clock from the oscillator 40 is provided to the distribution driver 30, the distribution driver 30 divides the signal into several signals and levels up each of the decoders 10 and 20. And digital / analog converters 50 respectively. At this time, since the output V1 of the video and video decoder data 10 and the output V2 of the graphic decoder data 20 use the digital / analog converter 50, the graphics decoder 20 may be connected to prevent collision of the two outputs. Using the assigned video input / output control terminal (a), the data is sent to the digital / analog converter 50 without collision and output.
이러한 비디오 입/출력 제어단자(a)는 시분할방식을 출력하여 양 디코더(10,20)를 선택 출력케함으로써, 디지탈/아날로그변환기(50)에서 아날로그 화상을 구현가능케한다.The video input / output control terminal (a) outputs a time division scheme to selectively output both decoders 10 and 20, thereby enabling an analog image to be implemented in the digital / analog converter 50.
이경우 각 칩들은 모두 동일한 클럭을 사용함으로써 데이타 출력시에 위상차에 의한 지연을 없애 화질을 개선할 수 있도록 한다.In this case, each chip uses the same clock to improve image quality by eliminating the delay caused by phase difference in data output.
이상에서 설명한 본 고안은 서로 다른 클럭을 사용하는 칩이 동일 데이타선에 인터페이스 되면 위상동기루프회로 부분과 그래픽/비디오의 선택을 위한 멀티플렉서등을 제거함으로써 그래픽 디코더에서 비디오 디코더의 출력을 직접 제어하게 된다. 이렇게 함으로써 시스템의 축소 간편을 구현할 수 있고 위상차에 의한 화질의 저하를 없앨 수 있는 효과가 있다.According to the present invention described above, when chips using different clocks are interfaced to the same data line, the output of the video decoder is directly controlled by the graphic decoder by eliminating the phase-locked loop circuit part and the multiplexer for selecting graphics / video. . By doing this, the system can be easily reduced in size, and there is an effect of eliminating the degradation of the image quality due to the phase difference.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950042900U KR200210072Y1 (en) | 1995-12-18 | 1995-12-18 | Device for providing reference clock of video and graphic decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950042900U KR200210072Y1 (en) | 1995-12-18 | 1995-12-18 | Device for providing reference clock of video and graphic decoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970048281U KR970048281U (en) | 1997-07-31 |
| KR200210072Y1 true KR200210072Y1 (en) | 2001-02-01 |
Family
ID=60877965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950042900U KR200210072Y1 (en) | 1995-12-18 | 1995-12-18 | Device for providing reference clock of video and graphic decoder |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200210072Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466501B1 (en) * | 2002-07-24 | 2005-01-15 | (주)네오와인 | Video decoder interface device of image signal processing ASIC |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040015965A (en) * | 2002-08-14 | 2004-02-21 | 엘지전자 주식회사 | Apparatus for conversing format |
-
1995
- 1995-12-18 KR KR2019950042900U patent/KR200210072Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466501B1 (en) * | 2002-07-24 | 2005-01-15 | (주)네오와인 | Video decoder interface device of image signal processing ASIC |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970048281U (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442398A (en) | Method and apparatus for transmitting a video signal, and apparatus for receiving a video signal | |
| JPS61257088A (en) | Tv transmission or data memory system | |
| KR200210072Y1 (en) | Device for providing reference clock of video and graphic decoder | |
| US3980830A (en) | Compatible picturephone system | |
| US20020075256A1 (en) | Method and arrangement for synchronising on-screen display functions during analog signal reception | |
| JPH1032815A (en) | Image compositing device | |
| US7071991B2 (en) | Image decoding apparatus, semiconductor device, and image decoding method | |
| KR950030716A (en) | Time axis conversion method | |
| US6342923B1 (en) | Video format converting apparatus | |
| US5835158A (en) | Analog signal process with dither pattern | |
| KR0138931Y1 (en) | Mosaic apparatus | |
| KR950030667A (en) | Video signal transmission and reception device and method | |
| KR101007245B1 (en) | Method and system for vfc memory management | |
| JP2911133B2 (en) | Time compression device for HDTV receiver | |
| KR100225581B1 (en) | Method for a picture in picture output controlling and an apparatus for performing the same | |
| JPH0990921A (en) | Image synthesizer and receiver | |
| KR100209958B1 (en) | A method for a picture-in-picture output controlling and an apparatus for performing the same | |
| JP2000197072A (en) | Receiver for digital serial video signal | |
| JP2711142B2 (en) | Time expansion circuit | |
| JPH1056582A (en) | Flow adjustment of digital television signal | |
| KR970057890A (en) | Device for compensating synchronization of video signal and audio signal without phase lock circuit (PLL) | |
| JPH0435592A (en) | Picture signal transmission system | |
| KR940003384A (en) | Output Circuit and Method of Color Video Signal in Integrated Information Network | |
| Bizon et al. | Real-time demonstration hardware for enhanced DPCM video compression algorithm | |
| KR910007371A (en) | Video I / O Device of Static Image Telephone for General Exchange Line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20071023 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |