KR200208174Y1 - 하이브리드 플라즈마 디스플레이 패널 - Google Patents

하이브리드 플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR200208174Y1
KR200208174Y1 KR2019940038702U KR19940038702U KR200208174Y1 KR 200208174 Y1 KR200208174 Y1 KR 200208174Y1 KR 2019940038702 U KR2019940038702 U KR 2019940038702U KR 19940038702 U KR19940038702 U KR 19940038702U KR 200208174 Y1 KR200208174 Y1 KR 200208174Y1
Authority
KR
South Korea
Prior art keywords
memory sheet
plasma display
display panel
memory
glass substrate
Prior art date
Application number
KR2019940038702U
Other languages
English (en)
Other versions
KR960025152U (ko
Inventor
박준형
권용호
Original Assignee
김순택
삼성에스디아이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이주식회사 filed Critical 김순택
Priority to KR2019940038702U priority Critical patent/KR200208174Y1/ko
Publication of KR960025152U publication Critical patent/KR960025152U/ko
Application granted granted Critical
Publication of KR200208174Y1 publication Critical patent/KR200208174Y1/ko

Links

Abstract

이 고안은 하이브리드 플라즈마 디스플레이 패널(Hybrid Plasma Display Panel ; PDP)에 관한 것으로서, 더욱 상세하게 말하자면 직류(DC)와 교류(AC)를 함께 사용하는 메모리 쉬트(Memory Sheet)형 하이브리드 플라즈마 디스플레이 패널의 구조를 개선하기 위해서, 제1 메모리 쉬트와 제2 메모리 쉬트 사이의 간격을 늘리기 위한 추가 메모리 쉬트를 삽입하므로써 제1 메모리 쉬트와 제2 메모리 쉬트의 전 부분이 일정한 전압에서 동시에 방전하도록 하는 하이브리드 플라즈마 디스플레이 패널에 관한 것이다.

Description

하이브리드 플라즈마 디스플레이 패널
제1도는 종래에 사용한 하이브리드 플라즈마 디스플레이 패널의 구조를 나타낸 도면.
제2도는 종래의 하이브리드 플라즈마 디스플레이 패널에서 사용한 메모리 쉬트간의 방전을 나타낸 도면.
제3도는 이 고안의 실시예에 따른 하이브리드 플라즈마 디스프레이 패널의 구조를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
31 : 전면유리기판 32 : 배면유리기판
33 : 제1 메모리 쉬트 34 : 제2 메모리 쉬트
35 : 형광체 36 : 양극
37 : 음극 38 : 추가 메모리 쉬트
이 고안은 하이브리드 플라즈마 디스플레이 패널(Hybrid Plasma Display Panel ; PDP)에 관한 것으로서, 더욱 상세하게 말하자면 직류(DC)와 교류(AC)를 함께 사용하는 메모리 쉬트(Memory Sheet)형 하이브리드 플라즈마 디스플레이 패널의 구조 개선에 관한 것이다.
일반적으로, 음극선관에 비해 설치 면적을 감소시킬 수 있는 평면 표시 소자는 액정디스플레이(Liquid Crystal Display), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 발광소자(Electro Luminescence) 그리고 형광 표시관(Vacumm Flourescent Device)등으로 구분되는데, 박막 트랜지스터형 액정디스플레이(TFT-LCD : Thin Film Transistor-Liquid Crystal Display)장치가 20″이상의 대화면을 실현하는 것이 거의 불가능한 것으로 판단되기 때문에, 네온(Ne), 아르곤(Ar), 헬륨(He)등의 가스를 유리속에 봉입하고 전계를 가하면 빛이 발생하는 방전현상을 이용하는 플라즈마 디스플레이 패널이 후막 인쇄기술을 이용한 제작 및 대형화의 용이성, 자체발광의 우수한 표시특성, 가스방전의 빠른 구동속도, 넓은 시야각 등으로 인하여 고화질 텔레비젼(HDTV: High Definition television)용 직시형 벽걸이 텔레비젼의 가장 유력한 디스플레이 수단으로 부각되고 있다.
이 플라즈마 디스플레이 패널은 패널 전체로 볼 때 평행한 복수개의 전극이 90°방향으로 교차하여 방전셀을 형성하고 있으며, 크게 직류형과 교류형으로 구분할 수 있는데 양자의 차이는 구조상으로, 직류형은 전극이 개스공간에 노출되고 있고, 교류형은 전극이 유전체로 피복되어 있다는 것이다. 이에 따라 플라즈마 디스플레이 패널을 구동하기 위한 전압도, 직류형은 직류 전압을 가하고 교류형은 시간에 따라 극성이 바뀌는 교류 전압을 가한다.
일반적인 플라즈마 디스플레이 패널은 상, 하부 패널의 사이에 매트릭스형의 전극을 설치하고 그 사이에 불활성가스를 주입한 후 이를 밀봉하여 구성하며 통상 선순차 구동을 하게 된다. 또한, 플라즈마 디스플레이 패널은 이를 칼라화할 경우 휘도가 저하됨을 개선하기 위하여, 한번 점등된 방전셀은 1필드(Field) 또는 1서브(Sub) 필드내에서 계속 점등된 상태를 유지하도록 하는 메모리 방식을 사용하게 된다.
이하, 첨부된 도면을 참조로하여 종래의 하이브리드 플라즈마 디스플레이 패널에 대하여 설명한다.
제1도는 종래에 사용한 하이브리드 플라즈마 디스플레이 패널의 구조를 나타낸 도면이다.
제1도에 도시되어 있듯이, 2개의 메모리 쉬트(Memory Sheet)를 이용하는 종래의 메모리 쉬트형 플라즈마 디스플레이 패널(MSP)은 서로 평행하게 대면하고 있는 전면유리기판(11) 및 배면유리기판(12)과, 전면유리기판(11)과 배면유리기판(12) 사이에 일체형으로 끼워놓은 제1 메모리 쉬트(13) 및 제2 메모리 쉬트(14)와, 전면유리기판(11) 내면에 형성된 데이타 전극역할을 하는 양극(16)과, 양극(16)내면의 형광체(15)와, 배면유리기판(12) 내면에 형성된 음극(17)으로 이루어진다.
이와 같은 구조를 갖는 종래의 메모리 쉬트형 플라즈마 디스플레이 패널은 직류 양극신호와 순차적인 직류 음극신호로 어드레스(Address)하고 이때 교류 메모리 쉬트에 형성된 벽전하를 이용하여 서스테인(Sustain)한다.
그러나 상기한 종래의 하이브리드 플라즈마 디스플레이 패널은 겹쳐있는 제1 메모리 쉬트와 제2 메모리 쉬트 사이의 간격이 너무 좁아서(40㎛ 이내) 실제 동작시에 제2도 처럼 쉬트간의 거리차가 방전 전압에 영향을 미쳐서 일정한 전압에서 쉬트의 전 부분이 동시에 방전하지 않고 전압 레벨에 따라 가까운 부분부터 먼 부분까지 점차적으로 방전하므로 균일한 메모리 효과를 얻기 어렵고 원하는 일정한 휘도를 얻을 수 없다는 단점이 있다.
따라서 이 고안의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 제 1 메모리 쉬트와 제2 메모리 쉬트 사이의 간격을 늘리기 위해 추가 메모리 쉬트를 삽입하여 제1 메모리 쉬트와 제2 메모리 쉬트의 전 부분이 일정한 전압에서 동시에 방전하도록 하는 하이브리드 플라즈마 디스플레이 패널을 제공하는데 있다.
상기한 목적을 달성하기 위한 이 고안의 구성은, 서로 평행하게 대면하고 있는 전면유리기판 및 배면유리기판과, 상기한 전면유리기판과 상기한 배면유리기판 사이에 일체형으로 끼워져서 벽전하를 형성하는 제1 메모리 쉬트 및 제2 메모리 쉬트와, 상기한 전면유리기판 내면에 형성되어 데이타 전극역할을 하는 양극과, 상기한 양극의 내면에 위치하는 형광체와, 상기한 배면유리기판의 내면에 형성되어 주사(Scan) 전극역할을 하는 음극과, 상기한 제1 메모리 쉬트와 상기한 제2 메모리 쉬트 사이에 삽입되어, 상기한 두 메모리 쉬트 간의 방전이 전 부분에서 동시에 발생할 수 있도록 하는 추가 메모리 쉬트로 이루어진다.
상기한 구성에 의하여, 이 고안이 속하는 기술분야에서 통상의 지식을 가진자가 이 고안을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 첨보로 하여 상세히 설명하다.
제3도는 이 고안의 실시예에 따른 하이브리드 플라즈마 디스플레이 패널의 구조를 나타낸 도면이다.
제3도에 도시되어 있듯이, 이 고안의 실시예에 따른 구성은, 서로 평행하게 대면하고 있는 전면유리기판(31) 및 배면유리기판(32)과 상기한 전면유리기판(31)과 상기한 배면유리기판(32) 사이에 일체형으로 끼워져서 벽전하를 형성하는 제1 메모리 쉬트(33) 및 제2 메모리 쉬트(34)와, 상기한 전면유리기판(31) 내면에 형성되어 데이타 전극역할을 하는 양극(36)과, 상기한 양극(36)의 내면에 위치하는 형광체(35)와, 상기한 배면유리기판(32)의 내면에 형성되어 주사 전극역할을 하는 음극(37)과, 상기한 제1 메모리 쉬트(33)와 상기한 제2 메모리 쉬트(34) 사이에 삽입되어, 상기한 두 메모리 쉬트(33, 34) 간의 방전이 전 부분에서 동시에 발생할 수 있도록 하는 추가 메모리 쉬트(38)로 이루어진다.
상기한 구성에 의한, 이 고안의 실시예에 따른 작용은 다음과 같다.
제3도에 도시되어 있듯이, 메모리 쉬트형 플라즈마 디스플레이 패널의 제 메모리 쉬트(33)와 제2 메모리 쉬트(34) 사이에 또 다른 추가 메모리 쉬트(38)를 삽입하여 제1 메모리 쉬트(33)와 제2 메모리 쉬트(34) 사이의 갭(gap)을 두 메모리 쉬트(33, 34) 간의 거리차에 의한 영향을 무시할 수 있을 정도의 높이(100㎛ 이상)로 하여, 제1 메모리 쉬트(33)와 제2 메모리 쉬트(34)에 일정한 교류 전압을 인가했을 때 두 메모리 쉬트(33, 34)의 전 부분에서 동시에 방전이 발생하도록 한다.
제1 메모리 쉬트(33)와 제2 메모리 쉬트(34) 사이에 삽입되는 추가 메모리 쉬트는 1개 또는 2개로 한다.
이상에서와 같이 이 고안의 실시예에서, 추가 메모리 쉬트를 삽입하므로써 균일한 메모리 효과와 원하는 일정한 휘도를 얻을 수 있는 하이브리드 플라즈마 디스플레이 패널을 제공할 수 있다.
이 고안의 이러한 효과는 메모리 쉬트를 사용하는 모든 하이브리드 플라즈마 디스플레이 패널에 이용될 수 있다.

Claims (2)

  1. 서로 평행하게 대면하고 있는 전면유리기판(31) 및 배면유리기판(32)과, 상기한 전면유리기판(31)과 상기한 배면유리기판(32) 사이에 일체형으로 끼워져서 벽전하를 형성하는 제1 메모리 쉬트(33) 및 제2 메모리 쉬트(34)와, 상기한 전면유리기판(31) 내면에 형성되어 데이타 전극역할을 하는 양극(36)과, 상기한 양극(36)의 내면에 위치하는 형광체(35)와, 상기한 배면유리기판(32)의 내면에 형성되어 주사 전극역할을 하는 음극(37)과, 상기한 제1 메모리 쉬트(33)와 상기한 제2 메모리 쉬트(34) 사이에 삽입되어, 상기한 두 메모리 쉬트(33, 34) 간의 방전이 전 부분에서 동시에 발생할 수 있도록 하는 추가 메모리 쉬트(38)로 이루어지는 것을 특징으로 하는 하이브리드 플라즈마 디스플레이 패널.
  2. 제1항에 있어서, 상기한 제1 메모리 쉬트(33)와 제2 메모리 쉬트(34) 사이의 갭은 100㎛이상으로 하는 것을 특징으로 하는 하이브리드 플라즈마 디스플레이 패널.
KR2019940038702U 1994-12-30 1994-12-30 하이브리드 플라즈마 디스플레이 패널 KR200208174Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940038702U KR200208174Y1 (ko) 1994-12-30 1994-12-30 하이브리드 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940038702U KR200208174Y1 (ko) 1994-12-30 1994-12-30 하이브리드 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR960025152U KR960025152U (ko) 1996-07-22
KR200208174Y1 true KR200208174Y1 (ko) 2001-02-01

Family

ID=60853206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940038702U KR200208174Y1 (ko) 1994-12-30 1994-12-30 하이브리드 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR200208174Y1 (ko)

Also Published As

Publication number Publication date
KR960025152U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR100304906B1 (ko) 플로팅 전극을 가진 플라즈마 디스플레이 패널
KR100353680B1 (ko) 휘도 향상을 위한 플라즈마 디스플레이 패널 구동 방법
US6522071B1 (en) Plasma display panel
US6628075B1 (en) Plasma display panel with first and second inner and outer electrodes
KR200208174Y1 (ko) 하이브리드 플라즈마 디스플레이 패널
US6541914B1 (en) Plasma display panel including grooves in phosphor
KR100304905B1 (ko) 컬러 플라즈마 디스플레이 패널
KR100266168B1 (ko) 플라즈마 디스플레이 패널
KR20010058561A (ko) 플로팅 투명 전극을 구비하는 교류형 플라즈마 디스플레이패널
KR100329777B1 (ko) 어드레스 구간에서의 플라즈마 디스플레이 패널 구동 방법
KR100335099B1 (ko) 플라즈마 디스플레이 패널
KR100370071B1 (ko) 플라즈마 디스플레이 패널
KR100293508B1 (ko) 플라즈마디스플레이패널
KR20000009188A (ko) 플라즈마 디스플레이 패널
KR20010039338A (ko) 플라즈마 디스플레이 패널의 배면판 형성방법
KR100421855B1 (ko) 플라즈마 디스플레이 패널
KR20010058562A (ko) 플로팅 투명 전극을 구비하는 교류형 플라즈마 디스플레이패널
KR100323696B1 (ko) 플라즈마 디스플레이 패널의 버스전극 구조
KR20000066855A (ko) 플라즈마 디스플레이 패널
KR100366946B1 (ko) 플라즈마 디스플레이 패널
KR20040060337A (ko) 플라즈마 디스플레이 패널
KR100298404B1 (ko) 플라즈마디스플레이패널
KR100824674B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR19990016639A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20010004095A (ko) 플라즈마 디스플레이 패널의 방전전극

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee