KR200205089Y1 - Control circuit for voltage overshooting in the snubber circuit - Google Patents
Control circuit for voltage overshooting in the snubber circuit Download PDFInfo
- Publication number
- KR200205089Y1 KR200205089Y1 KR2020000017623U KR20000017623U KR200205089Y1 KR 200205089 Y1 KR200205089 Y1 KR 200205089Y1 KR 2020000017623 U KR2020000017623 U KR 2020000017623U KR 20000017623 U KR20000017623 U KR 20000017623U KR 200205089 Y1 KR200205089 Y1 KR 200205089Y1
- Authority
- KR
- South Korea
- Prior art keywords
- diode
- capacitor
- gto
- voltage
- series
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
본 고안은 스너버 회로에서의 전압 오버슈팅 억제회로에 관한 것으로 제 1 의 GTO 소자의 입력단에 연결되는 제 1 의 다이오드를 개재하여 상기 GTO 소자와 병렬 연결되는 제 1 의 커패시터를 포함하고 상기 다이오드에 직렬 연결되는 제 2 의 다이오드를 매개로 하여 상기 제 1 의 커패시터와 병렬 연결되는 제 2 의 커패시터를 포함하며 상기 제 2 다이오드와 직렬 연결되며 귀환되는 제 3 의 다이오드를 포함하며, 상기 제 2 의 다이오드와 반대극성으로 상기 커패시터들의 출력단을 연결하고 상기 제 1 의 GTO 소자의 출력단에 연결되는 제 4 의 다이오드를 포함하며, 직렬로 연결된 제 5 의 다이오드와 제 3 의 커패시터를 포함하여 직렬로 연결된 제 2 의 GTO 소자와 제 3 의 GTO 소자에 병렬 연결되며 상기 제 4 의 다이오드와 연결되고 상기 제 5 의 다이오드와 병렬 연결되는 저항을 포함한다. 제 4 의 GTO 소자에는 제 1 의 GTO 소자에 대하여 동일한 반사상 구조를 갖는다.The present invention relates to a voltage overshoot suppression circuit in a snubber circuit, and includes a first capacitor connected in parallel with the GTO element via a first diode connected to an input terminal of a first GTO element. A second capacitor connected in parallel with the first capacitor via a second diode connected in series, and including a third diode connected in series with the second diode and fed back; A second diode connected to the output terminal of the capacitors in the opposite polarity and connected to the output terminal of the first GTO element, the second diode connected in series including a fifth diode and a third capacitor connected in series; Connected in parallel with the GTO device and the third GTO device and connected with the fourth diode and connected with the fifth diode. It includes connected resistors. The fourth GTO element has the same reflective image structure as that of the first GTO element.
Description
본 고안은 스너버 회로에서의 전압 오버슈팅 억제회로에 관한 것으로 보다 상세하게는 GTO(Gate turn-off thyristor) 소자가 발생시키는 전압 오버슈팅을 억제할 수 있는 회로에 관한 것이다.The present invention relates to a voltage overshoot suppression circuit in a snubber circuit, and more particularly, to a circuit capable of suppressing voltage overshooting generated by a gate turn-off thyristor (GTO) device.
본 고안은 기존의 저항을 이용한 스너버 회로에서 발생하는 전압 오버슈팅을 억제 시켜 전력소자 및 회로가 안정적으로 동작하여 시스템의 수명을 연장할 수 있도록 한 것이다.The present invention suppresses the voltage overshooting that occurs in the snubber circuit using the conventional resistor, so that the power device and the circuit can operate stably to extend the life of the system.
GTO는 고전압, 고전류를 흘릴 수 있는 소자로써 고전력에 주로 사용된다. GTO 스위칭 소자는 그 특성상 끌 때에는 소자 양단의 전압 상승률을 제한시켜야 하고 켤 때에는 도통 전류의 상승률을 제한시켜야 한다.GTO is a device that can flow high voltage and high current and is mainly used for high power. GTO switching devices, by their nature, must limit the rate of voltage rise across the device when turned off and limit the rate of rise of conduction current when turned on.
도1에 나타난 바와 같이, 스너버 회로는 일반적으로 전압 상승률을 제한하기 위하여 병렬 커패시터 및 전류 상승률을 제한하기 위한 직렬 인덕터로 구성된다. 이로써 스너버 회로는 전압 및 전류의 상승률을 제한하여 GTO를 안전하게 켜고 끌 수 있도록 한다.As shown in Fig. 1, a snubber circuit is generally composed of a parallel capacitor and a series inductor to limit the current rise rate in order to limit the voltage rise rate. This allows the snubber circuit to limit the rate of rise of voltage and current so that the GTO can be safely turned on and off.
그러나, 저항, 다이오드, 커패시터로 구성되어진 기존의 스너버 회로는 모든 스위칭 에너지를 저항을 통하여 열로 소모하고 있어, 손실이 클 뿐만 아니라, GTO 소자 양단에 인가되는 전압을 효과적으로 억제시키지 못해 GTO 소자 양단에 전압 오버슈팅을 발생시키고 있다. 이러한 전압 오버슈팅은 GTO 소자는 물론, 주변 소자에까지 악영향을 주게 되어 시스템의 수명을 단축시키는 요인이 된다.However, the conventional snubber circuit composed of resistors, diodes, and capacitors consumes all the switching energy as heat through the resistors, which is not only large, but also does not effectively suppress the voltage applied across the GTO elements. Voltage overshooting is occurring. This voltage overshoot adversely affects the GTO device as well as the peripheral device, which shortens the life of the system.
도1에서는 GTO 소자(21, 22)의 스위칭 상태가 온일 때 흐르는 전류경로는 P-L1-F1-GT1-GT2-부하의 경로와 같이 이루어진다. 이때 GTO 소자(21)가 오프되면 흐르는 전류의 경로는 L1-F1-D12-C1-GT2-부하의 경로로 변경이 되고, 이때 커패시터(5)에 발생하는 전압 오버 슈팅이 GTO 소자(21)에 악영향을 미치게 된다.In Fig. 1, the current path flowing when the switching state of the GTO elements 21 and 22 is on is made like the path of the P-L1-F1-GT1-GT2-load. At this time, when the GTO element 21 is turned off, the path of the current flowing is changed to the path of L1-F1-D12-C1-GT2-load, and at this time, voltage overshooting generated in the capacitor 5 is applied to the GTO element 21. Will adversely affect.
따라서, 본 고안은 상술한 문제점을 근본적으로 제거하기 위하여 클램핑 다이오드를 설치함으로써 GTO 소자 양단에 발생되는 전압 오버슈팅을 효과적으로 억제하고, 상기 억제한 에너지를 별도의 회생장치 없이 다이오드만으로 회생시킬 수 있는 회로를 제공하여 전체 시스템의 수명을 연장시키고, 에너지 소비를 억제하기 위한 것이다.Therefore, the present invention effectively suppresses the voltage overshooting generated at both ends of the GTO element by providing a clamping diode to fundamentally eliminate the above-mentioned problems, and a circuit capable of regenerating the suppressed energy using only a diode without a separate regenerative device. To extend the life of the overall system and to suppress energy consumption.
도1은 단상분에 대한 종래의 일반적인 GTO 회로도이다.1 is a conventional general GTO circuit diagram for a single phase.
도2는 본 고안에 따른 전압 오버슈팅 억제회로의 일실시예이다.2 is an embodiment of a voltage overshoot suppression circuit according to the present invention.
※도면의 주요부분에 대한 부호의 설명※※ Explanation of symbols about main part of drawing ※
1 : RCD 스너버 회로 3 : 휴즈1: RCD snubber circuit 3: fuse
4 : 리액터 5, 6, 7, 10, 11, 12 : 커패시터4: reactor 5, 6, 7, 10, 11, 12: capacitor
8a, 8b, 8c, 9, 13 : 다이오드 14 : 저항8a, 8b, 8c, 9, 13: diode 14: resistor
16a, 16b, 16c : 다이오드 21, 22, 23, 24 : GTO 소자16a, 16b, 16c: diodes 21, 22, 23, 24: GTO elements
30 : 전압 오버슈팅 억제회로30: voltage overshoot suppression circuit
본 고안에 따른 스너버 회로에 있어서의 전압 오버슈팅 억제회로는 제 1 의 GTO 소자의 입력단에 연결되는 제 1 의 다이오드를 개재하여 상기 GTO 소자와 병렬 연결되는 제 1 의 커패시터를 포함하고 상기 다이오드에 직렬 연결되는 제 2 의 다이오드를 매개로 하여 상기 제 1 의 커패시터와 병렬 연결되는 제 2 의 커패시터를 포함하며 상기 제 2 다이오드와 직렬 연결되며 귀환되는 제 3 의 다이오드를 포함하며, 상기 제 2 의 다이오드와 반대극성으로 상기 커패시터들의 출력단을 연결하고 상기 제 1 의 GTO 소자의 출력단에 연결되는 제 4 의 다이오드를 포함하며, 직렬로 연결된 제 5 의 다이오드와 제 3 의 커패시터를 포함하여 직렬로 연결된 제 2 의 GTO 소자와 제 3 의 GTO 소자에 병렬 연결되며 상기 제 4 의 다이오드와 연결되고 상기 제 5 의 다이오드와 병렬 연결되는 저항을 포함하며, 제 4 의 GTO 소자에 병렬로 연결된 제 4 의 커패시터를 포함하고 제 6 의 다이오드를 개재하여 상기 제 4 의 커패시터에 병렬 연결된 제 5 의 커패시터를 포함하며 상기 제 5 의 다이오드와 반대극성으로 상기 커패시터들의 출력단에 연결되는 제 7 의 다이오드를 포함하며 상기 제 7 의 다이오드와 직렬 연결되며 상기 제 4 의 GTO 소자의 출력에 연결되는 상기 제 8 의 다이오드를 포함하며 상기 제 7 의 다이오드와 직렬 연결되며 상기 전체 회로의 음의 단자에 연결되는 제 9 의 다이오드를 포함하여 이루어지는 것을 특징으로 한다.The voltage overshooting suppression circuit in the snubber circuit according to the present invention includes a first capacitor connected in parallel with the GTO element via a first diode connected to an input terminal of a first GTO element and connected to the diode. A second capacitor connected in parallel with the first capacitor via a second diode connected in series, and including a third diode connected in series with the second diode and fed back; A second diode connected to the output terminal of the capacitors in the opposite polarity and connected to the output terminal of the first GTO element, the second diode connected in series including a fifth diode and a third capacitor connected in series; Connected in parallel with the GTO device and the third GTO device and connected with the fourth diode and in parallel with the fifth diode. A fifth capacitor including a fourth capacitor connected in parallel to a fourth GTO element, and including a fifth capacitor connected in parallel to the fourth capacitor via a sixth diode; And a seventh diode connected to the output terminal of the capacitors in opposite polarity with the eighth diode connected in series with the seventh diode and connected to the output of the fourth GTO element. And a ninth diode connected in series with the diode and connected to the negative terminal of the entire circuit.
이하, 본 고안의 구체적인 실시예를 첨부한 도면을 참고로 하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, a specific embodiment of the present invention will be described in detail.
도2는 본 고안에 따른 전압 오버슈팅 억제회로로서, GTO 소자가 발생시키는 전압 오버슈팅을 억제할 수 있는 회로를 나타낸다.2 is a voltage overshooting suppressing circuit according to the present invention, and shows a circuit capable of suppressing voltage overshooting generated by a GTO element.
전압을 억제할 수가 있는 다이오드(8a, 8b, 8c)와 커패시터(6, 7)가 도1에 도시된 종래의 RCD 스너버 회로의 저항(R1), 다이오드(D1, D12)를 대신하여 구성되고 있다. 여기서 다이오드(8a)의 기능은 GTO 소자(21)에 오프될 때 발생하는 전압을 커패시터(6)로 충전하여 일차적으로 전압 오버슈팅을 억제시키며, 커패시터(6)에 충전이 끝나면 다이오드(8b)가 도통되어 커패시터(7)에 충전하게 하여 GTO 소자(21)의 전압 오버 슈팅을 이중으로 억제한다. 커패시터(7)의 충전이 완료되면 다이오드(8b)를 통하여 Ed의 전압으로 회생하게 된다. 이때 별도의 회생장치 없이 다이오드(8c)만으로 가능하게 된다. GTO 소자(22, 23)는 상대적으로 스위칭 빈도가 작기 때문에 기본적으로 저항, 다이오드, 커패시터 스너버 회로(RLC snubbor)로 구성되고 있다.Diodes 8a, 8b and 8c and capacitors 6 and 7 capable of suppressing voltage are configured in place of the resistors R1 and diodes D1 and D12 of the conventional RCD snubber circuit shown in FIG. have. Here, the function of the diode 8a is to charge the voltage generated when the GTO element 21 is turned off by the capacitor 6 to suppress voltage overshooting primarily. When the capacitor 6 is finished charging, the diode 8b is turned off. It conducts and charges the capacitor 7, thereby double suppressing the voltage overshooting of the GTO element 21. When the charging of the capacitor 7 is completed, it is regenerated to the voltage of Ed through the diode 8b. At this time, only a diode 8c is possible without a separate regenerative device. Since the GTO elements 22 and 23 have a relatively small switching frequency, the GTO elements 22 and 23 basically consist of a resistor, a diode, and a capacitor snubbor circuit (RLC snubbor).
GTO 소자(23)가 오프될 때 부하전류는 커패시터(10)를 통하여 흐르면서 충전이 되고, 이것이 충전 완료되면 회로의 구성은 커패시터(6)가 충전되는 구조로 되어 있으면서 역시 GTO 소자(23)의 과전압을 효과적으로 억제할 수 있는 구조가 된다.When the GTO element 23 is turned off, the load current flows through the capacitor 10 and is charged. When the charge is completed, the circuit configuration is such that the capacitor 6 is charged and the overvoltage of the GTO element 23 is also maintained. The structure can be suppressed effectively.
종래의 스너버 회로에서는 GTO 소자(21, 22)의 스위칭 상태가 온일 때 흐르는 전류경로는 P-L1-F1-GT1-GT2-부하의 경로와 같이 이루어진다. 이때 GTO 소자(21)이 오프되면 흐르는 전류의 경로는 L1-F1-D12-C1-GT2-부하의 경로로 변경이 되고, 이때 커패시터(5)에 발생하는 전압 오버 슈팅이 GTO 소자(21)에 악영향을 미치게 된다. 이어서 Ed의 직류전압이 커패시터(5)에 완전히 충전되고 나면 GT1은 완전히 오프 상태가 되고, GT3가 온 될 순서가 된다.In the conventional snubber circuit, the current path flowing when the switching state of the GTO elements 21 and 22 is on is made like the path of the P-L1-F1-GT1-GT2-load. At this time, when the GTO element 21 is turned off, the path of the current flowing is changed to the path of L1-F1-D12-C1-GT2-load, and at this time, the voltage overshooting generated in the capacitor 5 is applied to the GTO element 21. Will adversely affect. Subsequently, after Ed's DC voltage is fully charged in the capacitor 5, GT1 is completely turned off and GT3 is in an on order.
도2는 본 고안의 전압 오버슈팅 억제회로의 구성의 일 실시예를 나타낸다.Figure 2 shows an embodiment of the configuration of the voltage overshoot suppression circuit of the present invention.
도2에서 GTO 소자(21, 22)가 온 되어 있는 상태에서는 P-L1-F1-GT1-GT2-부하의 경로로 전류가 흐른다. 이때 GTO 소자(21)가 오프되면, 전류는 P-L1-F1-D11-C12-GT2-부하의 경로로 변경하고 커패시터(7)에 전압이 Ed의 전압만큼 충전되면, 즉 Ed 전압을 초과하는 시점에서 전압 오버슈팅이 발생되면 다이오드(8b)가 도통되어 P-L1-F1-D11-C12-GT2-부하의 회로가 구성되어 GTO 소자(21)의 전압 오버슈팅을 억제시키며 만일 두 부하전류가 두 커패시터(6, 7)를 충전시키고도 남을 정도의 크기라면, 이제 다이오드(8c)가 도통하여 Ed 전압으로 회생되어진다.In FIG. 2, when the GTO elements 21 and 22 are turned on, current flows in the path of P-L1-F1-GT1-GT2-load. At this time, when the GTO element 21 is turned off, the current is changed to the path of the P-L1-F1-D11-C12-GT2-load and the capacitor 7 is charged with the voltage of Ed, that is, exceeds the Ed voltage. If voltage overshooting occurs at this point, the diode 8b is turned on to form a circuit of P-L1-F1-D11-C12-GT2-load to suppress voltage overshooting of the GTO element 21. If the two capacitors 6 and 7 are large enough to charge, the diode 8c will now conduct and regenerate to the Ed voltage.
한편, 다시 GTO 소자(21)가 온 할 때는 커패시터(6)에 충전되어 있던 Ed 전압의 에너지는 C11-D12-D13-L1-F1-GT1-C11의 경로로 방전하게 되어 다음 오프 동작을 위해 대기한다.On the other hand, when the GTO element 21 is turned on again, the energy of the Ed voltage charged in the capacitor 6 is discharged through the path of C11-D12-D13-L1-F1-GT1-C11, and is waiting for the next off operation. do.
그리고, 커패시터(7)의 전압은 C12-D13-P-C-Lc-C12의 경로로서 Ed 전압으로 회수된다.Then, the voltage of the capacitor 7 is recovered to the Ed voltage as the path of C12-D13-P-C-Lc-C12.
또한, GTO 소자(23)가 오프할 때의 동작을 설명하면 다음과 같다.In addition, the operation | movement when the GTO element 23 turns off is as follows.
우선, GTO 소자(22, 23)가 온 되어 있을 때 부하측에서 전류가 GTO 소자쪽으로 흐를 경우를 가정해 보면, 전류는 부하-GT3-Dcn-Ls-C의 경로로 흐르게 된다. 이때 GTO 소자(23)가 오프된다면, 부하전류는 부하-FPO-D23-C23-Dcn-Lc-C의 경로로 흐르게 될 것이고, 커패시터(10)의 전압이 Ed 만큼 충전이 되면 이제 다이오드(8b)가 도통하게 되어 커패시터(6)로 충전하게 되고 GTO 소자(23) 양단에 발생하는 전압 오버슈팅은 효과적으로 억제되고 그 억제된 에너지는 커패시터 (Cn)로 회생하게 된다. 한편, 다시 GTO 소자(23)가 온 할 때는 커패시터(10)에 충전되어 있던 Ed 전압의 에너지는 C23-R23-GT2-GT3-C23의 경로로 저항을 통하여 방전하여, 다음 오프동작을 위해 대기한다. 그리고 커패시터(7)의 전압은 C12-D13-P-C-Lc-C12의 경로로 -Ed 전압으로 회수된다.First, assuming that the current flows toward the GTO element at the load side when the GTO elements 22 and 23 are on, the current flows in the path of the load-GT3-Dcn-Ls-C. If the GTO element 23 is off at this time, the load current will flow in the path of the load-FPO-D23-C23-Dcn-Lc-C, and if the voltage of the capacitor 10 is charged by Ed, the diode 8b is now present. Becomes conductive to charge the capacitor 6 and the voltage overshoot occurring across the GTO element 23 is effectively suppressed and the suppressed energy is regenerated by the capacitor Cn. On the other hand, when the GTO element 23 is turned on again, the energy of the Ed voltage charged in the capacitor 10 is discharged through the resistor through the path of C23-R23-GT2-GT3-C23, and then waits for the next off operation. . The voltage of the capacitor 7 is recovered to the voltage -Ed in the path of C12-D13-P-C-Lc-C12.
상술한 바와 같이, 본 고안은 GTO 소자의 스위칭시 발생하는 전압 오버슈팅을 억제하는 회로로써 GTO 소자에 가해지는 전압 충격을 효과적으로 억제함으로써 시스템의 전체적인 안정성을 확보할 수 있다.As described above, the present invention is a circuit for suppressing voltage overshooting generated during switching of the GTO element, thereby effectively suppressing voltage shock applied to the GTO element, thereby ensuring overall stability of the system.
한편, 별도의 제어장치 없이 간단히 본 고안에 따른 전압 오버슈팅 억제회로를 구성하여 전체 시스템에 적용할 수 있으므로 제어상 발생하는 시스템의 문제점을 근본적으로 해결할 수 있는 효과가 있다.On the other hand, since the voltage overshooting suppression circuit according to the present invention can be simply configured without a separate control device and applied to the entire system, there is an effect that can fundamentally solve the problems of the control system.
이상에서 본 고안은 기재된 구체예에 대해서만 상세히 설명되었지만 본 고안의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 실용신안등록청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the embodiments described, it will be apparent to those skilled in the art that various modifications and changes are possible within the technical spirit of the present invention, and such modifications and modifications belong to the appended utility model claims. will be.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020000017623U KR200205089Y1 (en) | 2000-06-21 | 2000-06-21 | Control circuit for voltage overshooting in the snubber circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020000017623U KR200205089Y1 (en) | 2000-06-21 | 2000-06-21 | Control circuit for voltage overshooting in the snubber circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200205089Y1 true KR200205089Y1 (en) | 2000-12-01 |
Family
ID=19661723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020000017623U KR200205089Y1 (en) | 2000-06-21 | 2000-06-21 | Control circuit for voltage overshooting in the snubber circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200205089Y1 (en) |
-
2000
- 2000-06-21 KR KR2020000017623U patent/KR200205089Y1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2754411B2 (en) | Snubber circuit of power converter | |
| JPH0865884A (en) | Booster converter using energy regenerating snubber circuit | |
| JPH04299074A (en) | Snubber circuit for power converter | |
| JP2521698B2 (en) | Snubber energy regeneration circuit | |
| JP2004080880A (en) | Snubber circuit | |
| KR200205089Y1 (en) | Control circuit for voltage overshooting in the snubber circuit | |
| JPS5833792B2 (en) | Conversion valve protection circuit | |
| JPH1198832A (en) | Switching power supply equipment with snubber circuit of small loss | |
| Knöll | High-current transistor choppers | |
| WO2003015277A1 (en) | A series power switch bridge having the ability of automatic voltage-sharing | |
| JP2790600B2 (en) | Power converter | |
| EP0314808B1 (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
| JP3235396B2 (en) | Inverter device | |
| JP3416065B2 (en) | Driver circuit for semiconductor device | |
| JP2919033B2 (en) | Power converter | |
| JPS586078A (en) | Inverter | |
| JP2000333439A (en) | Snubber circuit and power converter | |
| KR970024485A (en) | Snubber circuit for multi-level power conversion system | |
| JP2529659B2 (en) | Snubber circuit of self-extinguishing type switching element | |
| JPH09252576A (en) | Sunbber circuit of dc-dc converter | |
| JPH05103481A (en) | Inverter | |
| JPH06209580A (en) | Snubber energy recovery circuit of power converter | |
| JPH09322550A (en) | Load commutation current type inverter | |
| JPS5932233Y2 (en) | Current source inverter device | |
| JPS60203016A (en) | Snubber circuit of gate turn-off thyristor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20030821 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |