KR20020091460A - Thin film transistor liquid crystal display - Google Patents
Thin film transistor liquid crystal display Download PDFInfo
- Publication number
- KR20020091460A KR20020091460A KR1020010030137A KR20010030137A KR20020091460A KR 20020091460 A KR20020091460 A KR 20020091460A KR 1020010030137 A KR1020010030137 A KR 1020010030137A KR 20010030137 A KR20010030137 A KR 20010030137A KR 20020091460 A KR20020091460 A KR 20020091460A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- gate
- common electrode
- gate line
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 30
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 28
- 239000011521 glass Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 3
- 150000002739 metals Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Abstract
Description
본 발명은 액정표시소자의 박막트랜지스터에 관한 것으로, 특히 수율 및 개구율을 증가시킬 수 있는 액정표시소자의 박막트랜지스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistors of liquid crystal display devices, and more particularly, to thin film transistors of liquid crystal display devices capable of increasing yield and aperture ratio.
텔레비전 및 그래픽 디스플레이 등의 표시장치에 이용되는 액정표시소자(Liquid Crystal Display : LCD)는 CRT(Cathod-Ray Tube)를 대신하여 개발되어져 왔다.Liquid crystal displays (LCDs) used in display devices such as televisions and graphic displays have been developed in place of the CRT (Cathod-Ray Tube).
특히, 매트릭스 형태로 배열된 각 화소마다 박막트랜지스터(Thin Film Transistor : TFT)가 구비되는 TFT LCD는 고속응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하고 있다.In particular, TFT LCDs equipped with thin film transistors (TFTs) for each pixel arranged in a matrix form have high-speed response characteristics and are suitable for high pixel numbers. Etc. are realized.
통상 TFT LCD는 매트릭스 형태로 배열된 각 화소에 TFT 및 화소전극이 형성된 하부기판과, 컬러필터 및 상대전극이 형성된 상부전극 및 하부기판과 상부기판 사이에 충진되는 액정으로 구성되며, 이러한 구성을 갖는 TFT LCD는 화소전극 및 상대전극에 인가되는 전압에 따라 액정이 구동되어 소정의 화상을 표시하게 된다.In general, a TFT LCD consists of a lower substrate having TFTs and pixel electrodes formed in each pixel arranged in a matrix form, an upper electrode having a color filter and a counter electrode formed therein, and a liquid crystal filled between the lower substrate and the upper substrate. In a TFT LCD, a liquid crystal is driven according to a voltage applied to a pixel electrode and a counter electrode to display a predetermined image.
한편, TFT LCD에서 표시화면의 품위를 높이기 위해서는 데이터 라인을 통하여 인가된 첫 번째 신호의 전압을 두 번째 신호가 전달될 때까지 일정하게 유지시키는 작업이 필요하게 되며, 이를 위해 종래 TFT LCD에서는 각 화소에 보조용량(Cst)을 형성시킨다.On the other hand, in order to improve the display screen quality in the TFT LCD, it is necessary to keep the voltage of the first signal applied through the data line constant until the second signal is transmitted. Auxiliary capacitance Cst is formed on the substrate.
여기서, 보조용량의 형성방법으로는 크게 게이트 라인의 소정부분을 확장시켜 보조용량을 형성하는 스토리지 온 게이트(Storage On Gate) 방식과, 게이트 라인과 독립된 공통 전극라인을 별도록 배치시켜 보조용량을 형성하는 스토리지 온 커먼(Storage On Common) 방식이 있다.Here, the storage capacitor is formed by a storage on gate method of forming a storage capacitor by extending a predetermined portion of the gate line and a common electrode line independent of the gate line. There is a Storage On Common method.
이하, 첨부된 도면을 참조하여 종래의 액정표시소자의 박막트랜지스터에 대하여 설명하기로 한다.Hereinafter, a thin film transistor of a conventional liquid crystal display device will be described with reference to the accompanying drawings.
도 1은 종래의 스토리지 온 게이트 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도이다.1 is a layout diagram illustrating a thin film transistor of a liquid crystal display device of a conventional storage on gate type.
도 1에 도시한 바와 같이 TFT LCD의 하부기판에 있어서, 유기기판(1)상에 복수개의 게이트 라인(2)과 복수개의 데이터 라인(4)이 직교하도록 형성되고, 상기 게이트 라인(2)의 소정부분에는 상기 게이트 라인(2)으로부터 돌출되어진 보조용량 전극(3)이 형성된다. 이때, 상기 보조용량 전극(3)은 게이트 라인(2)과 데이터 라인(4)에 의해 구획된 화소영역(7)내에 형성된다.As shown in FIG. 1, in the lower substrate of the TFT LCD, a plurality of gate lines 2 and a plurality of data lines 4 are formed on the organic substrate 1 so as to be perpendicular to each other. A storage capacitor electrode 3 protruding from the gate line 2 is formed in a predetermined portion. At this time, the storage capacitor electrode 3 is formed in the pixel region 7 partitioned by the gate line 2 and the data line 4.
한편, 도면에 도시하지는 않았지만 상기 게이트 라인(2)과 데이터 라인(4) 사이에는 그들간의 전기적 절연을 목적으로 게이트 절연막이 형성된다.Although not shown, a gate insulating film is formed between the gate line 2 and the data line 4 for the purpose of electrical insulation therebetween.
이어, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점 부근에 각 화소의 구동을 독립적으로 제어하기 위한 TFT(10)가 형성된다.Subsequently, a TFT 10 is formed to independently control the driving of each pixel near the intersection of the gate line 2 and the data line 4.
여기서, 상기 TFT(10)는 상기 게이트 라인(2)의 일부분인 게이트 전극과, 상기 게이트 전극상에 형성된 게이트 절연막(도면에 도시하지 않았음)과, 상기 게이트 절연막상에 패턴의 형태로 형성된 반도체층(5) 및 상기 반도체층(5)상에 소정간격 이격되어 형성된 소오스/드레인 전극(4a,4b)으로 구성된다.Here, the TFT 10 includes a gate electrode which is a part of the gate line 2, a gate insulating film (not shown) formed on the gate electrode, and a semiconductor formed in the form of a pattern on the gate insulating film. And a source / drain electrode 4a and 4b formed on the layer 5 and the semiconductor layer 5 at predetermined intervals.
즉, 상기 소오스/드레인 전극(4a,4b)은 상기 데이터 라인(4) 형성시 상기 반도체층(5)의 일측 및 타측 상부와 오버랩되게 소오스 전극(4a) 및 드레인 전극(4b)이 함께 형성된다. 이때, 상기 드레인 전극(4b)은 데이터 라인(4)으로부터 돌출된 형태로 형성되고, 상기 소오스 전극(4a)은 상기 드레인 전극(4b)과 이격되어 상기 화소전극(7)과 콘택되게 형성된다.That is, the source / drain electrodes 4a and 4b are formed together with the source electrode 4a and the drain electrode 4b so as to overlap one side and the other upper part of the semiconductor layer 5 when the data line 4 is formed. . In this case, the drain electrode 4b is formed to protrude from the data line 4, and the source electrode 4a is spaced apart from the drain electrode 4b to be in contact with the pixel electrode 7.
또한, 상기 화소영역내에는 ITO(Indium Tin Oxide)와 같은 투명금속으로된 화소전극(7)이 형성된다.In the pixel region, a pixel electrode 7 made of a transparent metal such as indium tin oxide (ITO) is formed.
따라서, 상기 보조용량 전극(3)과 상기 화소전극(7) 사이에 보조용량(Cst)이 형성된다.Therefore, the storage capacitor Cst is formed between the storage capacitor electrode 3 and the pixel electrode 7.
도 2는 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도이다.2 is a layout diagram illustrating a thin film transistor of a storage on common type liquid crystal display device.
도 2에 도시한 바와 같이 TFT LCD의 하부기판에 있어서, 유리기판(1)상에 형성되는 복수개의 게이트 라인(2)과, 상기 인접한 게이트 라인(2) 사이에 독립적으로 공통전극 라인(6)이 형성된다. 그리고 도면에는 도시하지 않았지만, 상기 게이트 라인(2)과 공통전극 라인(6)상에 게이트 절연막이 형성된다.As shown in FIG. 2, in the lower substrate of the TFT LCD, a plurality of gate lines 2 formed on the glass substrate 1 and the common electrode line 6 are independently between the adjacent gate lines 2. Is formed. Although not shown, a gate insulating film is formed on the gate line 2 and the common electrode line 6.
이때, 상기 게이트 라인(2)과 상기 공통전극 라인(6)은 일정한 거리를 유지시켜야 하며, 이 거리에 따라서 게이트 라인과 공통전극 라인간의 숏트(short) 발생율이 변화된다.In this case, the gate line 2 and the common electrode line 6 should be maintained at a constant distance, and the short generation rate between the gate line and the common electrode line changes according to the distance.
상기 게이트 라인(2)과 공통전극 라인(6)과 직교하도록 게이트 절연막상에데이터 라인(4)이 형성되고, 상기 게이트 라인(2)과 데이터 라인(4) 교차점 부근에 TFT(10)가 형성된다.A data line 4 is formed on the gate insulating film so as to be orthogonal to the gate line 2 and the common electrode line 6, and a TFT 10 is formed near the intersection of the gate line 2 and the data line 4. do.
여기서, 상기 TFT(10)는 상기 게이트 라인(2)의 일부분인 게이트 전극과, 상기 게이트 전극상에 형성된 게이트 절연막(도면에 도시하지 않았음)과, 상기 게이트 절연막상에 패턴의 형태로 형성된 반도체층(5) 및 상기 반도체층(5)상에 소정간격 이격되어 형성된 소오스/드레인 전극(4a,4b)으로 구성된다.Here, the TFT 10 includes a gate electrode which is a part of the gate line 2, a gate insulating film (not shown) formed on the gate electrode, and a semiconductor formed in the form of a pattern on the gate insulating film. And a source / drain electrode 4a and 4b formed on the layer 5 and the semiconductor layer 5 at predetermined intervals.
즉, 상기 소오스/드레인 전극(4a,4b)은 상기 데이터 라인(4) 형성시 상기 반도체층(5)의 일측 및 타측 상부와 오버랩되게 소오스 전극(4a) 및 드레인 전극(4b)이 함께 형성된다. 이때, 상기 드레인 전극(4b)은 데이터 라인(4)으로부터 돌출된 형태로 형성되고, 상기 소오스 전극(4a)은 상기 드레인 전극(4b)과 이격되어 상기 화소전극(7)과 콘택되게 형성된다.That is, the source / drain electrodes 4a and 4b are formed together with the source electrode 4a and the drain electrode 4b so as to overlap one side and the other upper part of the semiconductor layer 5 when the data line 4 is formed. . In this case, the drain electrode 4b is formed to protrude from the data line 4, and the source electrode 4a is spaced apart from the drain electrode 4b to be in contact with the pixel electrode 7.
또한, 상기 화소영역내에 ITO(Indium Tin Oxide)와 같은 투명금속으로된 화소전극(7)이 형성된다.Further, a pixel electrode 7 made of a transparent metal such as indium tin oxide (ITO) is formed in the pixel region.
따라서, 상기 화소영역내에 형성된 공통전극 라인(6)의 일부분과 화소전극(6) 사이에 보조용량(Cst)이 형성된다.Therefore, the storage capacitor Cst is formed between a portion of the common electrode line 6 formed in the pixel region and the pixel electrode 6.
그러나 상기와 같은 종래의 액정표시소자의 박막트랜지스터의 제조방법에 있어서는 다음과 같은 문제점이 있었다.However, the conventional method of manufacturing the thin film transistor of the liquid crystal display device as described above has the following problems.
즉, 게이트 라인과 공통전극 라인은 20㎛ 이하의 거리를 유지할 때 수 %의 전기적 결함이 발생한다.That is, when the distance between the gate line and the common electrode line is 20 μm or less, electrical defects of several percent occur.
한편, 게이트 라인과 공통전극 라인의 거리를 20㎛ 이상 유지시키기 위해서는 개구율이 감소하여 전체적으로 패널의 휘도를 감소시킨다.On the other hand, in order to maintain the distance between the gate line and the common electrode line of 20 µm or more, the aperture ratio is reduced to reduce the overall luminance of the panel.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 게이트 라인과 공통전극 라인간에 잔류 금속이 존재하는 것을 방지하여 수율향상 및 개구율을 증가시킬 수 있는 액정표시소자의 박막트랜지스터 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, to provide a method for manufacturing a thin film transistor of the liquid crystal display device which can improve the yield and the aperture ratio by preventing the presence of residual metal between the gate line and the common electrode line. The purpose is.
도 1은 종래의 스토리지 온 게이트 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도1 is a layout diagram showing a thin film transistor of a conventional storage on gate type liquid crystal display device.
도 2는 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도2 is a layout diagram illustrating a thin film transistor of a storage on common liquid crystal display device;
도 3은 본 발명의 일실시예에 따른 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도3 is a layout diagram illustrating a thin film transistor of a storage on common liquid crystal display device according to an exemplary embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따른 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도4 is a layout diagram illustrating a thin film transistor of a storage on common liquid crystal display device according to another exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 유리기판 101 : 게이트 라인100: glass substrate 101: gate line
102 : 공통전극 라인 103 : 도전층 패턴102: common electrode line 103: conductive layer pattern
104 : 데이터 라인 104a,104b : 소오스/드레인 전극104: data lines 104a, 104b: source / drain electrodes
105 : 반도체층 106 : 투명전도막105: semiconductor layer 106: transparent conductive film
107 : 화소전극 108 : 투명패턴107: pixel electrode 108: transparent pattern
110 : TFT110: TFT
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자의 박막트랜지스터는 유리기판, 상기 유리기판상에 형성되는 복수개의 게이트 라인, 상기 인접된 게이트 라인 사이에 형성되는 공통전극 라인, 상기 게이트 라인과 공통전극 라인을 포함한 전면에 형성되는 게이트 절연막, 상기 게이트 절연막상에 상기 게이트 라인 및 공통전극 라인과 수직하도록 형성되는 복수개의 데이터 라인, 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역내에 형성되는 화소전극, 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되는 TFT를 포함한 TFT LCD의 하부기판에 있어서, 상기 게이트 라인과 공통전극 라인 사이에 형성되는 도전층 패턴으로 이루어진 것을 특징으로 한다.The thin film transistor of the liquid crystal display device of the present invention for achieving the above object is a glass substrate, a plurality of gate lines formed on the glass substrate, a common electrode line formed between the adjacent gate line, common with the gate line A gate insulating film formed on the entire surface including an electrode line, a plurality of data lines formed on the gate insulating film so as to be perpendicular to the gate line and the common electrode line, a pixel electrode formed in a pixel region defined by the gate line and the data line, A lower substrate of a TFT LCD including a TFT formed near an intersection point of the gate line and the data line, characterized in that the conductive layer pattern is formed between the gate line and the common electrode line.
또한, 상기 게이트 라인과 도전층 패턴 그리고 공통전극 라인과 도전층 패턴의 간격은 5㎛ 이하로 유지시키는 것을 특징으로 한다.The gap between the gate line and the conductive layer pattern and the common electrode line and the conductive layer pattern may be maintained at 5 μm or less.
또한, 상기 도전층 패턴은 게이트 라인과 공통전극 라인의 물질과 동일한 것을 특징으로 한다.In addition, the conductive layer pattern is the same as the material of the gate line and the common electrode line.
또한, 상기 게이트 라인과 공통전극 라인간의 거리는 15㎛ 이하로 유지시키는 것을 특징으로 한다.In addition, the distance between the gate line and the common electrode line is maintained at 15㎛ or less.
또한, 상기 게이트 라인, 공통전극 라인 그리고 도전층 패턴은 동시에 형성됨을 특징으로 한다.The gate line, the common electrode line, and the conductive layer pattern may be formed at the same time.
한편, 본 발명의 다른 실시예에 따른 액정표시소자의 박막트랜지스터는 유리기판, 상기 유리기판상의 소정영역에 형성되는 투명전도막, 상기 유리기판상에 형성되는 복수개의 게이트 라인, 상기 인접된 게이트 라인 사이에 형성되는 공통전극 라인, 상기 게이트 라인과 공통전극 라인을 포함한 전면에 형성되는 게이트 절연막, 상기 게이트 절연막상에 상기 게이트 라인 및 공통전극 라인과 수직하도록 형성되는 복수개의 데이터 라인, 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역내에 형성되는 화소전극, 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되는 TFT를 포함한 TFT LCD의 하부기판에 있어서, 상기 게이트 라인과 공통전극 라인 사이와 화소전극과 공통전극 라인 사이에 형성되는 복수개의 도전층 패턴, 상기 투명전도막과 게이트 라인 사이에 형성되는 투명패턴으로 이루어짐을 특징으로 한다.On the other hand, the thin film transistor of the liquid crystal display device according to another embodiment of the present invention is a glass substrate, a transparent conductive film formed in a predetermined region on the glass substrate, a plurality of gate lines formed on the glass substrate, between the adjacent gate line A common electrode line formed on the gate electrode; a gate insulating film formed on the entire surface including the gate line and the common electrode line; a plurality of data lines formed on the gate insulating film so as to be perpendicular to the gate line and the common electrode line; A lower substrate of a TFT LCD comprising a pixel electrode formed in a pixel region defined by a line, and a TFT formed near an intersection point of the gate line and a data line, wherein the gate line and the common electrode line and between the pixel electrode and the common electrode line A plurality of conductive layer patterns formed between, the transparent conductive film and the crab It characterized by a pattern constituted by any transparent formed between the bit lines.
또한, 상기 투명전도막과 화소전극 그리고 투명패턴은 ITO 물질인 것을 특징으로 한다.In addition, the transparent conductive film, the pixel electrode and the transparent pattern is characterized in that the ITO material.
또한, 상기 투명전도막과 투명패턴은 동시에 형성됨을 특징으로 한다.In addition, the transparent conductive film and the transparent pattern is characterized in that formed at the same time.
또한, 상기 도전층 패턴은 게이트 라인과 공통전극 라인의 물질과 동일한 것을 특징으로 한다.In addition, the conductive layer pattern is the same as the material of the gate line and the common electrode line.
또한, 상기 투명전도막, 화소전극과 상기 공통전극 라인은 일측이 직접 연결되어 전기적으로 동일 전위를 갖는 것을 특징으로 한다.In addition, the transparent conductive film, the pixel electrode and the common electrode line is characterized in that the one side is directly connected to have the same electric potential.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시소자의 박막트랜지스터에 대하여 상세히 설명하기로 한다.Hereinafter, a thin film transistor of a liquid crystal display device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일실시예에 따른 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도이다.3 is a layout diagram illustrating a thin film transistor of a storage on common liquid crystal display device according to an exemplary embodiment of the present invention.
도 3에 도시한 바와 같이 TFT LCD의 하부기판에 있어서, 유리기판(100)상에 복수개의 게이트 라인(101)이 형성됨과 동시에 상기 인접한 게이트 라인(101) 사이에 독립적으로 공통전극 라인(102)이 형성된다.As shown in FIG. 3, in the lower substrate of the TFT LCD, a plurality of gate lines 101 are formed on the glass substrate 100, and at the same time, the common electrode line 102 is independently between the adjacent gate lines 101. Is formed.
한편, 이와 동시에 상기 게이트 라인(101)과 공통전극 라인(102) 사이에 도전층 패턴(103)이 형성된다. 이때, 상기 게이트 라인(101), 공통전극 라인(102) 그리고 도전층 패턴(103)은 동일한 물질로 형성된다.At the same time, a conductive layer pattern 103 is formed between the gate line 101 and the common electrode line 102. In this case, the gate line 101, the common electrode line 102, and the conductive layer pattern 103 are formed of the same material.
그리고 도면에는 도시하지 않았지만, 상기 게이트라인(101), 공통전극 라인(102) 그리고 도전층 패턴(103)상에 게이트 절연막이 형성된다.Although not shown, a gate insulating film is formed on the gate line 101, the common electrode line 102, and the conductive layer pattern 103.
이때, 상기 게이트 라인(101)과 상기 공통전극 라인(102)은 15㎛ 이하의 거리를 유지시킨다. 그리고 상기 게이트 라인(101)과 도전층 패턴(103) 및 상기 공통전극 라인(102)과 도전층 패턴(103)은 5㎛ 이하의 거리를 유지한다.In this case, the gate line 101 and the common electrode line 102 maintain a distance of 15 μm or less. The gate line 101, the conductive layer pattern 103, and the common electrode line 102 and the conductive layer pattern 103 maintain a distance of 5 μm or less.
상기 게이트 라인(101) 및 공통전극 라인(102)과 직교하도록 게이트 절연막상에 데이터 라인(104)이 형성되고, 상기 게이트 라인(101)과 데이터 라인(104) 교차점 부근에 TFT(110)가 형성된다.A data line 104 is formed on the gate insulating layer so as to be orthogonal to the gate line 101 and the common electrode line 102, and a TFT 110 is formed near an intersection point of the gate line 101 and the data line 104. do.
여기서, 상기 TFT(110)는 상기 게이트 라인(101)의 일부분인 게이트 전극과, 상기 게이트 전극상에 형성된 게이트 절연막(도면에 도시하지 않았음)과, 상기 게이트 절연막상에 패턴의 형태로 형성된 반도체층(105) 및 상기 반도체층(105)상에 소정간격 이격되어 형성된 소오스/드레인 전극(104a,104b)으로 구성된다.The TFT 110 may include a gate electrode that is a part of the gate line 101, a gate insulating film (not shown) formed on the gate electrode, and a semiconductor formed in a pattern on the gate insulating film. The layer 105 and the source / drain electrodes 104a and 104b are formed on the semiconductor layer 105 at predetermined intervals.
즉, 상기 소오스/드레인 전극(104a,104b)은 상기 데이터 라인(104) 형성시 상기 반도체층(105)의 일측 및 타측 상부와 오버랩되게 소오스 전극(104a) 및 드레인 전극(104b)이 함께 형성된다. 이때, 상기 드레인 전극(104b)은 데이터 라인(104)으로부터 돌출된 형태로 형성되고, 상기 소오스 전극(104a)은 상기 드레인 전극(104b)과 이격되어 상기 화소전극(107)과 콘택되게 형성된다.In other words, the source / drain electrodes 104a and 104b may be formed together with the source electrode 104a and the drain electrode 104b so that the source / drain electrodes 104a and 104b overlap with one side and the other upper portion of the semiconductor layer 105 when the data line 104 is formed. . In this case, the drain electrode 104b is formed to protrude from the data line 104, and the source electrode 104a is formed to be in contact with the pixel electrode 107 while being spaced apart from the drain electrode 104b.
또한, 상기 화소영역내에 ITO(Indium Tin Oxide)와 같은 투명금속으로된 화소전극(107)이 형성된다.Further, a pixel electrode 107 made of a transparent metal such as indium tin oxide (ITO) is formed in the pixel region.
따라서, 상기 화소영역내에 형성된 공통전극 라인(102)의 일부분과 화소전극(107) 사이에 보조용량(Cst)이 형성된다.Therefore, the storage capacitor Cst is formed between a portion of the common electrode line 102 formed in the pixel region and the pixel electrode 107.
도 4는 본 발명의 다른 실시예에 따른 스토리지 온 커먼 방식의 액정표시소자의 박막트랜지스터를 나타낸 레이아웃도이다.4 is a layout diagram illustrating a thin film transistor of a storage on common liquid crystal display device according to another exemplary embodiment of the present invention.
도 4에 도시한 바와 같이 TFT LCD의 하부기판에 있어서, 유리기판(100)상의 소정영역에 투명전도막(106)이 형성됨과 동시에 투명패턴(108)이 형성된다.As shown in FIG. 4, in the lower substrate of the TFT LCD, a transparent conductive film 106 is formed in a predetermined region on the glass substrate 100 and a transparent pattern 108 is formed.
그리고 상기 유리기판(100)상에 복수개의 게이트 라인(101)이 형성됨과 동시에 상기 인접한 게이트 라인(101) 사이에 독립적으로 공통전극 라인(102)이 형성된다. 이와 동시에 상기 게이트 라인(101)과 공통전극 라인(102) 사이에 도전층패턴(103)이 형성된다.In addition, a plurality of gate lines 101 are formed on the glass substrate 100, and a common electrode line 102 is independently formed between the adjacent gate lines 101. At the same time, a conductive layer pattern 103 is formed between the gate line 101 and the common electrode line 102.
이때, 상기 투명패턴(108)은 상기 투명전도막(106)과 게이트 라인(101) 사이에 형성되며, 상기 게이트 라인(101), 공통전극 라인(102) 그리고 도전층 패턴(103)은 동일한 물질로 형성된다.In this case, the transparent pattern 108 is formed between the transparent conductive film 106 and the gate line 101, the gate line 101, the common electrode line 102 and the conductive layer pattern 103 is the same material Is formed.
도면에는 도시하지 않았지만, 상기 게이트 라인(101)과 공통전극 라인(102)상에 게이트 절연막이 형성된다.Although not illustrated, a gate insulating layer is formed on the gate line 101 and the common electrode line 102.
한편, 상기 게이트 라인(101)과 상기 공통전극 라인(102)은 15㎛ 이하의 거리를 유지시킨다. 그리고 상기 게이트 라인(101)과 도전층 패턴(103) 및 상기 공통전극 라인(102)과 도전층 패턴(103)은 5㎛ 이하의 거리를 유지한다.Meanwhile, the gate line 101 and the common electrode line 102 maintain a distance of 15 μm or less. The gate line 101, the conductive layer pattern 103, and the common electrode line 102 and the conductive layer pattern 103 maintain a distance of 5 μm or less.
상기 게이트 라인(101)과 공통전극 라인(102)과 직교하도록 게이트 절연막상에 데이터 라인(104)이 형성되고, 상기 게이트 라인(101)과 데이터 라인(102) 교차점 부근에 TFT(110)가 형성된다.A data line 104 is formed on the gate insulating film so as to be orthogonal to the gate line 101 and the common electrode line 102, and a TFT 110 is formed near an intersection point of the gate line 101 and the data line 102. do.
여기서, 상기 TFT(110)는 상기 게이트 라인(101)의 일부분인 게이트 전극과, 상기 게이트 전극상에 형성된 게이트 절연막(도면에 도시하지 않았음)과, 상기 게이트 절연막상에 패턴의 형태로 형성된 반도체층(105) 및 상기 반도체층(105)상에 소정간격 이격되어 형성된 소오스/드레인 전극(104a,104b)으로 구성된다.The TFT 110 may include a gate electrode that is a part of the gate line 101, a gate insulating film (not shown) formed on the gate electrode, and a semiconductor formed in a pattern on the gate insulating film. The layer 105 and the source / drain electrodes 104a and 104b are formed on the semiconductor layer 105 at predetermined intervals.
즉, 상기 소오스/드레인 전극(104a,104b)은 상기 데이터 라인(104) 형성시 상기 반도체층(105)의 일측 및 타측 상부와 오버랩되게 소오스 전극(104a) 및 드레인 전극(104b)이 함께 형성된다. 이때, 상기 드레인 전극(104b)은 데이터 라인(104)으로부터 돌출된 형태로 형성되고, 상기 소오스 전극(104a)은 상기 드레인 전극(104b)과 이격되어 상기 화소전극()과 콘택되게 형성된다.In other words, the source / drain electrodes 104a and 104b may be formed together with the source electrode 104a and the drain electrode 104b so that the source / drain electrodes 104a and 104b overlap with one side and the other upper portion of the semiconductor layer 105 when the data line 104 is formed. . In this case, the drain electrode 104b is formed to protrude from the data line 104, and the source electrode 104a is formed to be spaced apart from the drain electrode 104b to be in contact with the pixel electrode.
또한, 상기 화소영역내에 ITO(Indium Tin Oxide)와 같은 투명금속으로된 화소전극(107)이 형성된다.Further, a pixel electrode 107 made of a transparent metal such as indium tin oxide (ITO) is formed in the pixel region.
여기서, 상기 화소전극(107), 투명전도막(106) 그리고 투명패턴(108)은 동일한 물질로 형성된다.The pixel electrode 107, the transparent conductive film 106, and the transparent pattern 108 are formed of the same material.
또한, 상기 투명전도막(106) 및 화소전극(107)과 상기 공통전극 라인(102)은 일측이 직접 연결되어 전기적으로 동일 전위를 갖는다.In addition, one side of the transparent conductive film 106, the pixel electrode 107, and the common electrode line 102 is directly connected to have the same electric potential.
따라서, 상기 화소영역내에 형성된 공통전극 라인(102)의 일부분과 화소전극(107) 사이에 보조용량(Cst)이 형성된다.Therefore, the storage capacitor Cst is formed between a portion of the common electrode line 102 formed in the pixel region and the pixel electrode 107.
이상에서 설명한 바와 같이 본 발명의 액정표시소자의 박막트랜지스터에 의하면, 게이트 라인과 공통전극 라인 사이에 도전층 패턴을 형성하므로 공정시 발생되는 잔류금속이 잔존하는 것을 방지하여 전기적 결함을 방지할 수 있다.As described above, according to the thin film transistor of the liquid crystal display device of the present invention, since the conductive layer pattern is formed between the gate line and the common electrode line, the residual metal generated during the process can be prevented from remaining to prevent electrical defects. .
따라서, 액정표시소자의 수율을 향상시킬 수 있고, 신호선 간의 거리를 감소시킬 수 있어 개구율을 증가시킬 수 있다.Therefore, the yield of the liquid crystal display device can be improved, and the distance between the signal lines can be reduced, thereby increasing the aperture ratio.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0030137A KR100466393B1 (en) | 2001-05-30 | 2001-05-30 | Thin film transistor liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0030137A KR100466393B1 (en) | 2001-05-30 | 2001-05-30 | Thin film transistor liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020091460A true KR20020091460A (en) | 2002-12-06 |
KR100466393B1 KR100466393B1 (en) | 2005-01-13 |
Family
ID=27707166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0030137A KR100466393B1 (en) | 2001-05-30 | 2001-05-30 | Thin film transistor liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100466393B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101221961B1 (en) * | 2006-09-28 | 2013-01-15 | 삼성디스플레이 주식회사 | Liquid Crystal Display Apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2711020B2 (en) * | 1990-04-27 | 1998-02-10 | 三菱電機株式会社 | Liquid crystal display |
KR100262404B1 (en) * | 1997-06-26 | 2000-08-01 | 김영환 | Super high aperture lcd and method for fabricating the same |
KR19990051226A (en) * | 1997-12-19 | 1999-07-05 | 김영환 | LCD |
JP2001021919A (en) * | 1999-07-07 | 2001-01-26 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
-
2001
- 2001-05-30 KR KR10-2001-0030137A patent/KR100466393B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101221961B1 (en) * | 2006-09-28 | 2013-01-15 | 삼성디스플레이 주식회사 | Liquid Crystal Display Apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR100466393B1 (en) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180107084A1 (en) | Liquid crystal display panel and liquid crystal display device | |
EP1055960A2 (en) | Liquid crystal display device | |
US20060079035A1 (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
JP2009139929A (en) | Thin film transistor substrate, liquid crystal display device including same, and its manufacturing method | |
KR100333179B1 (en) | Thin film transistor liquid crystal display device and manufacturing method thereof | |
US6654094B2 (en) | Method of fabricating a liquid crystal display with redundant interconnections | |
KR100473588B1 (en) | array panel for liquid crystal display devices | |
KR100469341B1 (en) | In-plane switching mode liquid crystal display device and method for manufacturing the same | |
KR100466393B1 (en) | Thin film transistor liquid crystal display | |
KR100623443B1 (en) | Multi-Domain Liquid Crystal Display Device | |
US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
KR100616443B1 (en) | TFT array substrate of TFT-LCD | |
KR20020002516A (en) | Method for forming gate electrode in liquid crystal display device | |
KR100328846B1 (en) | Auxiliary Capacitors for Liquid Crystal Display Devices and Forming Method Thereof | |
KR20030045455A (en) | Liquid crystal display | |
KR100507268B1 (en) | Manufacturing method of liquid crystal display device | |
KR100535351B1 (en) | Thin film transistor liquid crystal display | |
KR20000003177A (en) | Thin-film liquid crystal dispaly device | |
KR20020016311A (en) | Liquid crystal display device of thin film transistor | |
KR20050063587A (en) | Liquid crystal display device having conductive layer for elliminating electro-static charge | |
JP2004021087A (en) | Liquid crystal display and its manufacturing method | |
KR20030062592A (en) | Thin film transistor substrate for liquid crystal display (LCD) and Method of manufacturing the same | |
KR20050104869A (en) | Liquid crystal display device and the fabrication method thereof | |
KR100569261B1 (en) | Thin film transistor liquid crystal display device | |
KR20010064401A (en) | Thin film transistor liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20161226 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20181224 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 16 |