KR20020085234A - Fringe field switching mode lcd - Google Patents

Fringe field switching mode lcd Download PDF

Info

Publication number
KR20020085234A
KR20020085234A KR1020010024638A KR20010024638A KR20020085234A KR 20020085234 A KR20020085234 A KR 20020085234A KR 1020010024638 A KR1020010024638 A KR 1020010024638A KR 20010024638 A KR20010024638 A KR 20010024638A KR 20020085234 A KR20020085234 A KR 20020085234A
Authority
KR
South Korea
Prior art keywords
bus line
bus lines
liquid crystal
pixel electrode
gate
Prior art date
Application number
KR1020010024638A
Other languages
Korean (ko)
Inventor
이경하
박승익
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR1020010024638A priority Critical patent/KR20020085234A/en
Publication of KR20020085234A publication Critical patent/KR20020085234A/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Abstract

PURPOSE: A fringe field switching liquid crystal display device is provided to form uniform fringe fields by forming via holes on common bus lines and modifying the structure of pixel electrodes, thereby reducing the residual charge amount and preventing the deterioration of the liquid crystal display device. CONSTITUTION: A fringe field switching liquid crystal display device includes a substrate, gate bus lines(1) extended in one direction on the substrate, data bus lines(9) intersecting the gate bus lines for defining unit pixel areas, thin film transistors(11) disposed around the intersecting points between the gate and data bus lines, counter electrodes(5) disposed in the plate type in the unit pixel areas, common bus lines(3) contacting predetermined edge portions of the counter electrodes and applying predetermined common signals periodically, and pixel electrodes overlapping the counter electrodes and separated into first and second portions including a plurality of branches.

Description

프린지 필드 구동 액정표시장치{FRINGE FIELD SWITCHING MODE LCD}Fringe field drive liquid crystal display {FRINGE FIELD SWITCHING MODE LCD}

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 단위 화소 영역내에 존재하는 잔류 전하를 제거하여 잔상 발생을 줄인 프린지 필드 구동 액정표시장치(Fringe Field Switching LCD: 이하, FFS-LCD)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display, and more particularly, to a fringe field switching LCD (FFS-LCD), which reduces residual image generation by removing residual charges present in a unit pixel region. .

일반적으로 FFS-LCD는 IPS(In-Plane Switching) 모드 액정표시장치의 낮은 개구율과 투과율을 개선시키기 위하여 제안된 것으로, 이에 대하여 대한민국 특허출원 제98-9243호로 출원되었다.In general, FFS-LCD has been proposed to improve the low aperture ratio and transmittance of an IPS (In-Plane Switching) mode liquid crystal display device, and has been filed in Korean Patent Application No. 98-9243.

이러한 FFS-LCD는 소정 셀갭(cell gap)을 가지고 이격된 상하 기판, 상하 기판 사이에 개재된 액정 및 하부 기판의 내측면에 형성된 카운터 전극 및 화소 전극을 포함한다. 상기 카운터 전극 및 화소 전극은 보통 ITO(Indium Tin Oxide) 금속으로 형성되고, 전극간 간격은 셀갭보다 좁게 배치한다. 그러면, 인가된 데이터 신호에따라서, 셀갭사이에는 액정분자 전부를 동작시킬수 있는 프린지 필드가 형성된다.The FFS-LCD includes a top and bottom substrate spaced apart from each other with a predetermined cell gap, a liquid crystal interposed between the top and bottom substrates, and a counter electrode and a pixel electrode formed on the inner side of the bottom substrate. The counter electrode and the pixel electrode are usually made of indium tin oxide (ITO) metal, and the inter-electrode spacing is smaller than the cell gap. Then, in accordance with the applied data signal, a fringe field is formed between cell gaps capable of operating all of the liquid crystal molecules.

이하, 첨부한 도면을 참조하여 종래 기술에 따른 프린지 필드 구동 액정표시장치를 상세히 설명한다.Hereinafter, a fringe field driving liquid crystal display according to the related art will be described in detail with reference to the accompanying drawings.

도 1에 도시한 바와 같이, 투명성 절연 기판(도시하지 않음) 상에는 소정 방향으로 연장되는 게이트 버스 라인(1)과 데이터 버스 라인(9)이 수직 교차하면서 단위 화소 공간을 한정한다. 상기 게이트 버스 라인(1)과 데이터 버스 라인(9)이 교차하는 부근에는 스위칭 역할을 하는 박막 트랜지스터(Thin Film Transistor : 이하, TFT라 한다)(11)가 배치되어 있다.As illustrated in FIG. 1, the gate bus line 1 and the data bus line 9 extending in a predetermined direction vertically intersect on a transparent insulating substrate (not shown) to define a unit pixel space. In the vicinity of the intersection of the gate bus line 1 and the data bus line 9, a thin film transistor 11 (hereinafter referred to as TFT) is provided.

또한, 상기 단위 화소 공간 상에는 플랫형 카운터 전극(5)이 상기 데이터 버스 라인(9)과 평행하게 배치되어 있다. 상기 카운터 전극(5)의 소정부분과 콘텍되면서 일정한 공통 신호를 인가하는 공통 버스 라인(3)이 상기 게이트 버스 라인(1)과 평행하게 연장 배치되어 있다. 상기 카운터 전극(5)과 함께 프린지 필드 전계를 발생할 슬릿형 화소 전극(7)이 상기 단위 화소 공간에 배치된 카운터 전극(5), 일정부분의 공통 버스 라인(3)과 오버랩되면서 데이터 버스 라인(9)과 평행하게 배치되어 있다.In the unit pixel space, a flat counter electrode 5 is arranged in parallel with the data bus line 9. The common bus line 3, which is in contact with a predetermined portion of the counter electrode 5 and applies a constant common signal, extends in parallel with the gate bus line 1. The slit-shaped pixel electrode 7 which will generate a fringe field electric field together with the counter electrode 5 overlaps with the counter electrode 5 arranged in the unit pixel space and the common bus line 3 of a predetermined portion. It is arranged parallel to 9).

상기와 같은 구조를 갖는 프린지 필드 구동 액정표시장치는 다음과 같이 동작한다.The fringe field driving liquid crystal display device having the above structure operates as follows.

상기 게이트 버스 라인(1)으로 부터 인가되는 구동 신호는 TFT(11)를 온(on)상태로 만든다. 상기 TFT가 온 상태일때, 상기 데이터 버스 라인(9)으로 부터 인가되는 데이터 신호는 TFT(11)의 소오스/드레인 전극을 통하여 상기 화소 전극(7)에 전달된다. 상기와 같이 화소 전극(7)에 전달된 데이터 신호는 상기 카운터 전극(5)과 함께 프린지 필드를 발생시켜 액정 분자들을 트위스트 시킨다.The drive signal applied from the gate bus line 1 turns the TFT 11 on. When the TFT is in the on state, the data signal applied from the data bus line 9 is transmitted to the pixel electrode 7 through the source / drain electrodes of the TFT 11. The data signal transmitted to the pixel electrode 7 as described above generates a fringe field together with the counter electrode 5 to twist the liquid crystal molecules.

이와 같이 FFS-LCD는 종래 IPS-LCD에 비하여 수직하고, 강한 전계를 발생시켜 응답속도가 빠르고, 시야각이 넓은 장점을 가지고 있었다.As described above, the FFS-LCD has a merit of generating a strong electric field perpendicular to the conventional IPS-LCD and having a fast response speed and a wide viewing angle.

그러나, 상기와 같은 FFS-LCD는 강한 수직 전계에 의하여 구동 속도와 시야각, 투과율등이 많이 개선되었지만, 단위 화소 공간에 형성되는 전계들이 불균일하다는 단점을 가지고, 있다.However, the FFS-LCD as described above has improved the driving speed, viewing angle, transmittance, etc. by a strong vertical electric field, but has a disadvantage in that the electric fields formed in the unit pixel space are uneven.

이러한, 불균일한 전계에 의하여 화소 전극과 카운터 전극사이 혹은 화소 전극사이에 잔류 전하들이 많이 발생하는데, 상기 잔류 전하들은 잔상의 원인이된다.이러한 원인들에 의하여, 동일 영상을 장시간 구현할때에는 잔상에의한 화면 품위 저하는 더욱 크게 나타난다.Due to such an uneven electric field, a large amount of residual charges are generated between the pixel electrode and the counter electrode or between the pixel electrodes, and the residual charges cause afterimages. One screen deterioration is even greater.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 개선하기 위하여 안출된것으로서, 본 발명의 목적은 슬릿형 화소 전극을 제1 부분과 제2 부분으로 구분하여 배치하고, 비아홀이 형성된 공통 버스 라인을 배치하여, 잔상을 개선시킨 프린지 필드 구동 액정표시장치를 제공하는 것이다.Accordingly, the present invention has been made to solve the above problems of the prior art, and an object of the present invention is to divide a slit pixel electrode into a first portion and a second portion, and to form a common bus line having a via hole. The fringe field drive liquid crystal display device which arrange | positioned and improved afterimage is provided.

도 1은 종래 기술에 따른 프린지 필드 구동 액정표시장치의 평면도.1 is a plan view of a fringe field driving liquid crystal display device according to the prior art.

도 2a는 본 발명에 따른 프린지 필드 구동 액정표시장치의 평면도.2A is a plan view of a fringe field driving liquid crystal display according to the present invention;

도 2b는 본 발명에 따른 프린지 필드 구동 액정표시장치의 단면도.2B is a cross-sectional view of a fringe field driving liquid crystal display device according to the present invention;

도 3은 본 발명의 또다른 실시예를 도시한 도면.3 illustrates another embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1: 게이트 버스 라인 3: 공통 버스 라인1: gate bus line 3: common bus line

5: 카운터 전극 9: 데이터 버스 라인5: counter electrode 9: data bus line

11: 박막 트랜지스터 17: 분리형 화소 전극11: thin film transistor 17: isolated pixel electrode

21: 게이트 전극 22: 게이트 절연막21: gate electrode 22: gate insulating film

23: 엑티브 층 25a: 소오스 전극23: active layer 25a: source electrode

25b: 드레인 전극 27: 보호막25b: drain electrode 27: protective film

50: 유리 기판50: glass substrate

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 기판; 기판의 일방향으로 연장되는 게이트 버스 라인; 상기 게이트 버스 라인과 교차되어, 단위 화소 공간을 한정하는 데이터 버스 라인; 상기 게이트 버스 라인과 데이터 버스 라인의 교차점 부근에 배치된 스위칭 소자 TFT; 상기 단위 화소 공간에 플레이트형으로 배치된 카운터 전극; 상기 카운터 전극 가장자리 소정 부분과 콘텍되고, 주기적으로 일정한 공통 신호를 인가하는 공통 버스 라인; 상기 카운터 전극과 오버랩되면서, 다수의 브랜치들을 포함하는 제 1부분과 제 2부분으로 분리된 화소 전극을 포함하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention is a substrate; A gate bus line extending in one direction of the substrate; A data bus line crossing the gate bus line to define a unit pixel space; A switching element TFT arranged near an intersection point of the gate bus line and the data bus line; A counter electrode arranged in a plate shape in the unit pixel space; A common bus line which is in contact with a predetermined portion of the counter electrode edge and periodically applies a constant common signal; The pixel electrode may be divided into a first part and a second part including a plurality of branches while overlapping the counter electrode.

또한, 본 발명은 상기 제 1부분과 제 2부분은 각각 슬릿형 혹은 일정부분이 개방된 슬릿형이고, 상기 화소 전극과 오버랩되는 상기 공통 버스 라인 부분의 상부에 잔류 전하를 방출시키기위해 비아홀이 형성되어 있고, 상기 공통 버스 라인과 화소 전극과의 간격은 1㎛~10㎛이며, 상기 공통 버스 라인과 화소 전극이 오버랩되는 부분의 폭은 5㎛~20㎛, 길이는 5㎛~70㎛인 것을 특징으로 한다.In addition, in the present invention, the first portion and the second portion each have a slit type or a slit type in which a predetermined portion is opened, and a via hole is formed to emit residual charge on the common bus line portion overlapping with the pixel electrode. The interval between the common bus line and the pixel electrode is 1 µm to 10 µm, the width of the portion where the common bus line and the pixel electrode overlap is 5 µm to 20 µm, and the length is 5 µm to 70 µm. It features.

본 발명에 의하면, 공통 버스 라인 상에 형성된 비아홀과 분리된 화소 전극을 통하여, 단위 화소 영역 상에 균일한 전계를 형성하고, 잔류 전하를 제거하여 잔상을 감소시킬 수 있는 잇점이 있다.According to the present invention, a uniform electric field is formed on a unit pixel region through a pixel electrode separated from a via hole formed on a common bus line, and residual images are reduced by removing residual charges.

(실시예)(Example)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a는 본 발명에 따른 프린지 필드 구동 액정표시장치의 평면도이고, 도 2b는 본 발명에 따른 프린지 필드 구동 액정표시장치의 단면도이다.2A is a plan view of a fringe field drive liquid crystal display device according to the present invention, and FIG. 2B is a cross-sectional view of the fringe field drive liquid crystal display device according to the present invention.

도 2a에 도시한 바와 같이, 투명성 절연 기판 상에는 소정 방향으로 연장되는 게이트 버스 라인(11)과 데이터 버스 라인(9)이 수직 교차하면서 단위 화소 공간을 한정한다. 상기 게이트 버스 라인(1)과 데이터 버스 라인(9)이 교차하는 부분에는 스위칭 역할을 하는 TFT(11)가 배치되어 있다.As shown in FIG. 2A, the gate bus line 11 and the data bus line 9 extending in a predetermined direction vertically intersect on the transparent insulating substrate to define a unit pixel space. At the intersection of the gate bus line 1 and the data bus line 9, a TFT 11 serving as a switching role is arranged.

또한, 상기 단위 화소 공간 상에는 플랫형 카운터 전극(5)이 상기 데이터 버스 라인(9)과 평행하게 배치되어 있다. 단위 화소 공간과 대응되는 일정부분에는 비아홀(13)이 형성된 공통 버스 라인(3)은 상기 카운터 전극(5)의 소정부분과 콘텍되고, 상기 게이트 버스 라인(1)과 평행하게 연장 배치되어 있다. 다수의 브랜치들을 포함하는 제 1부분(17a)과 제 2부분(17b)으로 분리된 화소 전극(17)이 상기 카운터 전극(5) 전영역과 공통 버스 라인(3) 일정 영역과 오버랩되게 배치되어 있다.In the unit pixel space, a flat counter electrode 5 is arranged in parallel with the data bus line 9. The common bus line 3 having the via hole 13 formed in a predetermined portion corresponding to the unit pixel space is in contact with a predetermined portion of the counter electrode 5 and is disposed to extend in parallel with the gate bus line 1. A pixel electrode 17 divided into a first portion 17a and a second portion 17b including a plurality of branches is disposed to overlap the entire area of the counter electrode 5 and a predetermined area of the common bus line 3. have.

상기 비아홀(13)과 분리형 화소 전극(17)의 거리는 1㎛~10㎛이고, 오버랩되는 화소 전극의 폭(w)은 5㎛~20㎛, 길이(l)는 5㎛~70㎛이다.The distance between the via hole 13 and the separated pixel electrode 17 is 1 μm to 10 μm, the width w of the overlapping pixel electrode is 5 μm to 20 μm, and the length 1 is 5 μm to 70 μm.

또한, 제1 부분과 제2 부분으로 분리된 슬릿형 화소 전극(17)은 상기 제1 부분및 제2 부분의 일정부분이 개방되어 있거나, 모두 닫혀있는 구조로 다양하게 바꿀수(도시하지 않음) 있다.In addition, the slit-shaped pixel electrode 17 divided into the first part and the second part may be variously changed (not shown) to a structure in which certain portions of the first part and the second part are open or closed. .

도 2b에 도시한 바와 같이, 게이트 전극(21), 카운터 전극(5), 공통 버스 라인(3)이 형성된 투명성 절연 기판(50) 상에 게이트 절연막(22)이 도포되어 있다. 상기 게이트 절연막(22) 상에 채널층(23)과 소오스/드레인 전극(25a, 25b)이 형성되어 TFT를 이루고, 데이터 버스 라인(9)이 게이트 버스 라인(도시하지 않음)과 수직 교차하도록 형성된다. 상기의 소자들을 보호하기 위하여 보호막(27)이 도포되고, 비아홀이 형성된 다음 분리형 화소 전극(17)이 형성되어 있다.As shown in FIG. 2B, the gate insulating film 22 is coated on the transparent insulating substrate 50 on which the gate electrode 21, the counter electrode 5, and the common bus line 3 are formed. The channel layer 23 and the source / drain electrodes 25a and 25b are formed on the gate insulating layer 22 to form a TFT, and the data bus line 9 is formed to vertically cross the gate bus line (not shown). do. In order to protect the above elements, a passivation layer 27 is coated, a via hole is formed, and a separate pixel electrode 17 is formed.

상기와 같은 구조를 갖는 FFS-LCD는 다음과 같이 동작한다.The FFS-LCD having the structure as described above operates as follows.

상기 분리형 화소 전극(17)에 데이터 신호가 인가되면, 프린지 필드가 카운터 전극(5)과 함께 형성된다. 이때, 상기 제1 부분(17a)과 제2 부분(17b)으로 분리된 슬릿형 화소 전극(17)으로 전하들이 분리되어 흐르게 된다. 상기 분리형 화소 전극(17)을 따라 흐르는 전하들에 의하여, 단위 화소 공간에는 균일한 전계가 형성된다. 또한, 공통 버스 라인(3)에 형성된 비아홀에 의하여 잔류 전하들이 방전된다.When a data signal is applied to the split pixel electrode 17, a fringe field is formed together with the counter electrode 5. In this case, charges are separated and flow to the slit pixel electrode 17 separated into the first portion 17a and the second portion 17b. The electric charges flowing along the split pixel electrode 17 form a uniform electric field in the unit pixel space. In addition, residual charges are discharged by the via holes formed in the common bus line 3.

이와 같이 단위 화소 공간에 균일한 전계를 발생시킴으로써, 잔류되는 전하량이 줄어들고, 전계에 의한 열화를 방지할 수 있는 잇점이 있다.By generating a uniform electric field in the unit pixel space in this manner, the amount of remaining charge is reduced, and there is an advantage in that deterioration due to the electric field can be prevented.

도 3은 본 발명의 또다른 실시예를 도시한 도면으로서, 도 2에 도시한 바와 같이, 상기 제1 부분과 제2 부분으로 분리된 화소 전극은 동일하지만, 슬릿 부분이개방되어 있지 않은 점이 다르다. 이렇게 형성한 분리된 화소전극은 본 발명의 일 실시예를 나타낸 것일뿐이고, 다양하게 변형할 수 있다.3 is a view showing another embodiment of the present invention. As shown in FIG. 2, the pixel electrode divided into the first part and the second part is the same, except that the slit part is not opened. . The separated pixel electrode thus formed is only an example of the present invention and may be variously modified.

따라서, 상기에 도시된 것에 국한되지 않고, 당해 기술분야의 통상의 지식을 가진자라면, 변형하여 실시할 수 있는 일반적인 것들을 포함한다.Therefore, the present invention is not limited to those illustrated above, and includes those that can be modified and implemented by those skilled in the art.

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 공통 버스 라인 상에 비아홀을 형성하고, 화소 전극의 구조를 변형하여 균일한 프린지 필드를 형성하는 효과가 있다.As described in detail above, according to the present invention, a via hole is formed on a common bus line, and the structure of the pixel electrode is modified to form a uniform fringe field.

이러한, 균일한 전계는 잔류 전하량을 감소시키고, 액정표시장치의 열화를 방지할 수 있는 잇점이 있다. 아울러, 잔존하는 전하들은 공통 버스 라이 상에 형성된 비아홀에 의하여 방전되어 잔상을 월등히 개선할 수 있는 잇점이 있다.Such a uniform electric field has the advantage of reducing the amount of residual charge and preventing deterioration of the liquid crystal display device. In addition, the remaining charges are discharged by the via-holes formed on the common bus lie, and thus, there is an advantage in that the afterimage is significantly improved.

Claims (5)

기판;Board; 기판의 일방향으로 연장되는 게이트 버스 라인;A gate bus line extending in one direction of the substrate; 상기 게이트 버스 라인과 교차되어, 단위 화소 공간을 한정하는 데이터 버스 라인;A data bus line crossing the gate bus line to define a unit pixel space; 상기 게이트 버스 라인과 데이터 버스 라인의 교차점 부근에 배치된 스위칭 소자 TFT;A switching element TFT arranged near an intersection point of the gate bus line and the data bus line; 상기 단위 화소 공간에 플레이트형으로 배치된 카운터 전극;A counter electrode arranged in a plate shape in the unit pixel space; 상기 카운터 전극 가장자리 소정 부분과 콘텍되고, 주기적으로 일정한 공통 신호를 인가하는 공통 버스 라인;A common bus line which is in contact with a predetermined portion of the counter electrode edge and periodically applies a constant common signal; 상기 카운터 전극과 오버랩되면서, 다수의 브랜치들을 포함하는 제 1부분과 제 2부분으로 분리된 화소 전극을 포함하는 것을 특징으로 하는 FFS-LCD.And a pixel electrode divided into a first part and a second part including a plurality of branches while overlapping the counter electrode. 제 1항에 있어서,The method of claim 1, 상기 제 1부분과 제 2부분은 각각 슬릿형 혹은 소정부분이 개방된 슬릿형인 것을 특징으로 하는 FFS-LCD.And the first portion and the second portion each have a slit type or a slit type with a predetermined portion open. 제 1항에 있어서,The method of claim 1, 상기 화소 전극과 오버랩되는 상기 공통 버스 라인 부분의 상부에 잔류 전하를 방출시키기위해 비아홀이 형성된 것을 특징으로 하는 FFS-LCD.And a via hole formed on top of the common bus line portion overlapping the pixel electrode to emit residual charge. 제 1항에 있어서,The method of claim 1, 상기 공통 버스 라인과 화소 전극과의 간격은 1㎛~10㎛인 것을 특징으로 하는 FFS-LCD.An interval between the common bus line and the pixel electrode is between 1 μm and 10 μm. 제 1항에 있어서,The method of claim 1, 상기 공통 버스 라인과 화소 전극이 오버랩되는 부분의 폭은 5㎛~20㎛, 길이는 5㎛~70㎛인 것을 특징으로 하는 FFS-LCD.A portion of the overlapping portion of the common bus line and the pixel electrode has a width of 5 μm to 20 μm and a length of 5 μm to 70 μm.
KR1020010024638A 2001-05-07 2001-05-07 Fringe field switching mode lcd KR20020085234A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010024638A KR20020085234A (en) 2001-05-07 2001-05-07 Fringe field switching mode lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010024638A KR20020085234A (en) 2001-05-07 2001-05-07 Fringe field switching mode lcd

Publications (1)

Publication Number Publication Date
KR20020085234A true KR20020085234A (en) 2002-11-16

Family

ID=27703886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010024638A KR20020085234A (en) 2001-05-07 2001-05-07 Fringe field switching mode lcd

Country Status (1)

Country Link
KR (1) KR20020085234A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495715B2 (en) 2005-08-09 2009-02-24 Samsung Electronics Co., Ltd. Thin film transistor array panel
US7973866B2 (en) 2006-09-19 2011-07-05 Hannstar Display Corp. Liquid crystal display devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086581A (en) * 1998-05-29 1999-12-15 김영환 LCD Display
KR20010063296A (en) * 1999-12-22 2001-07-09 박종섭 In-plane switching mode lcd and method for fabricating the same
KR20020042920A (en) * 2000-12-01 2002-06-08 주식회사 현대 디스플레이 테크놀로지 Tft-lcd of fringe field switching mode for removing flicker
KR20020053575A (en) * 2000-12-27 2002-07-05 주식회사 현대 디스플레이 테크놀로지 Liquid crystal display device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086581A (en) * 1998-05-29 1999-12-15 김영환 LCD Display
KR20010063296A (en) * 1999-12-22 2001-07-09 박종섭 In-plane switching mode lcd and method for fabricating the same
KR20020042920A (en) * 2000-12-01 2002-06-08 주식회사 현대 디스플레이 테크놀로지 Tft-lcd of fringe field switching mode for removing flicker
KR20020053575A (en) * 2000-12-27 2002-07-05 주식회사 현대 디스플레이 테크놀로지 Liquid crystal display device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495715B2 (en) 2005-08-09 2009-02-24 Samsung Electronics Co., Ltd. Thin film transistor array panel
US7973866B2 (en) 2006-09-19 2011-07-05 Hannstar Display Corp. Liquid crystal display devices
US8009240B2 (en) 2006-09-19 2011-08-30 Hannstar Display Corp. Liquid crystal display devices

Similar Documents

Publication Publication Date Title
KR100393642B1 (en) liquid crystal display with wide viewing angle
KR100507271B1 (en) LCD having high aperture ratio and high transmittance and method for manufacturing the same
JP3723911B2 (en) Fringe field drive LCD
EP3872561B1 (en) Array substrate
US20020163604A1 (en) In plane fringe field switching mode LCD realizing high screen quality
KR20020012367A (en) liquid crystal display with wide viewing angle
KR20090017228A (en) Thin film transistor array substrate and liquid crystal display panel comprising the same
KR100884465B1 (en) Liquid crystal display device
EP2835685A1 (en) Liquid crystal display panel
JP2002040480A (en) Liquid crystal display device
JP4449958B2 (en) FFS liquid crystal display panel
JP2002023171A (en) Liquid crystal display device and manufacturing method therefor
KR19980028450A (en) Flat Drive Liquid Crystal Display
KR101310381B1 (en) Liquid crystal display of horizontal electronic fieldapplying type
KR100430376B1 (en) Liquid crystal display
KR100760937B1 (en) In-Plane Switching Mode Liquid Crystal Display Device and A method for manufacturing the same
KR20020009144A (en) liquid crystal display device
JP2008046184A (en) Liquid crystal display panel of in-plane switching system
KR20040077017A (en) liquid crystal display
KR100370113B1 (en) In-plane switching mode liquid crystal display device
KR20060098536A (en) Fringe field switching mode liquid crystal display
JPH11352512A (en) Wide-angle visual field liquid crystal display device
US7151584B2 (en) Thin film transistor liquid crystal display device for reducing color shift
KR20040012202A (en) Liquid crystal display of two domain FFS mode
KR100658072B1 (en) Fringe field switching mode lcd

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050319

Effective date: 20060823

Free format text: TRIAL NUMBER: 2005101001629; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050319

Effective date: 20060823